第04章(常用組合邏輯功能器件)

1、第第4章章 常用組合邏輯功能器件常用組合邏輯功能器件學(xué)習(xí)要點(diǎn)：學(xué)習(xí)要點(diǎn)：編碼器、譯碼器、加法器等中規(guī)模集成電路的邏輯功能和使用方法組合邏輯電路的分析和設(shè)計(jì)方法實(shí)現(xiàn)編碼操作的電路稱為編碼器。1. 2位二進(jìn)制編碼器（位二進(jìn)制編碼器（4線線-2線編碼器）線編碼器）真真值值表表 I0 I1 I2 I3 Y1 Y0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 編編碼碼器器N個(gè)需編碼的信息個(gè)需編碼的信息n位二進(jìn)制碼位二進(jìn)制碼注意注意:由于編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入由于編碼器在任何時(shí)刻只能對(duì)一個(gè)輸入端信號(hào)進(jìn)行編碼，所以不允許端信號(hào)進(jìn)行編碼，所以不允許2

2、 2個(gè)或個(gè)或2 2個(gè)以上輸個(gè)以上輸入端同時(shí)存在有效信號(hào)。入端同時(shí)存在有效信號(hào)。高？低？高？低？碼？碼？4.1 編碼器編碼器輸輸入入4個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)輸輸出出2位二進(jìn)制代碼位二進(jìn)制代碼輸出輸出8421碼碼輸入高電平有效輸入高電平有效（2nN）真真值值表表 I0 I1 I2 I3 Y1 Y0 1 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 1 1 1 由真值表填卡諾圖：真值表填卡諾圖： 00 01 11 10 00 1 1 01 0 11 10 0 I0 I1 I2I3Y1 00 01 11 10 00 1 0 01 1 11 10 0 I0 I1 I2

3、I3Y0Y1=I2+I3Y0=I1+I3 Y1 Y0 I0 0 0 I1 0 1 I2 1 0 I3 1 1簡(jiǎn)簡(jiǎn)化化的的真真值值表表11Y0Y1I2I3I1I0邏輯圖：2. 3位二進(jìn)制編碼器位二進(jìn)制編碼器輸輸入入8個(gè)互斥的信號(hào)個(gè)互斥的信號(hào)輸輸出出3位二進(jìn)制代碼位二進(jìn)制代碼753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY真值表邏輯表達(dá)式邏輯圖3. 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級(jí)別高的信號(hào)排斥級(jí)別低的，即具有單方面排斥的特性。增加優(yōu)先級(jí)增加優(yōu)先級(jí):設(shè)I7的優(yōu)先級(jí)別最高，I6次之，依此類推，I0最低。增加標(biāo)志位增

4、加標(biāo)志位GS:有編碼請(qǐng)求時(shí)GS=1，以區(qū)分無(wú)編碼請(qǐng)求和I0有效。輸 入 I7 I6 I5 I4 I3 I2 I1 I0 輸 出 Y2 Y1 Y0 GS 1 0 1 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 0 1246346567123456734567567702453456723456734567677145674567567677

5、2IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY01234567IIIIIIIIGS111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器邏輯表達(dá)式邏輯表達(dá)式邏輯圖邏輯圖如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。集成集成3 3位二進(jìn)制位二進(jìn)制優(yōu)先優(yōu)先編碼器編碼器74LS14874LS148的真值表的真值表輸輸入入：邏輯：邏輯0(0(低電平）有效低電平）有效輸輸出出：邏輯：邏輯0(0(低

6、電平）有效低電平）有效EI為輸入使能端，低電平有效。為1時(shí)，不管輸入端是否有效，輸出都為高電平，編碼器處于非工作狀態(tài)；為0時(shí)，處于工作狀態(tài)GS為擴(kuò)展輸出端，是優(yōu)先編碼工作狀態(tài)標(biāo)志。為0時(shí)，是表示編碼處于工作狀態(tài)；為1時(shí)，表示不是編碼輸出。EO為輸出使能端，低電平有效。 EO只有在EI為0，且所有輸入端都為1，輸出為0；它可與另一片同樣器件的EI連接，以便組成更多輸入端的優(yōu)先編碼器 從功能表看出，輸入優(yōu)先級(jí)別的次序依次為7，6，0.輸入有效信號(hào)為低電平，當(dāng)某一輸入端有低電平輸入，且比它優(yōu)先級(jí)別高的輸入端無(wú)低電平輸入時(shí)，輸出端才輸出相對(duì)應(yīng)的輸入端的代碼。例如，輸入端5為0，且優(yōu)先級(jí)別比它高的輸入端

7、6和輸入端7均為1時(shí)，輸出代碼為010，這就是優(yōu)先編碼器的工作原理.集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼器74LS14874LS148 VCCEO GS I3 I2 I1 I0 Y0 I4 I5 I6 I7 EI Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 EO GS EI I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引腳排列圖 (b) 邏輯功能示意圖 集成集成3 3位二進(jìn)制優(yōu)先編碼器位二進(jìn)制優(yōu)先編碼

8、器74LS14874LS148的級(jí)聯(lián)的級(jí)聯(lián)16線線-4線優(yōu)先編碼器線優(yōu)先編碼器優(yōu)先級(jí)別從015 II遞降 A B C D GS Y0 Y1 Y2 Gs1 Eo1 低位片 EI1 I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 Gs2 Eo2 高位片 EI2 I0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 & & & & （1）EI2=1時(shí)，E02=1，則EI1=1，這時(shí)兩片均禁止編碼，它們的輸出端Y2Y1Y0都是111。由圖知，GS=GS

9、1.GS2=1,表示整個(gè)電路的代碼輸出端DCBA=1111是非編碼輸出。（3）EI2=0時(shí)且I15-I8中至少有一個(gè)低電平時(shí)，EO2=1，從而EI1=1，高位片編碼，低位片禁止編碼，顯然，高位片的編碼級(jí)別優(yōu)先于低位片。D=GS2=0，CBA取決于高位片的Y2Y1Y0 ，輸出代碼在0111-0000之間變化。（2）EI2=0時(shí)，高位片允許編碼，若I15-I8都是高電平，即無(wú)編碼要求，則EO2=0，從而EI1=0，允許低位片編碼。這時(shí)高位片的輸出端Y2Y1Y0=111。CBA取決于低位片的Y2Y1Y0 ，而D=GS2=1,所以輸出代碼在1111-1000之間變化。輸 入I輸 出Y3 Y2 Y1 Y

10、00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 14. 8421 BCD碼編碼器碼編碼器真真值值表表輸輸入入10個(gè)互斥的數(shù)碼個(gè)互斥的數(shù)碼輸輸出出4位二進(jìn)制代碼位二進(jìn)制代碼8938924567456712367236701357913579YIII IYIIIII I I IYIIIII I I IYIIIIII I I I I邏輯表達(dá)式邏輯表達(dá)式I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由

11、與非門構(gòu)成Y3 Y2 Y1 Y0&邏輯圖邏輯圖I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 05. 8421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器真值表真值表優(yōu)先級(jí)別從 I9至 I0遞降邏輯表達(dá)式1246834

12、68568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIY邏輯圖11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&

13、1在每一個(gè)輸入端和輸出端都加上反相器，便可得到輸入和輸出均為反變量的 8421 BCD 碼優(yōu)先編碼器。集成10線-4線優(yōu)先編碼器：輸入端和輸出端都是低電平有效。 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND小結(jié) 編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種編碼器分二進(jìn)制編碼器和十進(jìn)制編碼器，各種編碼器的工作原理類似，設(shè)計(jì)方法也相同。集成編碼器的工作原理類似，設(shè)計(jì)方法也相同。集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先

14、編碼方案。碼方案。 用二進(jìn)制代碼表示特定對(duì)象的過(guò)程稱為編碼；實(shí)現(xiàn)編碼用二進(jìn)制代碼表示特定對(duì)象的過(guò)程稱為編碼；實(shí)現(xiàn)編碼操作的電路稱為編碼器。操作的電路稱為編碼器。4.2 譯碼器譯碼器譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。 把代碼狀態(tài)的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。4.2.1 二進(jìn)制譯碼器二進(jìn)制譯碼器 設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，并且每一個(gè)輸出端對(duì)應(yīng)一個(gè)由n個(gè)輸入端組成的最小項(xiàng)，這是二進(jìn)制譯碼器的一個(gè)重要特點(diǎn)。 二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。譯譯碼碼器器n位二進(jìn)制碼位二進(jìn)制碼N個(gè)譯碼出的信息個(gè)譯碼出的信息（2n

15、N）4.2 4.2 譯碼器譯碼器1. 3位二進(jìn)制譯碼器位二進(jìn)制譯碼器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進(jìn)制代碼位二進(jìn)制代碼輸輸出出：8個(gè)互斥的信號(hào)（高電平有效）；個(gè)互斥的信號(hào)（高電平有效）；輸出端中總有一個(gè)（且只有一個(gè)）為高

16、電平（或低電平），其余為低電平輸出端中總有一個(gè)（且只有一個(gè)）為高電平（或低電平），其余為低電平（或高電平）（或高電平）01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達(dá)式邏輯圖：3線-8線譯碼器，與門組成的陣列7766554433221100mYmYmYmYmYmYmYmY7766554433221100mYmYmYmYmYmYmYmY7766554433221100mEYmEYmEYmEYmEYmEYmEYmEYIIIIIII

17、I7766554433221100mEYmEYmEYmEYmEYmEYmEYmEYIIIIIIII輸出高電平有效輸出高電平有效輸出低電平有效輸出低電平有效輸出高電平有效輸出高電平有效使能高電平有效使能高電平有效輸出低電平有效輸出低電平有效使能低電平有效使能低電平有效2、集成二進(jìn)制譯碼器、集成二進(jìn)制譯碼器74LS138 16 15 14 13 1 2 1 1 10 9 74LS138 1 2 3 4 5 6 7 8 VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y Y6 A0 A1 A2 G2A G2B G1 Y7 GND 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0

18、 A1 A2 G2A G2B G1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 G2B G2AG1 (a) 引腳排列圖 (b) 邏輯功能示意圖 A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當(dāng)G11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10或 時(shí)，譯碼器處于禁止?fàn)顟B(tài)。AG2BG2022BAGG122BAGG07YY表達(dá)式：7221762216522154221432213222121221102210mGGGYmGGGYmGGGYmGGGYmGGGYmGGGYmGGGYmGGGYBABABABABABABABA輸入：自然二進(jìn)制碼；輸出

19、：低電平有效真值表輸 入 輸 出 使 能 選 擇 G1 2G A2 A1 A0 01234567 YYYYYYYY 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1

20、1 BAGGG222二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。4.2.2 二-十進(jìn)制譯碼器1. 8421 BCD碼譯碼器把4位8421BCD代碼翻譯成10個(gè)十進(jìn)制數(shù)的電路，稱為二-十進(jìn)制譯碼器。真值表A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0

21、1 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 001239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAA

22、AAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y91111&邏輯表達(dá)式邏輯圖將與門換成與非門，則輸出為反變量，即為低電平有效。. 集成集成8421 BCD碼譯碼器碼譯碼器74LS42 16 15 14 13 12 11 10 974LS42 1 2 3 4 5 6 7 8VCC A0 A1 A2 A3 Y9 Y8 Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 GND 74LS42 A0 A1 A2 A3Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A0 A1 A2 A3(a)

23、引腳排列圖(b) 邏輯功能示意圖abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽(yáng)極+VCCabcdefgh4.2.3 顯示譯碼器1. 數(shù)碼顯示器用來(lái)驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來(lái)的電路，稱為顯示譯碼器。b=c=f=g=1，a=d=e=0時(shí)時(shí)c=d=e=f=g=1，a=b=0時(shí)時(shí)共陰極共陰極2. 顯示譯碼器真值表真值表僅適用于共陰極LED A3A2A1A0000111100010101011111110100212023AAAAAAAaa的卡諾圖 A3A2A1A000

24、011110001110110111111010b的卡諾圖 A3A2A1A000011110001110111111111001c的卡諾圖01012AAAAAb012AAAc A3A2A1A000011110001010101011101011d的卡諾圖 A3A2A1A000011110001010100011001011e的卡諾圖012120102AAAAAAAAAd0102AAAAe A3A2A1A000011110001110101111001001f的卡諾圖 A3A2A1A000011110000110101111101011g的卡諾圖0212013AAAAAAAf1212013AAA

25、AAAAg邏輯表達(dá)式121201302120130102012120102012010120201023AAAAAAAgAAAAAAAfAAAAeAAAAAAAAAdAAAcAAAAAbAAAAAAAa邏輯圖a b c d e f g A3 A2 A1 A01111&3. 集成顯示譯碼器74LS48 16 15 14 13 12 11 10 974LS48 1 2 3 4 5 6 7 8VCC f g a b c d eA1 A2 LT BI/RBO RBI A3 A0 GND引腳排列圖它有三個(gè)輔助端功能它有三個(gè)輔助端功能 ， ，LTRBIRBOBI /（3）滅燈輸入和動(dòng)態(tài)滅零輸出RB

26、OBI /：這是一個(gè)特殊的端鈕，有時(shí)用作輸入，有時(shí)用作輸出。當(dāng)RBOBI /作為輸入使用，且RBOBI /0時(shí)，數(shù)碼管七段全滅，與譯碼輸入無(wú)關(guān)。當(dāng)RBOBI /作為輸出使用時(shí)，受控于LT和RBI：當(dāng)LT1且RBI0時(shí)，；RBOBI /0RBOBI /1。本端鈕主要用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接。其它情況下2（ ）動(dòng)態(tài)滅零輸入端RBI：低電平有效。當(dāng)LT1 、RBI0、且譯碼輸入全為0時(shí)，該位輸出不顯示，即0字被熄滅；當(dāng)譯碼輸入不全為0時(shí)，該位正常顯示。本輸入端用于消隱無(wú)效的 0。如數(shù)據(jù)0034.50 可顯示為 34.5。（1）試燈輸入端LT：低電平有效。當(dāng)LT0 時(shí)，數(shù)碼管的七段應(yīng)全

27、亮，與輸入的譯碼信號(hào)無(wú)關(guān)。本輸入端用于測(cè)試數(shù)碼管的好壞。（4）正常譯碼顯示：在 對(duì)輸入為十進(jìn)制數(shù)09的BCD碼進(jìn)行正常譯碼顯示。1,/1,1(3LTBI RBORBI即 個(gè)控制端均無(wú)效時(shí)）輸 入輸 出功能或十進(jìn)制數(shù)LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (滅燈)LT (試燈)RBI (動(dòng)態(tài)滅零)0 1 00 0 0 00(輸入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 1

28、0 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0

29、0 1 1 1 10 0 0 0 0 0 0功功能能表表 1 0 0 0 0 0 0 0 0 1 0 0 小 數(shù) 點(diǎn) 0 0 1 1 0 1 1 1 0 0 0 0 LT RBI RBO A3A2A1A0 LT RBI RBO A3A2A1A0 LT RBI RBO A3A2A1A0 LT RBO RBI A3A2A1A0 LT RBO RBI A3A2A1A0 LT RBI RBO A3A2A1A0 4. 數(shù)碼顯示電路的動(dòng)態(tài)滅零整數(shù)部分：高位的RBOBI /與低位的RBI相連小數(shù)部分：低位的RBOBI /與高位的RBI相連7653174211)7 , 6 , 5 , 3(),()7 , 4

30、, 2 , 1 (),(mmmmmCBACmmmmmCBASiiiiiiii4.2.4 譯碼器的應(yīng)用譯碼器的應(yīng)用1. 用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非-與非形式。&AiBiCi-1 1SiCiA0 Y0A1 Y1A2 Y2 Y3 Y4STA Y5STB Y6STC Y774LS138210查看138的真值表，低電平有效2.用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼8421碼碼Y0A0Y1Y2A1Y3Y4

31、A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼余余3碼碼Y0A0Y1Y2A1Y3Y4A2Y5Y6A3 Y7Y8Y9 Y10 Y11 Y12 Y13 Y14 Y15十十進(jìn)進(jìn)制制碼碼2421碼碼 數(shù)據(jù)分配器的邏輯功能是將1個(gè)輸入數(shù)據(jù)傳送到多個(gè)輸出端中的1個(gè)輸出端，具體傳送到哪一個(gè)輸出端，也是由一組選擇控制信號(hào)確定。3. 用二進(jìn)制譯碼器作數(shù)據(jù)分配器DY0Y1Y2Y2n-1n位通道選擇信號(hào)位通道選擇信號(hào)數(shù)據(jù)分配器數(shù)據(jù)分配器 數(shù)據(jù)分配器經(jīng)常和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)傳送系統(tǒng)。其主要特點(diǎn)是可以用很少幾根線實(shí)現(xiàn)多路數(shù)字信息的分時(shí)傳送。 數(shù)據(jù)分配器就是有選通控制端

32、(即使能端)的二進(jìn)制譯碼器。只要在使用中，把二進(jìn)制譯碼器的選通控制端當(dāng)作數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端當(dāng)作選擇控制端就可以了。 1路-4路數(shù)據(jù)分配器由地址變量決定將輸入數(shù)據(jù)送給哪路輸出。輸 入輸出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D真值表邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)010110210310 YDA AYDA AYDA AYDA A邏輯圖11DA1 A0Y0 Y1 Y2 Y3& 集成數(shù)據(jù)分配器及其應(yīng)用 把二進(jìn)制譯碼器的使能端作為數(shù)據(jù)輸入端，二進(jìn)制代碼輸入端作為地址碼輸入端，則帶使能端的二進(jìn)制譯碼器就

33、是數(shù)據(jù)分配器。由由74LS138構(gòu)成的構(gòu)成的1路路-8路數(shù)據(jù)分配器路數(shù)據(jù)分配器G2BG1G2A 數(shù)據(jù)輸出1 Y0 Y1 Y2STC 74LS138 Y3 Y4STA Y5STB Y6 Y7 A2 A1 A0 D地址輸入端數(shù)據(jù)輸入端G1=1G2A=0 若A2A1A0=110，則Y6輸出D。772217662216552215442214332213222212112211002210mDmGGGYmDmGGGYmDmGGGYmDmGGGYmDmGGGYmDmGGGYmDmGGGYmDmGGGYBABABABABABABABA表達(dá)式：小 結(jié) 把代碼狀態(tài)的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)把代碼狀態(tài)

34、的特定含義翻譯出來(lái)的過(guò)程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一現(xiàn)譯碼操作的電路稱為譯碼器。實(shí)際上譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。種代碼轉(zhuǎn)換為另一種代碼的電路。 譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同。碼器，各種譯碼器的工作原理類似，設(shè)計(jì)方法也相同。 二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，而任一二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)，而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，由二進(jìn)制譯碼器加上門電路即可實(shí)

35、現(xiàn)任何組合邏輯函數(shù)。二進(jìn)制譯碼器加上門電路即可實(shí)現(xiàn)任何組合邏輯函數(shù)。此外，用此外，用4 4線線-16-16線譯碼器還可實(shí)現(xiàn)線譯碼器還可實(shí)現(xiàn)BCDBCD碼到十進(jìn)制碼的變碼到十進(jìn)制碼的變換。換。4.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器 通過(guò)通道選擇信號(hào)，把多個(gè)通道上的數(shù)據(jù)傳送到公共數(shù)據(jù)通道通過(guò)通道選擇信號(hào)，把多個(gè)通道上的數(shù)據(jù)傳送到公共數(shù)據(jù)通道（總線）上。（總線）上。D0D1D2D2n-1Yn位通道選擇信號(hào)位通道選擇信號(hào)數(shù)據(jù)選擇器數(shù)據(jù)選擇器DY0Y1Y2Y2n-1n位通道選擇信號(hào)位通道選擇信號(hào)數(shù)據(jù)分配器數(shù)據(jù)分配器4.3 數(shù)據(jù)選擇器1. 4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器輸 入 D A1 A0輸 出 YD0 0 0D1

36、 0 1D2 1 0D3 1 1 D0 D1 D2 D330013012011010iiimDAADAADAADAADY邏輯表達(dá)式由地址變量決定從路輸入中選擇哪路輸出。輸輸入入數(shù)數(shù)據(jù)據(jù)地地址址變變量量真值表1111D0 D1 D2 D3A1A0& 1Y邏輯圖2. 集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND集成雙4選1數(shù)據(jù)選擇器74LS153輸 入輸 出 S D A1 A0 Y1 0 D0 0 00

37、D1 0 10 D2 1 00 D3 1 1 0 D0 D1 D2 D3選通控制端選通控制端S為低電平有效，即為低電平有效，即S=0時(shí)芯片被選中，時(shí)芯片被選中，處于工作狀態(tài)；處于工作狀態(tài)；S=1時(shí)芯片被禁止，時(shí)芯片被禁止，Y0。集成8選1數(shù)據(jù)選擇器74LS151 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y S GND70012701210120iiimDAAADAAADAAADY70012701210120iiimDAAADAAADAAADYS0 時(shí)輸 入輸 出D A2

38、 A1 A0 SY Y 1D0 0 0 0 0D1 0 0 1 0D2 0 1 0 0D3 0 1 1 0D4 1 0 0 0D5 1 0 1 0D6 1 1 0 0D7 1 1 1 00 1D0 0DD1 1DD2 2DD3 3DD4 4DD5 5DD6 6DD7 7D Y Y74LS151(2)D7 D0 A2A1A0 EN Y Y74LS151(1)D7 D0 A2A1A0 EN11D15 D8D7 D0A3A2A1A0S2S1Y2Y1YY2Y1數(shù)據(jù)選擇器的擴(kuò)展A30 時(shí)，1S0、2S1，片(2)禁止、片(1)工作A31時(shí)，1S1、2S0，片(1)禁止、片(2)工作用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函

39、數(shù)數(shù)據(jù)選擇器的主要特點(diǎn)：120niiimDY（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式，即：（2）提供了地址變量的全部最小項(xiàng)。（3）一般情況下，Di可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來(lái)選擇地址變量組成的最小項(xiàng)mi，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。3.數(shù)據(jù)選擇器的應(yīng)用基本步驟：確定數(shù)據(jù)選擇器確定地址變量 2 1 ABCBACBALn個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。3個(gè)變量，選用8選1數(shù)據(jù)選擇器。A2=A、A1=B 、A0=C邏輯函數(shù) 1 選用74LS151 2 74LS151有三個(gè)地址變量。求求Di

40、 3 （1）公式法函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：8選1數(shù)據(jù)選擇器輸出信號(hào)的表達(dá)式：7766554433221100DmDmDmDmDmDmDmDmY比較L和Y，得：1110100076543210DDDDDDDD、 3 LABCABCAB3567mmmm0123456700010111mmmmmmmm 求Di的方法（2）真值表法 A B C L 0 0 0 0 0 1 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 1 0 1 1 1 1 1 L=0，故D0=0L=1，故D1=1ABCBACBAL畫連線圖 4 4 Y A B CD0D1 D2D3 D4 D5 D6 D774

41、LS151G A2 A1 A000 010 1 1 1L(,)L X Y ZXYZ用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)例：選用8選1數(shù)據(jù)選擇器74LS151設(shè)A2=X、A1=Y、A0=Z求DiD0=0， D1=1， D2=1， D3=0 D4=1， D5=0 ， D6=0 ， D7=1畫連線圖 Y X Y ZD0D1 D2D3 D4 D5 D6 D774LS151G A2 A1 A0011010 0 1L(1,2,4,7)mG2BG1G2A數(shù)據(jù)發(fā)送端數(shù)據(jù)接收端選擇控制端數(shù)據(jù)輸入數(shù)據(jù)輸出1SD0D1D2D3 73LS151 YD4D5D6 END7 A2 A1 A0 Y0 Y1 Y2STC 74LS138 Y3

42、 Y4STA Y5STB Y6 Y7 A2 A1 A0數(shù)據(jù)分配器和數(shù)據(jù)選擇器一起構(gòu)成數(shù)據(jù)分時(shí)傳送系統(tǒng)8選1選擇器1-8路分配器數(shù)據(jù)源并行輸入串行輸出并行輸出控制輸出時(shí)間小 結(jié) 數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的數(shù)據(jù)選擇器是能夠從來(lái)自不同地址的多路多路數(shù)字信息中數(shù)字信息中任意選出所需要的一路信息作為輸出的組合電路，至于選任意選出所需要的一路信息作為輸出的組合電路，至于選擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)的選擇控制信號(hào)決定。擇哪一路數(shù)據(jù)輸出，則完全由當(dāng)時(shí)的選擇控制信號(hào)決定。 數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)，并且一般情況下，量

43、的全部最小項(xiàng)，并且一般情況下，D Di i可以當(dāng)作一個(gè)變量可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入D Di i來(lái)選擇地址變來(lái)選擇地址變量組成的最小項(xiàng)量組成的最小項(xiàng)m mi i，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器器確定地址變量確定地址變量求求D Di i畫連線圖。畫連線圖。4.4 數(shù)值比較器數(shù)值比較器 用來(lái)完成兩個(gè)二進(jìn)制

44、數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡(jiǎn)稱比較器。4.4.1 1位數(shù)值比較器設(shè)AB時(shí)L11；AB時(shí)L21；AB時(shí)L31。A BL1(A B ) L2(A B) L3(A=B) L2(AB AB AB3A3B2A2B1A1B0A0B、AB AB) L2(AB) L3(A=B)111&1111111111&1&邏輯圖集成數(shù)值比較器 16 15 14 1 3 12 11 10 974LS85 1 2 3 4 5 6 7 8VCC A3 B2 A2 A1 B1 A0 B0B3 AB AB A=B AB AB AB ABAB AB ABAB AB ABAB AB、 AB AB A

45、B AB AB AB AB AB AB AB AB A=B串 聯(lián) 擴(kuò) 展小 結(jié) 在各種數(shù)字系統(tǒng)尤其是在計(jì)算機(jī)中，經(jīng)常需要對(duì)兩個(gè)在各種數(shù)字系統(tǒng)尤其是在計(jì)算機(jī)中，經(jīng)常需要對(duì)兩個(gè)二進(jìn)制數(shù)進(jìn)行大小判別，然后根據(jù)判別結(jié)果轉(zhuǎn)向執(zhí)行某種二進(jìn)制數(shù)進(jìn)行大小判別，然后根據(jù)判別結(jié)果轉(zhuǎn)向執(zhí)行某種操作。用來(lái)完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為操作。用來(lái)完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡(jiǎn)稱比較器。在數(shù)字電路中，數(shù)值比較器的數(shù)值比較器，簡(jiǎn)稱比較器。在數(shù)字電路中，數(shù)值比較器的輸入是要進(jìn)行比較的兩個(gè)二進(jìn)制數(shù)，輸出是比較的結(jié)果。輸入是要進(jìn)行比較的兩個(gè)二進(jìn)制數(shù)，輸出是比較的結(jié)果。 利用集成數(shù)值比較器的級(jí)聯(lián)輸

46、入端，很容易構(gòu)成更多利用集成數(shù)值比較器的級(jí)聯(lián)輸入端，很容易構(gòu)成更多位數(shù)的數(shù)值比較器。數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)位數(shù)的數(shù)值比較器。數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種。兩種。4.5 算術(shù)運(yùn)算電路算術(shù)運(yùn)算電路1. 半加器半加器 能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。半加器真值表Ai BiSi Ci0 00 11 01 10 01 01 00 1iiiiiiiiiiBACBABABAS=1&AiBiSiCiAiBiSiCiCO半加器符號(hào)半加器電路圖加數(shù)本位的和向高位的進(jìn)位2. 全加器全加器 能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制

47、數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1 AiBiCi-1000111100010111010 Si的卡諾圖Ai、Bi：加數(shù)， Ci-1：低位來(lái)的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。124711111111111()()()()iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiSmmmmABCABCABCABCA BCBCA BCBCA BCA BCABC AiBiCi-1000111100001010111 Ci的卡諾圖全加器的邏輯圖和邏輯符號(hào)iiiiiiiiiiiiiiiiiiiiiiBACBABACBABABACBACBABAmmC111153)()(實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。串行進(jìn)位加法器3 . 加法器加法器：把n位全加器串聯(lián)起來(lái)，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。0并行進(jìn)位加法器（超前進(jìn)位加