與非門電路原理知識(shí)

1、TTL門電路的外部特性，邏輯功能、電氣特性。CMOS9各的外清寺性，邏輯功能、電氣特性。2.1概述門電路一一用以實(shí)現(xiàn)各種基本邏輯關(guān)系的電子電路正邏輯用1表小圖電平、用0表不低電平負(fù)邏輯用0表小高電平、用1表小低電子的情況。31&-Ff=月8PjF-=厲后=%+2.2分立元件門電路1 .2.1二極管的開關(guān)特性圖2.2.1二極管靜態(tài)開關(guān)電路及其等效電路(a)電路圖(b)輸入高電平時(shí)的等效電路(c)輸入低電平時(shí)的等效電路、動(dòng)態(tài)開關(guān)特性在高速開關(guān)電路中，需要了解二極管導(dǎo)通與截止間的快速轉(zhuǎn)換過程。圖2.2.2二極管動(dòng)態(tài)開關(guān)特性(a)電路圖(b)輸入脈沖電壓波形(c)實(shí)際電流波形當(dāng)輸入電壓UI由正

2、值UF躍變?yōu)樨?fù)值UR的瞬間，VD并不育至咳J截止，而是在外加反向電壓UR作用下，產(chǎn)生了很大的反向電流IR，這時(shí)iD=IR-UR/R,經(jīng)段時(shí)間trr后二極管VD才進(jìn)入截止?fàn)顟B(tài)，如圖3.2.3(c)所示。通常將trr稱作反向恢復(fù)時(shí)間。產(chǎn)生trr的主要原因是由于二極管在正向?qū)〞r(shí)，P區(qū)的多數(shù)載流子空穴大量流入N區(qū)，N區(qū)的多數(shù)載流子電子大量流入P區(qū)，在P區(qū)和N區(qū)中分別存儲(chǔ)了大量的電子和空穴，統(tǒng)稱為存儲(chǔ)電荷。當(dāng)UI由UF躍變?yōu)樨?fù)值UR時(shí)，上述存儲(chǔ)電荷不會(huì)立刻消失，在反向電壓的作用下形成了較大的反向電流IR,隨著存儲(chǔ)電荷的不斷消散，反向電流也隨之減少，最終二極管VD轉(zhuǎn)為截止。當(dāng)二極管VD由截止轉(zhuǎn)為導(dǎo)通時(shí)，

3、在P區(qū)和N區(qū)中積累電荷所需的時(shí)間遠(yuǎn)比trr小得多，故可以忽略。2 .2.2三極管的開關(guān)特性一、靜態(tài)開關(guān)特性及開關(guān)等效電路1 .T的三種工作狀態(tài)的條件及特點(diǎn).截止：VK<OV二結(jié)均反偏放大.VQUt發(fā)射結(jié)正偏集電結(jié)反偏£=飽和.L>U二結(jié)正偏（工跖一一T的臨界飽和基極電流）乙二至Cfcs一一T的集電極飽和電流）飽和深度；a越大，飽和越深（二1時(shí)為臨界飽和）%2 .開關(guān)等效電路；（PowerPoint）（1）截止,ICB1（2）飽和:(0.3V)一【EC或忽略壓降：11E二,動(dòng)態(tài)開關(guān)特性(Paysr-Pomt)Vi|Jtr：上升時(shí)間ltd延退時(shí)間Jk存儲(chǔ)時(shí)間（*下降時(shí)間開通時(shí)

4、間I從燈正跳變開始到也上升到網(wǎng)所需的時(shí)間稱為.用餐表示。關(guān)斷時(shí)間：從片負(fù)跳變開始到七下降到Sia2所需的時(shí)間稱為，用.表示。2.3.1二極管門電路、二極管與門電路AB*_n_n_TLTLBj_|_J_Iy_hn圖2.3.1二極管與門的工作原理電路望中砧）邏輯符號(hào)1工作波形A_LJU_A_6JJOvOv0.7v0°Ov3v0.7v01°3vOv07v1QQ3v加37V111.、二極管或門電路_TLTT_rLTLnJL_lIULJL圖2.3.2二極管或門的工作JW輸入輸出褊A輜出A/VB/VABY0Q0330330D011011C1111表2.3.2或門的真值表（a）電路圖（b

5、）邏輯符號(hào)（c）工作波形表2.3.1或門輸入和輸出的遇茸電平2.3.2三極管非門電路aJ"LTLv-LTLT圖2.3.3三極管非門的工作原理（a）電路圖（b）邏輯符號(hào)（c）工作波形2.3.3組合邏輯門電路表2.3.3非門的真值表圖2.3.4與非門電路及其邏輯符號(hào)（a）電路圖（b）邏輯符號(hào)、或非門由列出具真值表圖2.3.5或非門電路及其邏輯符號(hào)（a）電路圖（b）邏輯符號(hào)B一,與非門電路列出其京值表內(nèi)部電路只需了解JW,外音慚性要掌握。一、TTL與非門的工作原a1 .電路結(jié)構(gòu)組成：I；輸入級(jí)V多發(fā)射極管（夬用基極，電極）口；中間級(jí)（例相級(jí)）Ill:輸出級(jí)：%達(dá)林頓管與亂構(gòu)成推拉式輸出級(jí)。

6、r射級(jí)輸出器輸入有低電平0.3V:K點(diǎn)電位為1V;V1導(dǎo)通V2,V5截止，V3V4導(dǎo)通。（F為3.6V高電平。）輸入全為高電平3V則K點(diǎn)電位3.7V在三個(gè)PN結(jié)的鉗制下VK=2.1vV1集電結(jié)正偏發(fā)射結(jié)反偏。R1處于倒置工彳筒犬態(tài)（B反）R1V5-飽和乂點(diǎn)電位1V則V3微導(dǎo)通V4截止（則F=0.3M氐電平）由、f'R輸出級(jí)覷T號(hào)通，另TtttL的以帶負(fù)懶力同M糊5施二，工作速度圖2.4.1CT74家列與門及其邏輯符號(hào)(a)電路圖(b)邏輯符號(hào)1 .采用抗飽和三極管三極管飽和越深，其工作速度越慢。要提高電路的工作速度，就必須設(shè)法使三極管工作在淺飽和狀態(tài)，為此，需采用抗飽和三極管。2 .采

7、用有源泄放電路在V5導(dǎo)通后，V6接著導(dǎo)通，分流了V5的部分基極電流，使V5工作在淺飽和狀態(tài)，這也有利于縮短V5由導(dǎo)通向截止轉(zhuǎn)換的時(shí)間。當(dāng)V2由導(dǎo)通轉(zhuǎn)為演1后，由于V6仍處于導(dǎo)通狀態(tài)，為V5基區(qū)存儲(chǔ)電荷的泄放提供了低阻通路，加速了V5白截止，從而縮短了關(guān)閉時(shí)間。三、包面專輸特港口噪聲容限1.電壓傳輸特性截止區(qū)飽和區(qū)JAB段，U1<O.6VUo=Uoh1 .DE段；Ur>L5VUo=U0L線性區(qū)BC段：0,6V<5<L3VAUo（如我止）轉(zhuǎn)折區(qū)CD段：1.3V<Ui<1,5VUtX取、（利用之可構(gòu)成振蕩電路如產(chǎn)生矩形波）2 .關(guān)門電平、開門電平和閾值電壓（1）關(guān)

8、門¥在保證輸出為標(biāo)準(zhǔn)高電平USH（常取USH=3V）時(shí)，允許輸入低電平的最大值稱為關(guān)門電平,用UOF辰示。由上圖可得UOFF-1.0V。顯然，只有當(dāng)輸入uI<UOFF時(shí)，與非門才關(guān)閉，輸出高電平。（2）開門電平在保證輸出為標(biāo)準(zhǔn)低電平USL（常取USL=0.3V）時(shí)，允許輸入高電平的最小伯稱為開門電平用UONg示。由上圖可得UON-1.2V。顯然，只有當(dāng)uI>UON寸，與非門才將！，輸出低電平。（3）閾值電壓工作在電壓傳輸特性轉(zhuǎn)折區(qū)中點(diǎn)X寸應(yīng)的輸入電壓稱為閾值電壓，又稱門檻電平。3.噪聲容限搞干擾能力V NL氐電平噪聲容限）=VOFF-VILV NL（高電平噪聲容限）=VI

9、H-VON四、輸入負(fù)載特性工飛陽R+R<a>(t>)圖2.4.2TTLW非門的輸入負(fù)載特性（a）電路圖（b）輸入負(fù)載特性五、輸出負(fù)載特性輸出電壓U0隨負(fù)載電流i0變化的特性曲線稱為輸出負(fù)載特性。L輸出低電平負(fù)載特性IL/-Vo/額定友之124mA當(dāng)i"時(shí)，見放大殷(20mAIlCmA)2,輸出高電平負(fù)載特性4321拉電流Il<5mAVq=Vqj(=3.6Il>5mAIL/Vo一般<IOmA5102030圖2.4.3TTLW非門的傳輸延遲時(shí)間2.4.2其它功能的TTL門電路一、集電極開路與門（ocn）1 .O。1的工作原理工作原1:當(dāng)輸入人A、B、C

10、都為高電平時(shí)，V2和V5飽和導(dǎo)通，輸出低電平；當(dāng)輸入A、B、C中有低電平時(shí)，V2和V5截止，輸出高電平。因此，OC1具有與電能，其邏輯表達(dá)式為：Y=ABC圖2.4.4集電極開S各與門及其邏輯符號(hào)（a）電路圖（b）邏輯符號(hào)2 :用OC1實(shí)現(xiàn)與Vccb統(tǒng)圖2.4.5用OC1實(shí)現(xiàn)與圖2.4.6顯示電路3 :實(shí)現(xiàn)電平轉(zhuǎn)換圖2.4.7用OC1實(shí)現(xiàn)電平轉(zhuǎn)換、與或非門圖2.4.8與或門及其邏輯符號(hào)（a）電路圖（b）邏輯符號(hào)和與非門相比,與或非門逡加了一個(gè)和機(jī)、y*r電麝結(jié)構(gòu)完全相同的由£、%,當(dāng)組成的電熟,且叫和區(qū)的集電極和發(fā)射板分別連在一起.邏輯表達(dá)式為工Y=ABC+DEF、三態(tài)輸出門（TSLD

11、）1.三態(tài)輸出門的工作原理圖2.4.9三態(tài)輸出與非門及其邏輯符號(hào)(a)電路圖:小)函為有效的邏輯符號(hào)；(c)E1T=1有效的邏輯符號(hào)2.三態(tài)輸出門的應(yīng)用(1)用三態(tài)輸出門構(gòu)成單向總線(2)用三態(tài)輸出門構(gòu)成雙向總線圖2.4.10用三態(tài)門構(gòu)成單向總線圖2.4.11用三態(tài)門構(gòu)成雙向總線2.4.5TTL集成邏輯門的使用注意事項(xiàng)一、電源電壓及電源干擾的消除，對(duì)74系列應(yīng)滿足5V5%的要求。、輸出端的連接三、閑入端的處理(1)對(duì)于與非門的閑置輸入端可直接接電源電壓VCC,或通過110k的電阻接電源VCC(2)女喻級(jí)驅(qū)動(dòng)能力允許時(shí)，可將閑置輸入端與有用輸入端并聯(lián)使用，如圖3.3.18(C)所示。(3)在外界

12、干擾很小時(shí)，與上門的閑置輸入端可以剪斷或懸空。但不允許按開路長(zhǎng)線，以免引入干擾而產(chǎn)生邏輯錯(cuò)誤。(4)或門不使用的閑置輸入端腿地，對(duì)與閡耳中不使用的與門至少有一個(gè)輸入端撓也四、電路安裝接線和焊接應(yīng)注意的問題五、調(diào)試中應(yīng)注意的問題§2-5CMOS電路CMOS用廣泛、工藝簡(jiǎn)單、抗干擾能力強(qiáng)、集成度高、功耗小、價(jià)廉高5V低0VIG(控制極)一、MOS相器1、MO籬開關(guān)特性CMOS(加正電壓導(dǎo)通)原理：場(chǎng)效應(yīng)增強(qiáng)型鬻翳筐蕖SmD漏/金屬I耗盡型耗盡/用于模電露*茉十S10外加網(wǎng)在NT間形成反型層出現(xiàn)N溝三*三三應(yīng)L道,若DS間再加電源,瑙成電流通器.IJ外加Ugs無反型層形成加UosTt(開啟

13、電壓)一N溝道加Uds一*有如(漏極電流)nu七u第-kC婚強(qiáng)型、電壓轉(zhuǎn)輸特性、工作原理、輸入低電平Ui=O為“0”Ui<V0TUn截止】Ui>VPTVp導(dǎo)通vo=Vdd為1、輸入高電平Ui=+UDDUn導(dǎo)通Vp截止Uo«OV為“0”（截止區(qū)）AB：UKVtn為止Vp通（導(dǎo)通區(qū)）CD：Ui>VDD-VTPVn通Vp止轉(zhuǎn)折區(qū)）BC：闞值電壓：Uth=1/2Udd若Vi=U*1/2UddId達(dá)max靜態(tài)工動(dòng)態(tài).a早心7E管導(dǎo)通一管止，漏電流輾小功耗小幾微瓦（四卬）轉(zhuǎn)換時(shí)電流大（若工作籟率高.功耗加V左右）TTL各態(tài)功耗單位網(wǎng)即、CMOS特點(diǎn)微功耗mw以F對(duì)電源電壓適應(yīng)性

14、強(qiáng)（31四）抗干擾能力強(qiáng)6T洛的（U端的標(biāo)準(zhǔn)）工必rV-nT>0（如左右）帶負(fù)載能力強(qiáng)（扇出系數(shù)大tQQ以上）門戰(zhàn)小ViP<0（3u左右）OA三B符號(hào)、輸出范圍大（頂大立地）VOH=VDDVOL=0V二、CMOS門電路L或非門3區(qū)動(dòng)管并聯(lián)、負(fù)載管串聯(lián)或非：有1出0,全1出11.與非門驅(qū)動(dòng)管用聯(lián)、負(fù)載管并聯(lián)（圖略）C?U°dL電路結(jié)構(gòu)：Jf符號(hào)_Crc=iov為*1"Lc-iov為"o"TG始終導(dǎo)通t則Ud=0-10V三，CMOS傳輸門設(shè)Udd=1QUVtn:|/|二3UQ)C="l”Ui=010V當(dāng)Ui=0】vM%導(dǎo)通當(dāng)Ui=310U時(shí)幅導(dǎo)通即口產(chǎn)5（2）C="0"vwVp均截止3.應(yīng)用舉例：rc=iJc=oTG截止對(duì)外呈高阻態(tài)（wn）Uo（雙向開頭）C=1Uo=Ui（亦可UlU，C=1相當(dāng)于開頭斷開CMOS模擬開關(guān)cr1,5_TG單觀鄭控制開關(guān)UnT