時(shí)序邏輯電路練習(xí)題

1、、填空題I. 基本RS觸發(fā)器，當(dāng)R、S都接高電平時(shí)，該觸發(fā)器具有_功能。2.D觸發(fā)器的特性方程為_;J-K觸發(fā)器的特性方程為_。3. T觸發(fā)器的特性方程為。4僅具有“置0”“置1”功能的觸發(fā)器叫。5. 時(shí)鐘有效邊沿到來時(shí)，輸出狀態(tài)和輸入信號(hào)相同的觸發(fā)器叫。6. 若D觸發(fā)器的D端連在C端上，經(jīng)100個(gè)脈沖作用后，其次態(tài)為0,則現(xiàn)態(tài)應(yīng)為。7. JK觸發(fā)器J與K相接作為一個(gè)輸入時(shí)相當(dāng)于觸發(fā)器。8. 觸發(fā)器有_個(gè)穩(wěn)定狀態(tài)，它可以記錄_位二進(jìn)制碼，存儲(chǔ)8位二進(jìn)制信息需要_個(gè)觸發(fā)器。9. 時(shí)序電路的次態(tài)輸出不僅與即時(shí)輸入有關(guān)，而且還與有關(guān)。10. 時(shí)序邏輯電路一般由和兩部分組成的。II. 計(jì)數(shù)器按內(nèi)部各觸

2、發(fā)器的動(dòng)作步調(diào)，可分為計(jì)數(shù)器和計(jì)數(shù)器。12. 按進(jìn)位體制的不同，計(jì)數(shù)器可分為計(jì)數(shù)器和_計(jì)數(shù)器兩類；按計(jì)數(shù)過程中數(shù)字增減趨勢的不同，計(jì)數(shù)器可分為_計(jì)數(shù)器、_計(jì)數(shù)器和_計(jì)數(shù)器。13要構(gòu)成五進(jìn)制計(jì)數(shù)器，至少需要級(jí)觸發(fā)器。14. 設(shè)集成十進(jìn)制（默認(rèn)為8421碼）加法計(jì)數(shù)器的初態(tài)為QQQQ=1001，則經(jīng)過5個(gè)CP脈沖以后計(jì)數(shù)器的狀態(tài)為。15. 將某時(shí)鐘頻率為32MHz的CP變?yōu)?MHz的CP,需要個(gè)二進(jìn)制計(jì)數(shù)器。16. 在各種寄存器中，存放N位二進(jìn)制數(shù)碼需要個(gè)觸發(fā)器。17. 有一個(gè)移位寄存器，高位在左，低位在右，欲將存放在該移位寄存器中的二進(jìn)制數(shù)乘上十進(jìn)制數(shù)4，則需將該移位寄存器中的數(shù)移位，需要個(gè)移位

3、脈沖。18某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號(hào)時(shí)輸出為0態(tài)，在外加觸發(fā)信號(hào)時(shí)，輸出跳變?yōu)?態(tài)，因此其穩(wěn)態(tài)為態(tài)，暫穩(wěn)態(tài)為態(tài)。19單穩(wěn)態(tài)觸發(fā)器有個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有個(gè)穩(wěn)定狀態(tài)。20.單穩(wěn)態(tài)觸發(fā)器在外加觸發(fā)信號(hào)作用下能夠由狀態(tài)翻轉(zhuǎn)到狀態(tài)。21集成單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)維持時(shí)間取決于。22.多諧振蕩器的振蕩周期為T=tW1+tW2，其中tw1為正脈沖寬度，tW2為負(fù)脈沖寬度，則占空比應(yīng)為。23施密特觸發(fā)器有個(gè)閾值電壓，分別稱作和。24.觸發(fā)器能將緩慢變化的非矩形脈沖變換成邊沿陡峭的矩形脈沖。25施密特觸發(fā)器常用于波形的與。二、選擇題1. R-S型觸發(fā)器不具有（）功能。A. 保持B.翻轉(zhuǎn)C.置1D.置02. 觸

4、發(fā)器的空翻現(xiàn)象是指（）A. 個(gè)時(shí)鐘脈沖期間，觸發(fā)器沒有翻轉(zhuǎn)B. 一個(gè)時(shí)鐘脈沖期間，觸發(fā)器只翻轉(zhuǎn)一次C. 一個(gè)時(shí)鐘脈沖期間，觸發(fā)器發(fā)生多次翻轉(zhuǎn)D. 每來2個(gè)時(shí)鐘脈沖，觸發(fā)器才翻轉(zhuǎn)一次3. 欲得到D觸發(fā)器的功能，以下諸圖中唯有圖（A）是正確的。4. 對(duì)于JK觸發(fā)器，若希望其狀態(tài)由0轉(zhuǎn)變?yōu)?，則所加激勵(lì)信號(hào)是（）=0X=X0=X1=1X5. 電路如圖所示，D觸發(fā)器初態(tài)為0,則輸出波形為（B）6.下列觸發(fā)器中不能用于移位寄存器的是（）。觸發(fā)器觸發(fā)器C.基本RS觸發(fā)器D.負(fù)邊沿觸發(fā)D觸發(fā)器7.下面4種觸發(fā)器中，抗干擾能力最強(qiáng)的是（）A.同步D觸發(fā)器B.主從JK觸發(fā)器8.C.邊沿D觸發(fā)器D.同步RS觸發(fā)器

5、為使觸發(fā)器可靠地翻轉(zhuǎn),輸入信號(hào)必須先于時(shí)鐘信號(hào)有效,這段時(shí)間間隔稱為（）。A.延遲時(shí)間B.保持時(shí)間C.建立時(shí)間按各觸發(fā)器的加法、減法和可逆（）。9.A.10. 觸發(fā)器是一種D.CP所決定的狀態(tài)轉(zhuǎn)換區(qū)分，計(jì)數(shù)器可分為（B.同步和異步C.二、十和M進(jìn)制轉(zhuǎn)換時(shí)間）計(jì)數(shù)器。A、單穩(wěn)態(tài)電路B、雙穩(wěn)態(tài)電路C、無穩(wěn)態(tài)電路11. 至少（）片74197（集成4位二進(jìn)制計(jì)數(shù)器）可以構(gòu)成M=1212的計(jì)數(shù)。A.12B.11C.3D.212. 555定時(shí)器組成的多諧振蕩器屬于（）電路。A.單穩(wěn)B雙穩(wěn)C.無穩(wěn)13能起到定時(shí)作用的電路是（）A.施密特觸發(fā)器B雙穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器D.單穩(wěn)態(tài)觸發(fā)器14模為64的二進(jìn)制計(jì)

6、數(shù)器，它有（）位觸發(fā)器構(gòu)成。15.555定時(shí)器電源電壓為%C,構(gòu)成施密特觸發(fā)器其回差電壓為（）1A.Vcc2-D.1Vcc3316.下列時(shí)序電路的狀態(tài)圖中，具有自啟動(dòng)功能的是（B）17.多諧振蕩器與單穩(wěn)態(tài)觸發(fā)器的區(qū)別之一是（）A. 前者有2個(gè)穩(wěn)態(tài)，后者只有1個(gè)穩(wěn)態(tài)B. 前者沒有穩(wěn)態(tài)，后者有2個(gè)穩(wěn)態(tài)C. 前者沒有穩(wěn)態(tài)，后者只有1個(gè)穩(wěn)態(tài)D. 兩者均只有1個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的觸發(fā)脈沖寬度與暫穩(wěn)態(tài)維持時(shí)間tw之間應(yīng)滿足（）A.ti<<twB.ti=twC.ti>>twD.沒有關(guān)系19在以下各種電路中，屬于時(shí)序電路的有（）。A.ROMB.

7、編碼器C.寄存器D.數(shù)據(jù)選擇器三、判斷題1. 一個(gè)5位的二進(jìn)制加法計(jì)數(shù)器，由00000狀態(tài)開始，經(jīng)過169個(gè)輸入脈沖后，此計(jì)數(shù)器的狀態(tài)為01001。2. 即使電源關(guān)閉，移位寄存器中的內(nèi)容也可以保持下去。3. 所有的觸發(fā)器都能用來構(gòu)成計(jì)數(shù)器和移位寄存器。4. 移位寄存器74LS194可串行輸入并行輸出，但不能串行輸入串行輸出。5. 二進(jìn)制計(jì)數(shù)器既可實(shí)現(xiàn)計(jì)數(shù)也可用于分頻。6. 同步計(jì)數(shù)器的計(jì)數(shù)速度比異步計(jì)數(shù)器快。7. 同步計(jì)數(shù)器與異步計(jì)數(shù)器的主要區(qū)別在于它們內(nèi)部的觸發(fā)器是否同時(shí)發(fā)生翻轉(zhuǎn)。8. 由N個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器，其最大的計(jì)數(shù)范圍是N2。9. 在計(jì)數(shù)器電路中，同步置零與異步置零的區(qū)別在于置零信

8、號(hào)有效時(shí)，同步置零還要等到時(shí)鐘信號(hào)到達(dá)時(shí)才能將觸發(fā)器置零，而異步置零不受時(shí)鐘的控制。10. 計(jì)數(shù)器的異步清零端或置數(shù)端在計(jì)數(shù)器正常計(jì)數(shù)時(shí)應(yīng)置為無效狀態(tài)。11. 時(shí)序電路通常包含組合電路和存儲(chǔ)電路兩個(gè)組成部分，其中組合電路必不可少。12. 任何一個(gè)時(shí)序電路，可能沒有輸入變量，也可能沒有組合電路，但一定包含存儲(chǔ)電路。13.自啟動(dòng)功能是任何一個(gè)時(shí)序電路都具有的。14.一組4位二進(jìn)制數(shù)要串行輸入移位寄存器，時(shí)鐘脈沖頻率為4ms可轉(zhuǎn)換為4位并行數(shù)據(jù)輸岀。1kHZ,則經(jīng)過15.若4位二進(jìn)制減量計(jì)數(shù)器的初始狀態(tài)為1000，則經(jīng)過100個(gè)CP脈沖作用之后的狀態(tài)為0100。16.當(dāng)用異步清零端來構(gòu)成反饋清零。M

9、進(jìn)制計(jì)數(shù)器時(shí),一定要借助一個(gè)過渡狀態(tài)M來實(shí)現(xiàn)17.當(dāng)用同步清零端來構(gòu)成M進(jìn)制計(jì)數(shù)器時(shí),不需要借助過渡狀態(tài)就可以實(shí)現(xiàn)反饋清零。若用置數(shù)法來構(gòu)成任意N進(jìn)制計(jì)數(shù)器，則在狀態(tài)循環(huán)過程中一定包含一個(gè)過渡狀態(tài)，該狀態(tài)同樣不屬于穩(wěn)定循環(huán)狀態(tài)的范圍。無論是用置零法還是用置數(shù)法來構(gòu)成任意N進(jìn)制計(jì)數(shù)器時(shí)，只要是置零或置數(shù)控制端是異步的，則在狀態(tài)循環(huán)過程中一定包含一個(gè)過渡狀態(tài)；只要是同步的，則不需要過渡狀態(tài)。四、分析設(shè)計(jì)題18.19.1、分析下圖所示時(shí)序電路的邏輯功能。要求：（1）寫岀電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸岀方程；（2）畫岀電路的狀態(tài)轉(zhuǎn)換圖，并說明電路能否自啟動(dòng)2、JK觸發(fā)器及CPJ、KRD的波形分別如圖37

10、(a)、(b)所示，試畫出Q端的波形。(設(shè)Q的初態(tài)為“0”“1”一S_QCP1JJCP1KK-RdcRpQRd3、D觸發(fā)器及輸入信號(hào)DRD的波形分別如圖38(a)、(b)所示，試畫出Q端的波形。(設(shè)Q的初態(tài)為“0”D-CPRd-1DQ9R3Q4、設(shè)下圖中各觸發(fā)器的初始狀態(tài)皆為Q=0試求出在CP信號(hào)連續(xù)作用下各觸發(fā)器的次態(tài)方程。741605、分析下圖中的計(jì)數(shù)器電路，說明這是多少進(jìn)制的計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器的功能表如表43所示。PCP計(jì)數(shù)輸入FEp詁2c_ET74160LD>嚴(yán)QQQg吋Y進(jìn)位輸出EH6、分析下圖中的計(jì)數(shù)器電路，畫岀電路的狀態(tài)轉(zhuǎn)換圖，說明這是多少進(jìn)制的計(jì)數(shù)器。十六進(jìn)制計(jì)數(shù)器74

11、161的功能表如表44所示。CP計(jì)數(shù)輸入FTT匕p無止"；上ET74LS161LDrQdQQQ】01Y進(jìn)位輸出7、下圖是由兩片同步十進(jìn)制可逆計(jì)數(shù)器74LS192構(gòu)成的電路，74LS192的真值表如附表1.2.1所示。求：1、指岀該電路是幾進(jìn)制計(jì)數(shù)器；2、列岀電路狀態(tài)轉(zhuǎn)換表的最后一組有效狀態(tài)。CRWCPVDDrDtDaQQQQ1XXXXXXX000000込43dido心必山必01t1XXXX遠(yuǎn)增計(jì)數(shù)011tXXXX遞咸計(jì)數(shù)0111XXXX棵持附較1+2.1CT741.SL92再值表8試分析下圖中所示電路，說明它是幾進(jìn)制計(jì)數(shù)器。X解：（0驅(qū)動(dòng)方程：DiQ3,D2Qi,D3Q2Q1狀態(tài)方程：Qi1Q3,q21Q1,Q31Q2Q1輸出方程：YQ1Q3(2)狀態(tài)轉(zhuǎn)換圖如附圖1.6.10所示。電路能夠自啟動(dòng)2、解:Q端的波形如下圖所示:CPJKRdL3、解：Q端的波形如圖38-1:_CP|L|L|L|L|RDD1解：n4Q4nQ5n1Q?Q；10Q；1Q；Q；1Q8nQ；11Q101Q1OQ1：1Q；1n1125、解：七