時(shí)序邏輯電路練習(xí)及答案

1、時(shí)序邏輯電路模塊6-1一、填空題（每空2分，共18分）1、時(shí)序邏輯電路通常包含電路和電路兩部分組成。2、時(shí)序邏輯電路的基本構(gòu)成單兀是。3、構(gòu)造一個(gè)模6計(jì)數(shù)器，電路需要個(gè)狀態(tài)，最少要用個(gè)觸發(fā)器,它有個(gè)無(wú)效狀態(tài)。4、四位扭環(huán)形計(jì)數(shù)器的有效狀態(tài)有個(gè)。5、移位寄存器不但可，而且還能對(duì)數(shù)據(jù)進(jìn)行。二、判斷題（每題2分，共10分）1、時(shí)序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。2、同步計(jì)數(shù)器的計(jì)數(shù)速度比異步計(jì)數(shù)器快。3、移位寄存器不僅可以寄存代碼，而且可以實(shí)現(xiàn)數(shù)據(jù)的串-并行轉(zhuǎn)換和處理。4、雙向移位寄存器既可以將數(shù)碼向左移，也可以向右移。5、由四個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器的容量

2、是16三、選擇題（每題3分，共18分）1、同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（）0A.沒(méi)有觸發(fā)器B.沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制C.沒(méi)有穩(wěn)定狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)2、時(shí)序邏輯電路中一定是含（）A.觸發(fā)器B.組合邏輯電路C.移位寄存器D.譯碼器3、8位移位寄存器，串行輸入時(shí)經(jīng)（）個(gè)脈沖后，8位數(shù)碼全部移入寄存器4、計(jì)數(shù)器可以用于實(shí)現(xiàn)（）也可以實(shí)現(xiàn)（）。A定時(shí)器B寄存器C分配器D分頻器5、用n個(gè)觸發(fā)器構(gòu)成扭環(huán)型計(jì)數(shù)器,可得到最大計(jì)數(shù)長(zhǎng)度是（）A、nB、2nC、2nD、2n-16、一個(gè)4位移位寄存器可以構(gòu)成最長(zhǎng)計(jì)數(shù)器的長(zhǎng)度是（）。四、時(shí)序邏輯電路的分析（34分）分析下圖所示時(shí)序邏輯電路，

3、寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路實(shí)現(xiàn)的的邏輯功能。A為輸入變量。五、計(jì)數(shù)器的分析題（20分）集成4位二進(jìn)制加法計(jì)數(shù)器74161的連接圖如圖所示，LD是預(yù)置控制端；D0D1、D2、D3是預(yù)置數(shù)據(jù)輸入端；Q3Q2Q1、Q0是觸發(fā)器的輸出端，Q0是最低位，Q3是最高位；LD為低電平時(shí)電路開(kāi)始置數(shù)，LD為高電平時(shí)電路計(jì)數(shù)。試分析電路的功能。要求：（1）畫(huà)出狀態(tài)轉(zhuǎn)換圖；（10分）（2）檢驗(yàn)自啟動(dòng)能力；（6分）（3）說(shuō)明計(jì)數(shù)模值。（4分）模塊6-1參考答案一、填空題（每空2分，共18分）1.組合；存儲(chǔ)2.觸發(fā)器3.6；3；24.85.寄存數(shù)據(jù)；移位二、判斷題（每題2分

4、，共10分）TTTTF三、選擇題（每題3分，共18分）2.A3.D4.AD6.C四、時(shí)序邏輯電路的分析（34分）解：（1）列寫(xiě)方程驅(qū)動(dòng)方程：（5分）觸發(fā)器的驅(qū)動(dòng)方程為：D1Q1/（2分）D2AQ1Q2（3分）（2）列寫(xiě)方程驅(qū)動(dòng)方程：（6分）觸發(fā)器的特性方程為：Q*D（2分）將驅(qū)動(dòng)方程代入特性方程可得狀態(tài)方程為：*/Q1*D1Q1/（2分）*Q2*D2AQ1Q2（2分）（3）列寫(xiě)輸出方程：（2分）YA/Q1Q2AQ1/Q2/4）列出狀態(tài)轉(zhuǎn)換表：（8分）當(dāng)A=1時(shí)：（4分）根據(jù)：Q1*Q1/；Q2*Q1/Q2/Q1Q2；YQ1/Q2/得：當(dāng)A=0時(shí)：（4分）根據(jù)：Q1*Q1/；Q2*Q1Q2/Q1/Q2；YQ1Q2得：5）畫(huà)狀態(tài)轉(zhuǎn)換圖：（8分）6）說(shuō)明電路實(shí)現(xiàn)的邏輯功能：（5分）此電路是一個(gè)可逆4進(jìn)制計(jì)數(shù)器，CLK是計(jì)數(shù)脈沖輸入端，A是加減控制端，丫是進(jìn)位和借位輸出端。當(dāng)控制輸入端A為低電平0時(shí)，對(duì)輸入的脈沖進(jìn)行加法計(jì)數(shù)，計(jì)滿4個(gè)脈沖，Y輸出端輸出一個(gè)高電平進(jìn)位信號(hào)。當(dāng)控制輸入端A為高電平1時(shí)，對(duì)輸入的脈沖進(jìn)行減法計(jì)數(shù)，計(jì)滿4個(gè)