(完整word版)EDA課程設計——汽車尾燈控制器設計

1、程設計課程設計名稱：EDA 課程設計專業(yè)班級學生姓名：學號：指導教師： 課程設計時間：學生姓名專業(yè)班級學號題目汽車尾燈控制器設計課題性質工程設計課題來源自擬課題指導教師同組姓名主要內容用 EDA設計一個控制汽車尾部左右兩側各有的4盞指示燈。系統(tǒng)的輸入信號包括：系統(tǒng)時鐘信號CLK， 汽車左轉彎控制信號LEFT，汽車右轉彎控制信號RIGHT，剎車信號BRAK，夜間行駛信號ENIGHT。分別控制汽車的左右三盞等燈LD1， LD2， LD3； RD1， RD2， RD3。任務要求根據(jù)設計題目要求編寫相應程序代碼對編寫的VHDL程序代碼進行編譯和仿真條件允許，完成硬件驗證總結設計內容，完成課程設計說明書

2、參考文獻1 焦素敏.EDA課程設計指導書. 鄭州：河南工業(yè)大學，20082 焦素敏.EDA應用技術，清華大學出版社，20073 曹昕燕，周鳳成等，EDA技術實驗與課程設計，清華大學出版社，20064 盧杰，賴毅.VHDL與數(shù)字電路設計. 北京：科學出版社，2001 社，2006審查意見指導教師簽字：教研室主任簽字：2014 年 6 月 16 日說明：本表由指導教師填寫，由教研室主任審核后下達給選題學生，裝訂在設計（論文）首頁汽車尾燈控制器設計引言隨著集成電路和計算機技術的飛速發(fā)展，EDA 技術應運而生，它是一種高級、快速、有效的電子設計自動化技術。EDA 將大量的電路功能集成到一個芯片中， 并

3、且可以由用戶自行設計邏輯功能，提高了系統(tǒng)的集成度和可靠性。運用EDA 技術可以方便、快捷設計電路系統(tǒng)。本文基于EDA 系統(tǒng)，在MAX+plusII 軟件平臺上，完成了汽車尾燈電路的設計。采用VHDL 硬件描述語言描述汽車尾燈電路，完成對電路的功能仿真。在設計過程中，重點探討了汽車尾燈電路的設計思路和功能模塊劃分，通過分析仿真波形表明設計的汽車尾燈電路完成了預期的功能。1 設計任務及要求1.1 設計內容根據(jù)計算機中狀態(tài)機原理，利用VHDL 設計汽車尾燈控制器的各個模塊，并使用 EDA 工具對各模塊進行仿真驗證。汽車尾燈控制器的設計分為4個模塊：時鐘分頻模塊、汽車尾燈主控模塊，左邊燈控制模塊和右邊

4、燈控制模塊。把各個模塊整合后就形成了汽車尾燈控制器。通過輸入系統(tǒng)時鐘信號和相關的汽車控制信號，汽車尾燈將正確顯示當前汽車的控制狀態(tài)。1.2 設計要求（ 1）汽車尾部左右兩側各有多盞指示燈。（ 2）汽車正常行駛時指示燈都不亮。（ 3）汽車右轉彎時，右側的一盞指示燈亮。（ 4）汽車左轉彎時，左側的一盞指示燈亮。（ 5）汽車剎車時，左右兩側的一盞指示燈同時亮。（ 6）汽車在夜間行駛時，左右兩側有指示燈同時一直亮，供照明使用。2 設計原理及總體框圖汽車尾燈控制器就是一個狀態(tài)機的實例。當汽車正常行駛時所有指示燈都不亮；當汽車向右轉彎時，汽車右側的指示燈ldright 亮；當汽車向左側轉彎時，汽車左側的指

5、示燈ldleft 亮；當汽車剎車時，汽車右側的指示燈ldbrake1 和汽車左側的指示燈ldbrake2同時亮； 當汽車在夜間行駛時，汽車右側的指示燈ldnight1和汽車左側的指示燈ldnight2 同時一直亮；當于大霧天行駛時右側指示燈ldfoggy1 和左側指示燈ldfoggy2 同時亮。通過設置系統(tǒng)的輸入信號：系統(tǒng)時鐘信號clk， 汽車左轉彎控制信號left， 汽車右轉彎控制信號right，剎車信號brake，夜間行駛信號night，霧燈信號foggy和系統(tǒng)的輸出信號：汽車左側4 盞指示燈ldleft， dbrake1， dnight1， dfoggy1 和汽車右側4 盞指示燈ldri

6、ght， ldbrake2， ldnight2， ldfoggy2 實現(xiàn)以上功能。系統(tǒng)的整體組裝設計原理如圖所示：系統(tǒng)設計整體框圖3 程序設計根據(jù)系統(tǒng)設計要求，系統(tǒng)設計采用自頂向下的設計方法，頂層設計采用原理圖設計方案，它是由時鐘分頻模塊、汽車尾燈主控模塊、左邊燈控制模塊、右邊燈控制模塊四部分組成。系統(tǒng)的輸入信號包括：系統(tǒng)時鐘信號CLK， 汽車左轉彎控制信號LEFT， 汽車右轉彎控制信號RIGHT，剎車信號BRAK，夜間行駛信號ENIGHT。系統(tǒng)的輸入信號包括：汽車左側4 盞指示燈LLED1， LLED2， LLED3， LLED4和汽車右側4 盞指示燈RLED，1 RLED，2 RLED3，

7、 RLED。4當汽車正常行駛時所有的指示燈都不亮，當汽車向左轉時，汽車左邊的指示燈 LLED1亮，當汽車向右轉時，汽車右邊的指示燈RLED1亮，當汽車剎車時，左右的LLED2、 RLED2亮，當汽車夜間行駛時，汽車左右的LLED3、 LLED4、 RLED3、RLED4一直亮。3.1 各組成模塊原理及程序3.1.1 汽車尾燈主控模塊VHDL程序(CTRL.VH)DLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY CTRL ISPORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC;LP,RP,LR,BRAKE_LED,

8、NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE ART OF CTRL ISBEGINNIGHT_LED<=NIGHT;BRAKE_LED<=BRAKE;PROCESS(LEFT,RIGHT)VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINTEMP:=LEFT&RIGHT;CASE TEMP ISWHEN "00"=>LP<='0'RP<='0'LR<='0'-當汽車直行時

9、，左右燈都不亮WHEN "01"=>LP<='0'RP<='1'LR<='0'-當汽車右拐時，右拐指示燈亮WHEN "10"=>LP<='1'RP<='0'LR<='0' - 當汽車左拐時，左指示燈亮WHEN OTHERS=>LP<='0'RP<='0'LR<='1'-當汽車剎車時，左右燈都亮END CASE;END PROCESS;END

10、ARCHITECTURE ART;功能：該段程序用于對汽車尾燈進行整體控制，當輸入為左轉信號時，輸出左側燈控制信號；當輸入為右轉信號時，輸出右側燈控制信號；當同時輸入LEFT和 RIGHT信號時，輸出錯誤控制信號。當輸入為剎車信號時，輸出剎車控制信號；當輸入為夜間行駛信號時，輸出為夜間行駛控制信號。3.1.2 左邊燈控制模塊VHDL程序(LC.VHD)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC ISPORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC;LEDL,LEDB,LEDN: OUT STD_LOGIC

11、);END ENTITY LC;ARCHITECTURE ART OF LC ISBEGINLEDB<=BRAKE;LEDN<=NIGHT;PROCESS(CLK,LP,LR)BEGIN-時鐘上升沿有效IF CLK'EVENT AND CLK='1' THEN-沒有剎車信號時-沒有左拐信號時-左信號燈不亮IF(LR='0') THENIF(LP='0')THENLEDL<='0'ELSE-相反情況LEDL<='1'END IF;ELSELEDL<='0'END

12、IF;END IF;END PROCESS;END ARCHITECTURE ART;功能 ：本程序用于控制左側燈的亮、滅和閃爍情況，當時鐘上升沿信號和左側燈控 制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，左側相應的燈亮或出現(xiàn)閃爍。當錯誤控制信號出現(xiàn)時，LD1 燈不亮。3.1.3 右邊燈控制模塊VHDL程序(RC.VHD)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY RC ISPORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC;LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY R

13、C;ARCHITECTURE ART OF RC ISBEGINLEDB<=BRAKE;LEDN<=NIGHT;PROCESS(CLK,RP,LR)BEGINIF CLK'EVENT AND CLK='1' THEN-檢測時鐘上升沿IF(LR='0') THENIF(RP='0') THENLEDR<='0'ELSELEDR<='1'END IF;ELSELEDR<='0'END IF;END IF;END PROCESS;END ARCHITECTURE AR

14、T;功能 ：本描述用于控制右側燈的亮、滅和閃爍情況，當時鐘上升沿信號和右側燈控制信號或剎車控制信號或夜間行駛信號同時出現(xiàn)時，右側相應的燈亮或出現(xiàn)閃爍。當錯誤控制信號出現(xiàn)時，RD1 燈不亮。3.1.4 時鐘分頻模塊VHDL程序(SZ.VHD)LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SZ ISPORT(CLK: IN STD_LOGIC;-時鐘輸入CP: OUT STD_LOGIC);END ENTITY SZ;ARCHITECTURE ART OF SZ ISSIGNAL CO

15、UNT:STD_LOGIC_VECTOR(7 DOWNTO 0);-定義八位標準邏輯位矢量數(shù)據(jù)類型BEGINPROCESS(CLK)BEGINIF CLK'EVENT AND CLK='1' THEN-檢測時鐘上升沿COUNT<=COUNT+1;END IF;END PROCESS;CP<=COUNT(3);-輸出第五位END ARCHITECTURE ART;功能 ：這塊的功能是對左右兩邊的LLED1、 RLED1的閃爍時間間隔，以CLK為輸入信號，CP為輸出信號，在程序中定義一個八位節(jié)點信號COUNT來放計數(shù)值，當CLK的上升沿到來時就開始計數(shù)，最后將C

16、OUNT(3給) CP，實現(xiàn)對CLK的八分頻。再將 CP的電平信號分別和LEDL、 LEDR電平與，最后用輸出的電平來控制汽車左右的LLED1、 RLED1，實現(xiàn)左右轉的指示功能。3.1.5 原理圖頂層文件VHDL程序(tp.VHD)Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_unsigned.all;Entity tp isPort(clk:in std_logic;Left:in std_logic;Right:in std_logic;Brake:in std_logic;Night:in std_logic;L

17、d1,ld2,ld3:out std_logic;Rd1,rd2,rd3:out std_logic);End;Architecture bh of tp isComponent sz isPort(clk:in std_logic;Cp:out std_logic);End component;Component ctrl isPort(left,right,brake,night:in std_logic;Lp,rp,lr,brake_led,night_led:out std_logic);End component;Component lc isPort(clk,lp,lr,brake

18、,night:in std_logic;Ledl,ledb,ledn:out std_logic);End component;Component rc isPort(clk,rp,lr,brake,night:in std_logic;Ledr,ledb,ledn:out std_logic);End component;Signal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz port map(clk,bm);

19、U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);Ld1<=err0 and bm;Ld2<=err1;Ld3<=err2;Rd1<=err3 and bm;Rd2<=err4;Rd3<=err5;End;4 編譯及仿真4.1 主控模塊的時序仿真及原理圖數(shù)據(jù)入口

20、：RIGHT：右轉信號；LEFT：左轉信號；BRAK：剎車信號；ENIGHT：夜間行駛信號；數(shù)據(jù)出口：LP：左側燈控制信號；RP：右側燈控制信號；LR：錯誤控制信號；BRAKE_LE：剎車控制信號； DNIGHT_LE：夜間行駛控制信號；D仿真波形4.2 左邊燈模塊的時序仿真及原理圖：CLK：時鐘控制信號；LP：左側燈控制信號；LR：錯誤控制信號；BRAK：剎車控制信號；ENIGHT：夜間行駛控制信號；LEDL：左側LD1 燈控制信號；LEDB：左側LD2燈控制信號；LEDN：左側LD3燈控制信號；4.3 右邊燈模塊的時序仿真及原理圖數(shù)據(jù)入口：CLK：時鐘控制信號；RP：右側燈控制信號；LR：錯誤控制信號；BRAK：剎車控制信號；ENIGHT：夜間行駛控制信號；數(shù)據(jù)出口：LEDR：右側RD1燈控制信號；LEDB：右側RD2燈控制信號；LEDN：右側RD3燈控制信號；仿真波形仿真波形4.5 頂層文件的時序仿真及原理圖仿真波形4.6 整體組裝設計原理圖整體組裝設計原理圖5 硬件調試與結果分析器件選擇ACEX1系列的EP1K30TC144-。選擇后對原理圖進行引腳鎖定。因1為自己沒有寫16 進制到 10 進制譯碼器，所以選擇模式5 自帶譯碼