基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計ppt課件

1、第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 第第3章章 基于基于S3C2410X處置器的嵌處置器的嵌入式運(yùn)用系統(tǒng)設(shè)計入式運(yùn)用系統(tǒng)設(shè)計 3.1 根本電路設(shè)計根本電路設(shè)計 3.2 存儲器系統(tǒng)設(shè)計存儲器系統(tǒng)設(shè)計 3.3 S3C2410X的串行通訊設(shè)計的串行通訊設(shè)計3.4 S3C2410X的鍵盤及的鍵盤及LED驅(qū)動設(shè)計驅(qū)動設(shè)計 3.5 S3C2410X的的D/A功能運(yùn)用開發(fā)功能運(yùn)用開發(fā) 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.1 3.1 根本電路設(shè)計根本電路設(shè)計 3.1.1 3.1.1 電源電路設(shè)計電源

2、電路設(shè)計 S3C2410XS3C2410X需求需求3.3V3.3V和和1.8V1.8V兩種供電電壓，是由兩種供電電壓，是由5V5V電源電電源電壓經(jīng)壓經(jīng) LM1085-3.3VLM1085-3.3V和和 AS1117-1.8VAS1117-1.8V分別得到分別得到 3.3V3.3V和和1.8V1.8V的任務(wù)電壓。的任務(wù)電壓。開發(fā)板上的芯片多數(shù)運(yùn)用了開發(fā)板上的芯片多數(shù)運(yùn)用了 3.3V3.3V電電壓，而壓，而 1.8V1.8V是供應(yīng)是供應(yīng) S3C2410 S3C2410 內(nèi)核內(nèi)核運(yùn)用的。運(yùn)用的。5V5V電壓供應(yīng)音頻功放芯片、電壓供應(yīng)音頻功放芯片、LCDLCD、電機(jī)、硬盤、電機(jī)、硬盤、CANCAN總線

3、等電路總線等電路運(yùn)用。詳細(xì)如圖運(yùn)用。詳細(xì)如圖3.13.1所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 RTC 電路的電壓是電路的電壓是 1.8V，實踐是將電池，實踐是將電池電壓或電壓或 3.3V電壓經(jīng)過兩個電壓經(jīng)過兩個 BAV99等價于等價于4 個個二極管串聯(lián)降壓后得到的。如圖二極管串聯(lián)降壓后得到的。如圖3.2所示。所示。圖圖3.2 RTC 電路的電壓原理圖電路的電壓原理圖第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)

4、用系統(tǒng)設(shè)計 3.1.2 復(fù)位電路設(shè)計復(fù)位電路設(shè)計 硬件復(fù)位電路實現(xiàn)對電源電壓的監(jiān)控和手動復(fù)位硬件復(fù)位電路實現(xiàn)對電源電壓的監(jiān)控和手動復(fù)位操作。操作。IMP811T 的復(fù)位電平可以使的復(fù)位電平可以使 CPU JTAGnTRST和板級系統(tǒng)和板級系統(tǒng)nRESET全部復(fù)位；全部復(fù)位；RESET反相后得到反相后得到nRESET信號。信號。圖3.3系統(tǒng)的復(fù)位電路第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.1.3 3.1.3 晶振電路設(shè)計晶振電路設(shè)計S3C2410XS3C2410X微處置器的主時鐘可以由外微處置器的主時鐘可以由外部時鐘源提供，也可以由外部振蕩部

5、時鐘源提供，也可以由外部振蕩器提供，經(jīng)過引腳器提供，經(jīng)過引腳OM3:2OM3:2來進(jìn)展來進(jìn)展選擇。選擇。OM3:2=00OM3:2=00時，時，MPLLMPLL和和UPLLUPLL的時鐘均的時鐘均選擇外部振蕩器；選擇外部振蕩器；OM3:2=01OM3:2=01時，時，MPLLMPLL的時鐘選擇外部的時鐘選擇外部振蕩器；振蕩器；UPLLUPLL選擇外部時鐘源；選擇外部時鐘源；OM3:2=10OM3:2=10時，時，MPLLMPLL的時鐘選擇外部的時鐘選擇外部時鐘源；時鐘源；UPLLUPLL選擇外部振蕩器；選擇外部振蕩器；OM3:2=11OM3:2=11時，時，MPLLMPLL和和UPLLUPLL

6、的時鐘均的時鐘均選擇外部時鐘源。選擇外部時鐘源。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 該系統(tǒng)中選擇該系統(tǒng)中選擇OM3:2OM3:2均接地的方式，即采均接地的方式，即采用外部振蕩器提供系統(tǒng)時鐘。外部振蕩器由用外部振蕩器提供系統(tǒng)時鐘。外部振蕩器由12MHz12MHz晶振和晶振和2 2個個15pF15pF的微調(diào)電容組成。如圖的微調(diào)電容組成。如圖3.43.4所示，所示， 圖圖3.4 晶振電路原理圖晶振電路原理圖第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.53.5所示的是所示的是S3C2410XS3

7、C2410X運(yùn)用系統(tǒng)所需的運(yùn)用系統(tǒng)所需的RTCRTC時鐘電路圖，電路由時鐘電路圖，電路由12MHz12MHz晶振和晶振和2 2個個15pF15pF的電容組成，振蕩電路的輸出接到的電容組成，振蕩電路的輸出接到S3C2410XS3C2410X微微處置器的處置器的XTlpllXTlpll腳，輸入由腳，輸入由XTOpllXTOpll提供。提供。12MHz12MHz的晶振頻率經(jīng)的晶振頻率經(jīng)S3C2410XS3C2410X內(nèi)部內(nèi)部PLLPLL電路的倍電路的倍頻后可達(dá)頻后可達(dá)203MHz203MHz。 圖圖3.5 系統(tǒng)時鐘的選擇系統(tǒng)時鐘的選擇第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理

8、器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.2 3.2 存儲器系統(tǒng)設(shè)計存儲器系統(tǒng)設(shè)計 在嵌入式運(yùn)用系統(tǒng)中，通常運(yùn)在嵌入式運(yùn)用系統(tǒng)中，通常運(yùn)用用3 3種存儲器接口電路，種存儲器接口電路，Nor FlashNor Flash接接口、口、Nand FlashNand Flash接口和接口和SDRAMSDRAM接口電接口電路。引導(dǎo)程序既可存儲在路。引導(dǎo)程序既可存儲在Nor FlashNor Flash中，也可存儲在中，也可存儲在Nand FlashNand Flash中。而中。而SDRAMSDRAM中存儲的是執(zhí)行中的程序和產(chǎn)中存儲的是執(zhí)行中的程序和產(chǎn)生的數(shù)據(jù)。存儲在生的數(shù)據(jù)。存儲在Nor FlashNor Flash

9、中的程中的程序可直接執(zhí)行，與在序可直接執(zhí)行，與在SDRAMSDRAM執(zhí)行相比執(zhí)行相比速度較慢。存儲在速度較慢。存儲在Nand FlashNand Flash中的程中的程序，需求拷貝到序，需求拷貝到RAMRAM中去執(zhí)行。中去執(zhí)行。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.2.1 8位存儲器接口設(shè)計位存儲器接口設(shè)計 由于由于ARM微處置器的體系構(gòu)造支持微處置器的體系構(gòu)造支持8位位/16位位/32位的存儲器系統(tǒng)，相應(yīng)地可以位的存儲器系統(tǒng)，相應(yīng)地可以構(gòu)建構(gòu)建8位的存儲器系統(tǒng)、位的存儲器系統(tǒng)、16位的存儲器系位的存儲器系統(tǒng)或統(tǒng)或32位的存儲器系統(tǒng)，在采

10、用位的存儲器系統(tǒng)，在采用8位存儲位存儲器構(gòu)成器構(gòu)成8位位/16位位/32位的存儲器系統(tǒng)時，位的存儲器系統(tǒng)時，除數(shù)據(jù)總線的銜接不同之處，其它的信除數(shù)據(jù)總線的銜接不同之處，其它的信號線的銜接方法根本一樣。號線的銜接方法根本一樣。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 1 1構(gòu)建構(gòu)建8 8位的存儲器系統(tǒng)位的存儲器系統(tǒng) 采用采用8 8位存儲器構(gòu)成位存儲器構(gòu)成8 8位的存儲位的存儲器系統(tǒng)如圖器系統(tǒng)如圖3.6 3.6 所示。此時，在初始化所示。此時，在初始化程序中還必需經(jīng)過程序中還必需經(jīng)過BWSCONBWSCON存放器中的存放器中的DWn DWn 設(shè)置為設(shè)

11、置為0000，選擇，選擇8 8位的總線方式。位的總線方式。 存儲器的存儲器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引引腳；腳； 存儲器的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWEnWE引引腳；腳； 存儲器的存儲器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引腳；引腳； 存儲器的地址總線存儲器的地址總線A15A15A0A0與與S3C2410XS3C2410X的地址總線的地址總線ADDR15ADDR15ADDR0ADDR0相相連；連； 存儲器的存儲器的8 8位數(shù)據(jù)總線位數(shù)據(jù)總線DQ7DQ7DQ0DQ0與與S

12、3C2410XS3C2410X的數(shù)據(jù)總線的數(shù)據(jù)總線DATA7DATA7DATA0DATA0相相連。連。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 2 2構(gòu)建構(gòu)建1616位的存儲器系統(tǒng)位的存儲器系統(tǒng) 采用兩片采用兩片8 8位存儲器芯片以并聯(lián)方式位存儲器芯片以并聯(lián)方式可構(gòu)成可構(gòu)成1616位的存儲器系統(tǒng)，如圖位的存儲器系統(tǒng)，如圖3.7 3.7 所示，所示，此時，在初始化程序中將此時，在初始化程序中將BWSCONBWSCON存放器中存放器中的的DWn DWn 設(shè)置為設(shè)置為0101，選擇，選擇1616位的總線方式。位的總線方式。 存儲器的存儲器的nOEnOE

13、端接端接S3C2410XS3C2410X的的nOEnOE引引腳；腳； 低低8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE0nWBE0引腳，高引腳，高8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE1nWBE1引腳；引腳； 存儲器的存儲器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引腳；引腳； 存儲器的地址總線存儲器的地址總線A15A15A0A0與與S3C2410XS3C2410X的地址總線的地址總線ADDR16ADDR16ADDR1ADDR1相相連；連； 低低 8 8

14、 位 的 存 儲 器 的位 的 存 儲 器 的 8 8 位 數(shù) 據(jù) 總 線位 數(shù) 據(jù) 總 線DQ7DQ7DQ0DQ0與與S3C2410XS3C2410X的數(shù)據(jù)總線的數(shù)據(jù)總線DATA7DATA7DATA0DATA0相連，高相連，高8 8位的存儲器的位的存儲器的8 8位數(shù)據(jù)總線位數(shù)據(jù)總線DQ7DQ7DQ0DQ0與與S3C2410XS3C2410X的數(shù)據(jù)的數(shù)據(jù)總線總線DATA15DATA15DATA8DATA8相連。相連。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3 3構(gòu)建構(gòu)建3232位的存儲器系統(tǒng)位的存儲器系統(tǒng)采用四片采用四片8 8位存儲器芯片以并聯(lián)

15、方式可構(gòu)成位存儲器芯片以并聯(lián)方式可構(gòu)成3232位的存儲器系統(tǒng)，如圖位的存儲器系統(tǒng)，如圖3.8 3.8 所示，此時，在初所示，此時，在初始化程序中將始化程序中將BWSCONBWSCON存放器中的存放器中的DWn DWn 設(shè)置為設(shè)置為1010，選擇選擇3232位的總線方式。位的總線方式。 存儲器的存儲器的nOEnOE端接端接S3C2410XS3C2410X的的nOEnOE引腳；引腳； 低低8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE0nWBE0引腳，次低引腳，次低8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的

16、nWBE1nWBE1引腳，次高引腳，次高8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE2nWBE2引腳，高引腳，高8 8位的存儲器的位的存儲器的nWEnWE端接端接S3C2410XS3C2410X的的nWBE3nWBE3引腳；引腳； 存儲器的存儲器的nCEnCE端接端接S3C2410XS3C2410X的的nGCSnnGCSn引腳；引腳； 存儲器的地址總線存儲器的地址總線A15A15A0A0與與S3C2410XS3C2410X的地址總線的地址總線ADDR17ADDR17ADDR2ADDR2相連。相連。第第3章章 基于基于S3C2410X處理器的嵌入

17、式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.8 323.8 32位存儲器系統(tǒng)位存儲器系統(tǒng) 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.2.2 SDRAM3.2.2 SDRAM接口電路設(shè)計接口電路設(shè)計 在在ARMARM嵌入式運(yùn)用系統(tǒng)中，嵌入式運(yùn)用系統(tǒng)中，SDRAMSDRAM主要主要用于程序的運(yùn)轉(zhuǎn)空間、數(shù)據(jù)及堆棧區(qū)。當(dāng)系用于程序的運(yùn)轉(zhuǎn)空間、數(shù)據(jù)及堆棧區(qū)。當(dāng)系統(tǒng)啟動時，統(tǒng)啟動時，CPUCPU首先從復(fù)位地址首先從復(fù)位地址0 x00 x0處讀取啟處讀取啟動程序代碼，完成系統(tǒng)的初始化后，為提高動程序代碼，完成系統(tǒng)的初始化后，為提高系統(tǒng)的運(yùn)轉(zhuǎn)的速度，程

18、序代碼通常裝入到系統(tǒng)的運(yùn)轉(zhuǎn)的速度，程序代碼通常裝入到SDRAMSDRAM中運(yùn)轉(zhuǎn)。在中運(yùn)轉(zhuǎn)。在S3C2410XS3C2410X片內(nèi)具有獨(dú)立的片內(nèi)具有獨(dú)立的SDRAMSDRAM刷新控制邏輯電路，可方便地與刷新控制邏輯電路，可方便地與SDRAMSDRAM接口。目前常用的接口。目前常用的SDRAMSDRAM芯片有芯片有8 8位和位和1616位的位的數(shù)據(jù)寬度、任務(wù)電壓普通為數(shù)據(jù)寬度、任務(wù)電壓普通為3.3 V3.3 V。主要消。主要消費(fèi)廠商有費(fèi)廠商有HYUNDAIHYUNDAI、WinbondWinbond等，下面以等，下面以K4S561632C-TC75K4S561632C-TC75為例闡明其與為例闡明

19、其與S3C2410XS3C2410X的的接口方法，構(gòu)成接口方法，構(gòu)成16M x 3216M x 32位的存儲系統(tǒng)。位的存儲系統(tǒng)。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 K4S561632C-TC75存儲器是存儲器是4組組 4M 16 位的動態(tài)存儲位的動態(tài)存儲器，任務(wù)電壓為器，任務(wù)電壓為3.3 V，其封裝方式為，其封裝方式為54腳腳TSOP，兼容，兼容LVTTL接口，數(shù)據(jù)寬度為接口，數(shù)據(jù)寬度為16位，支持自動刷新位，支持自動刷新Auto-Refresh和自和自刷新刷新(Self-Refresh)。其引腳如圖。其引腳如圖3.9所示，引腳功能如表所示

20、，引腳功能如表3.1所示。所示。 圖圖3.9 K4S561632C-TC753.9 K4S561632C-TC75引腳圖引腳圖 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 引腳引腳名名 稱稱說說 明明CLK時鐘時鐘時鐘輸入時鐘輸入CKE時鐘使能時鐘使能片內(nèi)時鐘信號使能片內(nèi)時鐘信號使能CS*片選片選為低電平常芯片才干任務(wù)為低電平常芯片才干任務(wù)BA0、BA1組地址選擇組地址選擇用于片內(nèi)用于片內(nèi)4個組選擇個組選擇A12A0地址總線地址總線為行、列的地址線為行、列的地址線RAS*行地址鎖存行地址鎖存低電平常鎖存行地址低電平常鎖存行地址CAS*列地址鎖存列地

21、址鎖存低電平常鎖存列地址低電平常鎖存列地址WE*寫使能寫使能使能寫信號和允許列改寫，使能寫信號和允許列改寫，WE*和和CAS*有效時鎖存數(shù)據(jù)有效時鎖存數(shù)據(jù)LDQM、UDQM數(shù)據(jù)數(shù)據(jù)I/O屏蔽屏蔽在讀方式下控制輸出緩沖，寫方式下屏蔽輸入數(shù)據(jù)在讀方式下控制輸出緩沖，寫方式下屏蔽輸入數(shù)據(jù)DQ15DQ0數(shù)據(jù)總線數(shù)據(jù)總線數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出引腳輸出引腳VDD/VSS電源電源/地地內(nèi)部電源及輸入緩沖電源內(nèi)部電源及輸入緩沖電源/地地VDDQ/VSSQ電源電源/地地輸出緩沖電源輸出緩沖電源/地地NC空空空引腳空引腳表表3.1 K4S561632C-TC753.1 K4S561632C-TC75引腳功能表引腳

22、功能表 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 采用兩片采用兩片K4S561632C-TC75K4S561632C-TC75存儲器芯片可組成存儲器芯片可組成16M 16M 32 32位位SDRANSDRAN存儲器系統(tǒng)，其片選信號存儲器系統(tǒng)，其片選信號CSCS* *接接S3C2410XS3C2410X的的nGCS6 nGCS6 引腳，引腳，詳細(xì)連線如圖詳細(xì)連線如圖3.103.10所示。所示。 圖3.10 K4S561632C-TC75組成的32位SDRAM存儲器系統(tǒng) 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用

23、系統(tǒng)設(shè)計 3.2.3 Flash接口電路設(shè)計接口電路設(shè)計 Flash閃存是非易失存儲器，可以對稱閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進(jìn)展擦寫和再編程。為塊的存儲器單元塊進(jìn)展擦寫和再編程。目前所做用的目前所做用的Flash芯片主要有芯片主要有NorFlash和和Nand Flash兩種。但這兩種兩種。但這兩種Flash芯片在某芯片在某些方面存在一定的差別，如：些方面存在一定的差別，如：Nand器件執(zhí)器件執(zhí)行擦除操作簡單，而行擦除操作簡單，而Nor那么要求在進(jìn)展那么要求在進(jìn)展寫入前先將目的塊內(nèi)一切的位都寫為寫入前先將目的塊內(nèi)一切的位都寫為0； Nor的讀速度比的讀速度比Nand稍快一些；

24、稍快一些； Nand的的寫入速度比寫入速度比Nor快很多，快很多，Nand需需4ms擦除，擦除，而而Nor需求需求5s快?？臁and Flash的單元尺寸幾的單元尺寸幾乎是乎是Nor器件的一半，由于消費(fèi)過程更為器件的一半，由于消費(fèi)過程更為簡單，其價錢低。在簡單，其價錢低。在Nand閃存中每個塊的閃存中每個塊的最大擦寫次數(shù)是一百萬次，而最大擦寫次數(shù)是一百萬次，而Nor的擦寫的擦寫次數(shù)是十萬次。次數(shù)是十萬次。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 Nor Nor具有具有XIPXIPeXecute In PlaceeXecute In Place，

25、芯片內(nèi)執(zhí)，芯片內(nèi)執(zhí)行特性，運(yùn)用程序可以直接在行特性，運(yùn)用程序可以直接在FlashFlash閃存內(nèi)運(yùn)閃存內(nèi)運(yùn)轉(zhuǎn)，不用再把代碼讀到系統(tǒng)轉(zhuǎn)，不用再把代碼讀到系統(tǒng)RAMRAM中。中。NorNor的傳的傳輸效率很高，在輸效率很高，在14MB14MB的小容量時具有很高的小容量時具有很高的本錢效益，但是很低的寫入和擦除速度大大的本錢效益，但是很低的寫入和擦除速度大大影響了它的性能。影響了它的性能。NandNand構(gòu)造能提供極高的單構(gòu)造能提供極高的單元密度，可以到達(dá)高存儲密度，并且寫入和擦元密度，可以到達(dá)高存儲密度，并且寫入和擦除的速度也很快。在接口方面，除的速度也很快。在接口方面，Nor FlashNor

26、Flash和和Nand FlashNand Flash也存在著差別。也存在著差別。Nor FlashNor Flash帶有帶有SRAMSRAM接口，接口，NandNand器件運(yùn)用復(fù)雜的器件運(yùn)用復(fù)雜的I/OI/O口來串口來串行存取數(shù)據(jù)。行存取數(shù)據(jù)。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 1 1Nor FlashNor Flash與與S3C2410XS3C2410X微處置器接口設(shè)計微處置器接口設(shè)計SST39LF/VF160SST39LF/VF160是是1M X 161M X 16位的位的CMOSCMOS芯片，芯片，S S T 3 9 L F 1 6

27、 0S S T 3 9 L F 1 6 0 任 務(wù) 電 壓 為任 務(wù) 電 壓 為 3 . 03 . 0 3 . 6 V3 . 6 V ，SST39VF160SST39VF160任務(wù)電壓為任務(wù)電壓為2.72.73.6V3.6V，采用，采用4848腳腳TSOPTSOP封裝或封裝或TFBGATFBGA封裝，封裝，1616位數(shù)據(jù)寬度，以字位數(shù)據(jù)寬度，以字方 式 方 式 1 61 6 位 數(shù) 據(jù) 寬 度 的 方 式 任 務(wù) 。位 數(shù) 據(jù) 寬 度 的 方 式 任 務(wù) 。SST39VF160SST39VF160的在系統(tǒng)編程和編程操作僅需的在系統(tǒng)編程和編程操作僅需3.3V3.3V電壓，經(jīng)過命令可以對芯片進(jìn)展編

28、程燒寫、電壓，經(jīng)過命令可以對芯片進(jìn)展編程燒寫、擦除整片擦除和按扇區(qū)擦除以及其他操作。擦除整片擦除和按扇區(qū)擦除以及其他操作。SST39LF/VF160SST39LF/VF160的引腳圖如圖的引腳圖如圖3.113.11所示，引腳所示，引腳功能如表功能如表3.23.2所示。所示。 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.11 SST39LF/VF1603.11 SST39LF/VF160的引腳圖的引腳圖 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 表3.2SST39LF160/SST39VF160

29、引腳功能表引腳引腳名名 稱稱說說 明明CE*片選片選為低電平常芯片才干任務(wù)為低電平常芯片才干任務(wù)OE*輸出使能輸出使能用于片內(nèi)用于片內(nèi)4個組選擇個組選擇A19A0地址總線地址總線地址線地址線WE*寫使能寫使能使能寫信號和允許列改寫使能寫信號和允許列改寫DQ15DQ0數(shù)據(jù)總線數(shù)據(jù)總線數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出引腳輸出引腳VDD電源電源3.3V電源電源VSS地地地地NC空空空引腳空引腳 表表3.2 SST39LF160/SST39VF160引腳功能表引腳功能表第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 嵌入式運(yùn)用系統(tǒng)中，常見的嵌入式運(yùn)用系統(tǒng)中，常見的Nor

30、 Flash存儲器芯片單存儲器芯片單片容量有片容量有1MB、2MB、4MB、8MB、16MB等。等。 下面以下面以SST39VF160為例，簡述其與為例，簡述其與S3C2410X微處微處置器的連線，構(gòu)成置器的連線，構(gòu)成1M X 16位的存儲器系統(tǒng)。位的存儲器系統(tǒng)。SST39VF160的的OE*與與S3C2410X的的nOE相連；相連；WE*與與S3C2410X的的nWE相連；地址總線相連；地址總線A19A0與與S3C2410X的地址總線的地址總線ADDR20ADDR1相連注：相連注：由于是由于是16位的存儲器系統(tǒng)，半字對齊，所以位的存儲器系統(tǒng)，半字對齊，所以S3C2410X的的A0不用連線；不

31、用連線；16位的數(shù)據(jù)總線位的數(shù)據(jù)總線DQ15DQ0與與S3C2410X的低的低16位數(shù)據(jù)總線位數(shù)據(jù)總線XDATA15XDATA0相相連，如圖連，如圖3.12所示。所示。 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.12 SST39LF/VF1603.12 SST39LF/VF160的存儲系統(tǒng)電路圖的存儲系統(tǒng)電路圖 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 2 2Nand FlashNand Flash與與S3C2410XS3C2410X微處置器接口電路設(shè)計微處置器接口電路設(shè)計 Nand Fla

32、shNand Flash相對于相對于Nor FlashNor Flash接口復(fù)雜得多，但接口復(fù)雜得多，但對于對于S3C2410XS3C2410X微處器提供了微處器提供了Nand FlashNand Flash的接口，使其的接口，使其在嵌入式運(yùn)用系統(tǒng)中的接口大大簡便。在嵌入式運(yùn)用系統(tǒng)中的接口大大簡便。 例：例：K9F1208UDM-YCB0/K9F1208UDM-YIB0 K9F1208UDM-YCB0/K9F1208UDM-YIB0 存儲器與存儲器與S3C2410XS3C2410X微處置器接口。微處置器接口。K9F1208UDM-YCB0/K9F1208UDM-YIB0 K9F1208UDM-

33、YCB0/K9F1208UDM-YIB0 存儲器是存儲器是64M64M8 8位的位的NAND FlashNAND Flash存儲器，數(shù)據(jù)總線寬度為存儲器，數(shù)據(jù)總線寬度為8 8位，任務(wù)電位，任務(wù)電壓為壓為2.7V-3.6V2.7V-3.6V，采作，采作4848腳腳TSOPTSOP封裝，系統(tǒng)的編程和擦封裝，系統(tǒng)的編程和擦除電壓僅需除電壓僅需3.3V3.3V，其引腳如圖，其引腳如圖3.133.13所示，引腳功能如所示，引腳功能如表表3.33.3所所 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 表表3.3 U-K9F1208UDM3.3 U-K9F1208

34、UDM引腳功能表引腳功能表 圖圖3.13 U-K9F1208UDM3.13 U-K9F1208UDM引腳圖引腳圖 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 K9F1208UDM與與S3C2410X微處置器接微處置器接口如圖口如圖3.14所示。所示。 K9F1208UDM的的ALE和和CLE引腳分引腳分別與別與S3C2410X的的ALE和和CLE引腳相連；引腳相連； K9F1208UDM的的WE*、RE*、CE*和和R/B引腳分別與引腳分別與S3C2410X的的Nfwe、Nfre、CLE和和R/nB引腳相連；引腳相連； K9F1208UDM的數(shù)據(jù)輸

35、入輸出線的數(shù)據(jù)輸入輸出線IO7IO0分別與分別與S3C2410X的的DATA7DATA0引腳相連。引腳相連。其操作方式如表其操作方式如表3.4所示。所示。 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.14 Nand Flash3.14 Nand Flash存儲系統(tǒng)電路存儲系統(tǒng)電路 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.3 S3C2410X3.3 S3C2410X的串行通訊設(shè)計的串行通訊設(shè)計 3.3

36、.1 3.3.1 串行口原理及接口技術(shù)串行口原理及接口技術(shù) 1 1異步串行異步串行I IO O 異步串行方式是將傳輸數(shù)據(jù)的每個字符一位接一異步串行方式是將傳輸數(shù)據(jù)的每個字符一位接一位位( (例如先低位、后高位例如先低位、后高位) )地傳送。數(shù)據(jù)的各不同位可地傳送。數(shù)據(jù)的各不同位可以分時運(yùn)用同一傳輸通道，因此串行以分時運(yùn)用同一傳輸通道，因此串行I IO O 可以減少信可以減少信號連線，最少用一對線即可進(jìn)展。號連線，最少用一對線即可進(jìn)展。圖圖3.15 3.15 串行通訊字符格式串行通訊字符格式 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 S3C2410

37、X串行接口串行接口 S3C2410X提供了提供了3個通道的個通道的UART，要使其與要使其與PC機(jī)通訊，必需將其信號電平機(jī)通訊，必需將其信號電平轉(zhuǎn)換為轉(zhuǎn)換為RS232C 的電平。的電平。 RS232C規(guī)定了雙極性的信號邏輯電規(guī)定了雙極性的信號邏輯電平：平：-3V 到到-25V 之間的電平表示邏輯之間的電平表示邏輯“1。+3V 到到+25V 之間的電平表示邏輯之間的電平表示邏輯“0。因此這是一套負(fù)邏輯定義，以上規(guī)范因此這是一套負(fù)邏輯定義，以上規(guī)范稱為稱為EIA 電平。電平。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.16 S3C2410X3.

38、16 S3C2410X與與PCPC機(jī)的異步通訊接口圖機(jī)的異步通訊接口圖 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.3.2 S3C2410X的的UART模塊模塊 S3C2410X與與UART 有關(guān)的存有關(guān)的存放器主要有以下幾個：放器主要有以下幾個：1UART線控制存放器包括線控制存放器包括ULCON0，ULCON1和和ULCON2，主要用來選擇每幀數(shù)據(jù)位數(shù)、停主要用來選擇每幀數(shù)據(jù)位數(shù)、停頓位數(shù)，奇偶校驗方式及能否運(yùn)頓位數(shù)，奇偶校驗方式及能否運(yùn)用紅外方式，如表用紅外方式，如表3.5和表和表3.6所示。所示。第第3章章 基于基于S3C2410X處理

39、器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 表表3.5 UART3.5 UART存放器設(shè)置存放器設(shè)置 表表3.6 UART3.6 UART存放器位描畫存放器位描畫 寄存器寄存器地地 址址讀讀/寫寫描描 述述復(fù)位后值復(fù)位后值ULCON00 x50000000R/WUART通道通道0線控制寄存器線控制寄存器0 x00ULCON10 x50004000R/WUART通道通道1線控制寄存器線控制寄存器0 x00ULCON20 x50008000R/WUART通道通道2線控制寄存器線控制寄存器0 x00ULCONn位位描描 述述復(fù)位后值復(fù)位后值保留保留70紅外模式紅外模式6確定是否用紅外模式：確定

40、是否用紅外模式：0=正常模式、正常模式、1=紅外收紅外收/發(fā)模式發(fā)模式0奇偶校驗奇偶校驗 5：3收收/發(fā)過程中的奇偶校驗：發(fā)過程中的奇偶校驗： 0XX=XX=無校驗、無校驗、100=100=奇校驗、奇校驗、101=101=偶校驗偶校驗110=110=強(qiáng)制奇偶校驗為強(qiáng)制奇偶校驗為1 1、110=110=強(qiáng)制奇偶校驗為強(qiáng)制奇偶校驗為0 0000停止位停止位2收收/發(fā)每幀數(shù)據(jù)的停止位：發(fā)每幀數(shù)據(jù)的停止位：0=1位停止位、位停止位、1=2位停止位位停止位0字長度字長度 1: :0收收/發(fā)數(shù)據(jù)長度：發(fā)數(shù)據(jù)長度：00=5位、位、01=6位、位、10=7位、位、11=8位位00第第3章章 基于基于S3C24

41、10X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 2 2UARTUART控制存放器包括控制存放器包括UCON0, UCON1 and UCON0, UCON1 and UCON2UCON2，主要用來選擇時鐘，接納和發(fā)送中斷類型，主要用來選擇時鐘，接納和發(fā)送中斷類型即電平還是脈沖觸發(fā)類型，接納超時使能，接納即電平還是脈沖觸發(fā)類型，接納超時使能，接納錯誤形狀中斷使能，回環(huán)方式，發(fā)送接納方式等。如錯誤形狀中斷使能，回環(huán)方式，發(fā)送接納方式等。如表表3.73.7和表和表3.83.8所示。所示。 圖圖3.7 UART3.7 UART控制存放器設(shè)置控制存放器設(shè)置 第第3章章 基于基于S3C2410

42、X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.8 UART3.8 UART控制存放器器位設(shè)置控制存放器器位設(shè)置 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 (3)UART(3)UART錯誤形狀存放器包括錯誤形狀存放器包括 UERSTAT0, UERSTAT1 and UERSTAT0, UERSTAT1 and UERSTAT2UERSTAT2，此形狀存放器的，此形狀存放器的相關(guān)位闡明能否有幀錯誤或溢相關(guān)位闡明能否有幀錯誤或溢出錯誤發(fā)生。如表出錯誤發(fā)生。如表3.93.9和表和表3.103.10所示。所示。第第3章章 基于基于S3C

43、2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 表表3.9 UART3.9 UART錯誤形狀存放器錯誤形狀存放器寄存器寄存器地地 址址讀讀/寫寫描描 述述復(fù)位后值復(fù)位后值UERSTAT00 x50000014R通道通道0接收錯誤狀態(tài)寄存器接收錯誤狀態(tài)寄存器0 x00UERSTAT10 x50004014R通道通道1接收錯誤狀態(tài)寄存器接收錯誤狀態(tài)寄存器0 x00UERSTAT20 x50008014R通道通道2接收錯誤狀態(tài)寄存器接收錯誤狀態(tài)寄存器0 x00表表3.10 UART錯誤形狀存放器位描畫錯誤形狀存放器位描畫UERSTAT n位位描描 述述復(fù)位后值復(fù)位后值保留保留3在接收

44、時，在接收時，0=無幀錯誤、無幀錯誤、1=有幀錯誤有幀錯誤0幀錯誤幀錯誤2在接收數(shù)據(jù)時若發(fā)生幀錯誤，該位自在接收數(shù)據(jù)時若發(fā)生幀錯誤，該位自動置動置1、否則該位為、否則該位為00保留保留1在接收時，在接收時，0=無幀錯誤、無幀錯誤、1=有幀錯誤有幀錯誤0溢出錯誤溢出錯誤0在接收數(shù)據(jù)時若發(fā)生溢出錯誤，該位在接收數(shù)據(jù)時若發(fā)生溢出錯誤，該位自動置自動置1、否則該位為、否則該位為00第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 4 4在在UART UART 模塊中有三個接納模塊中有三個接納/ /發(fā)送形狀存放器，包括：發(fā)送形狀存放器，包括： UTRSTAT0UT

45、RSTAT0 UTRSTAT1 UTRSTAT1 UTRSTAT2 UTRSTAT2 如表如表3.113.11和表和表3.12 3.12 所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 表表3.11 UART接納接納/發(fā)送存放器設(shè)置發(fā)送存放器設(shè)置寄存器寄存器地地 址址讀讀/寫寫描描 述述復(fù)位后值復(fù)位后值UTRSTAT00 x50000010R通道通道0收收/發(fā)狀態(tài)寄存器發(fā)狀態(tài)寄存器0 x00UTRSTAT10 x50004010R通道通道1收收/發(fā)狀態(tài)寄存器發(fā)狀態(tài)寄存器0 x00UTRSTAT20 x50008010R通道通道2收收/發(fā)狀態(tài)

46、寄存器發(fā)狀態(tài)寄存器0 x00表表3.12 UART接納接納/發(fā)送存放器位描畫發(fā)送存放器位描畫UTRSTATn位位描描 述述復(fù)位后值復(fù)位后值發(fā)送器空發(fā)送器空2當(dāng)發(fā)送緩沖器無有效數(shù)據(jù)發(fā)送時，當(dāng)發(fā)送緩沖器無有效數(shù)據(jù)發(fā)送時，該位自動置該位自動置1、否則該位為、否則該位為00發(fā)送緩沖寄存器發(fā)送緩沖寄存器空空1當(dāng)發(fā)送緩沖寄存器空時，該位自當(dāng)發(fā)送緩沖寄存器空時，該位自動置動置1、否則該位為、否則該位為00接收緩沖寄存器接收緩沖寄存器數(shù)據(jù)準(zhǔn)備就緒數(shù)據(jù)準(zhǔn)備就緒0當(dāng)接收緩沖寄存器數(shù)據(jù)準(zhǔn)備就緒當(dāng)接收緩沖寄存器數(shù)據(jù)準(zhǔn)備就緒時，該位自動置時，該位自動置1、否則該位為、否則該位為00第第3章章 基于基于S3C2410X處

47、理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 2 2在在UART UART 模塊中有模塊中有3 3 個個UART UART 發(fā)送緩沖存放器，包括：發(fā)送緩沖存放器，包括：UTXH0UTXH0，UTXH1 UTXH1 和和UTXH2UTXH2，UTXHn UTXHn 有有8 8位發(fā)送數(shù)據(jù)。位發(fā)送數(shù)據(jù)。如表如表3.133.13所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 表表3.13 UART發(fā)送緩沖存放器發(fā)送緩沖存放器寄存器寄存器地地 址址讀讀/寫寫描描 述述復(fù)位后值復(fù)位后值UTXH00 x50000020（L）0 x50000023（

48、B）寫寫（字節(jié)）（字節(jié)）UART0傳輸緩沖寄存器傳輸緩沖寄存器UTXH10 x50004020（L）0 x50004023（B）寫寫（字節(jié)）（字節(jié)）UART1傳輸緩沖寄存器傳輸緩沖寄存器UTXH20 x50008020（L）0 x50008023（B）寫寫（字節(jié)）（字節(jié)）UART2傳輸緩沖寄存器傳輸緩沖寄存器表表3.14 UART發(fā)送緩沖存放器功能發(fā)送緩沖存放器功能UTXHn位位描描 述述復(fù)位后值復(fù)位后值UTDATAn 7：0從從UARTn發(fā)送數(shù)據(jù)發(fā)送數(shù)據(jù)第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3在在UART 模塊中有模塊中有3 個個UART

49、接納緩沖存放器，包括接納緩沖存放器，包括URXH0，URXH1 和和URXH2，URXHn 有有8位接納數(shù)據(jù)。如表位接納數(shù)據(jù)。如表3.15所示。所示。表表3.15 UART接納緩沖存放器接納緩沖存放器寄存器寄存器地地 址址讀讀/寫寫描描 述述復(fù)位值復(fù)位值URXH00 x50000024（L）0 x50000027（B）讀讀（字節(jié)）（字節(jié)）UART0接收緩沖寄存器接收緩沖寄存器URXH10 x50004024（L）0 x50004027（B）讀讀（字節(jié)）（字節(jié)）UART1傳輸緩沖寄存器傳輸緩沖寄存器URXH20 x50008024（L）0 x50008027（B）讀讀（字節(jié)）（字節(jié)）UART2傳

50、輸緩沖寄存器傳輸緩沖寄存器表表3.16 UART接納緩沖存放器功能接納緩沖存放器功能URXHn位位描描 述述復(fù)位后值復(fù)位后值RXDATAn 7：0從從UARTn接收數(shù)據(jù)接收數(shù)據(jù)第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 4UART 波特率因子存放器波特率因子存放器表表3.17 UART波特率因子存放器波特率因子存放器寄存器寄存器地地 址址讀讀/寫寫描描 述述復(fù)位值復(fù)位值UBRDIV00 x50000028讀讀/寫寫波特率約數(shù)寄存器波特率約數(shù)寄存器0UBRDIV10 x50004028讀讀/寫寫波特率約數(shù)寄存器波特率約數(shù)寄存器1UBRDIV20 x5

51、0008028讀讀/寫寫波特率約數(shù)寄存器波特率約數(shù)寄存器2表表3.18 UART波特率因子存放器功能波特率因子存放器功能UBRDIVn位位描描 述述復(fù)位后值復(fù)位后值UBRDIV 15：0波特率因子值波特率因子值UBRDIVn 0第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 UARTUART包括三個波特率因子存放器包括三個波特率因子存放器UBRDIV0, UBRDIV0, UBRDIV1 and UBRDIV2UBRDIV1 and UBRDIV2，存儲在波特率因子存放，存儲在波特率因子存放器器(UBRDIVn)(UBRDIVn)中的值決議串口發(fā)送和接

52、納的時鐘中的值決議串口發(fā)送和接納的時鐘數(shù)率波特率，計算公式如下：數(shù)率波特率，計算公式如下：UBRDIVn = (int)(PCLK / (bps x 16) ) UBRDIVn = (int)(PCLK / (bps x 16) ) 11或或UBRDIVn = (int)(UCLK / (bps x 16) ) UBRDIVn = (int)(UCLK / (bps x 16) ) 11例如：假設(shè)波特率是例如：假設(shè)波特率是115200115200，PCLK orPCLK or或或UCLK UCLK isis是是40 MHz40 MHz，那么，那么UBRDIVn :UBRDIVn :UBRDIV

53、n = (int)(40000000 / (115200 x UBRDIVn = (int)(40000000 / (115200 x 16) ) -1= (int)(21.7) -1= 21 -1 = 2016) ) -1= (int)(21.7) -1= 21 -1 = 20第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.3.3 S3C2410X3.3.3 S3C2410X的的UARTUART模塊模塊軟件設(shè)計軟件設(shè)計1 1編寫串口驅(qū)動函數(shù)編寫串口驅(qū)動函數(shù)基于上述的存放器描畫，即可基于上述的存放器描畫，即可編寫出驅(qū)動程序，其流程如圖編寫出驅(qū)動程序

54、，其流程如圖3.173.17和圖和圖3.183.18所示，其源程序所示，其源程序代碼詳見本書所帶光盤，在代碼詳見本書所帶光盤，在ADS1.2ADS1.2下編譯調(diào)試經(jīng)過。下編譯調(diào)試經(jīng)過。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 圖圖3.19 主函數(shù)框圖主函數(shù)框圖2在主函數(shù)中實現(xiàn)將從串口在主函數(shù)中實現(xiàn)將從串口0 接納到的數(shù)據(jù)接納到的數(shù)據(jù)發(fā)送到串口發(fā)送到串口0main.c，圖，圖3.19所示。所示。第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理

55、器的嵌入式應(yīng)用系統(tǒng)設(shè)計 / main.c函數(shù)函數(shù)/闡明闡明: C main 函數(shù)，函數(shù)，ucos-ii初始化等定義初始化等定義#define U8 unsigned char#include #include #define TRUE 1#define FALSE 0#pragma import(_use_no_semihosting_swi) / ensure no functions that use semihosting #define rUTRSTAT0 (*(volatile unsigned *)0 x50000010)#define rUTRSTAT1 (*(volatile

56、unsigned *)0 x50004010)#define WrUTXH0(ch)(*(volatile unsigned char *)0 x50000020)=(unsigned char)(ch)#define WrUTXH1(ch)(*(volatile unsigned char *)0 x50004020)=(unsigned char)(ch)#define RdURXH0()(*(volatile unsigned char *)0 x50000024)#define RdURXH1()(*(volatile unsigned char *)0 x50004024)第第3章章

57、 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 void Uart_SendByten(int,U8);char Uart_Getchn(char* Revdata, int Uartnum, int timeout);void ARMTargetInit(void);void hudelay(int time);int main(void) char c11; char err;ARMTargetInit(); / do target (uHAL based ARM system) initialisation /while(1) Uart_SendByten

58、(0,0 xa);/換行換行 Uart_SendByten(0,0 xd);/回車回車 err=Uart_Getchn(c1,0,0);/從串口采集數(shù)據(jù)從串口采集數(shù)據(jù) Uart_SendByten(0,c10);/顯示采集的數(shù)據(jù)顯示采集的數(shù)據(jù) 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 void Uart_SendByten(int Uartnum, U8 data)/ok eric rong if(Uartnum=0) while(!(rUTRSTAT0 & 0 x4); /Wait until THR is empty.hudelay(

59、10);WrUTXH0(data); else while(!(rUTRSTAT1 & 0 x4); /Wait until THR is empty.hudelay(10);WrUTXH1(data); 第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 char Uart_Getchn(char* Revdata, int Uartnum, int timeout)if(Uartnum=0)while(!(rUTRSTAT0 & 0 x1); /Receive data read*Revdata=RdURXH0();return TRU

60、E;elsewhile(!(rUTRSTAT1 & 0 x1);/Receive data read*Revdata=RdURXH1();return TRUE;第第3章章 基于基于S3C2410X處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計處理器的嵌入式應(yīng)用系統(tǒng)設(shè)計 3.4 S3C2410X3.4 S3C2410X的鍵盤及的鍵盤及LEDLED驅(qū)動設(shè)計驅(qū)動設(shè)計 S3C2410XS3C2410X的鍵盤采用的鍵盤采用AVRAVR單片機(jī)單片機(jī)mega8mega8實現(xiàn)，較為簡單，實現(xiàn)，較為簡單，LEDLED驅(qū)動采用驅(qū)動采用ZLG7290ZLG7290進(jìn)展設(shè)計，本節(jié)將針對進(jìn)展設(shè)計，本節(jié)將針對ZLG7290ZLG7290進(jìn)進(jìn)展詳細(xì)描畫。展詳細(xì)