第四章_7_MSI組合邏輯電路(一)

1、南京郵電大學 電子電路教學中心1編碼：在數字技術中，通常用二進制數碼編碼：在數字技術中，通常用二進制數碼0和和1構構成的一組有序組合（稱為代碼）來表示各種對象成的一組有序組合（稱為代碼）來表示各種對象（如十進制數、字符等）。這一指定過程，稱為（如十進制數、字符等）。這一指定過程，稱為編碼。編碼。第二節(jié)第二節(jié) 中規(guī)模集成組合邏輯電路中規(guī)模集成組合邏輯電路 一、編碼器一、編碼器 南京郵電大學 電子電路教學中心21. 二進制編碼器二進制編碼器 2n個互不相同的狀態(tài)個互不相同的狀態(tài)(1) 83線普通編碼器線普通編碼器(共需共需n位碼元位碼元)2n個代碼個代碼123456ABCD654321DCBATi

2、tleNumberRevisionSizeBDate:15-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:11111111&CBAIIIIIII0123456I7I0I7：輸入端：輸入端 A、B、C：輸出端：輸出端 圖圖 4.2.1南京郵電大學 電子電路教學中心3輸輸入入8個互斥的信號個互斥的信號輸輸出出3位二進制代碼位二進制代碼真值表真值表 輸輸 入入 輸輸 出出 I0 I1 I2 I3 I4 I5 I6 I7 A B C 1 0 0 0

3、 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 南京郵電大學 電子電路教學中心4753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I4 I3I2 I1 I0Y2 Y1 Y0(a) 由或門

4、構成(b) 由與非門構成111&邏邏輯輯表表達達式式邏輯圖邏輯圖南京郵電大學 電子電路教學中心5(2) 83線優(yōu)先編碼器線優(yōu)先編碼器74148 在優(yōu)先編碼器中優(yōu)先級別高的信號排斥在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。級別低的，即具有單方面排斥的特性。 設設I7的優(yōu)先級別最高，的優(yōu)先級別最高，I6次之，依此類推，次之，依此類推，I0最低。最低。輸 入I7 I6 I5 I4 I3 I2 I1 I0輸 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 11 1

5、11 1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表南京郵電大學 電子電路教學中心612463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY邏輯表達式邏輯表達式南京郵電大學 電子電路教學中心7邏輯圖邏輯圖111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08線線-3線線優(yōu)優(yōu)先先編編碼碼器器如果要求輸出、輸入均為反變量，

6、則只要在圖中如果要求輸出、輸入均為反變量，則只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。的每一個輸出端和輸入端都加上反相器就可以了。南京郵電大學 電子電路教學中心8ST為使能輸入端，低電平有效。為使能輸入端，低電平有效。YS為使能輸出端，通常接至為使能輸出端，通常接至低位芯片的端。低位芯片的端。YS和和ST配合可以實現多級編碼器之間的優(yōu)先配合可以實現多級編碼器之間的優(yōu)先級別的控制。級別的控制。YEX為擴展輸出端，是控制標志為擴展輸出端，是控制標志, YEX 0表示是編碼輸出；表示是編碼輸出； YEX 1表示不是編碼輸出。表示不是編碼輸出。集成集成3 3位二進制優(yōu)先編碼器位二進制優(yōu)先編

7、碼器74LS14874LS148VCC YS YEX I3 I2 I1 I0 Y0I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 974LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEXST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 1474LS148 5 4 3 2 1 13 12 11 10(a) 引腳排列圖(b) 邏輯功能示意圖YENEN南京郵電大學 電子電路教學中心9集成集成3 3位二進制優(yōu)先編碼器位二進制優(yōu)先編碼器74LS14874LS148的真值表的真值表輸輸入入：邏輯：邏輯0(0(低電平）

8、有效低電平）有效輸輸出出：邏輯：邏輯0(0(低電平）有效低電平）有效輸 入輸 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1ENYEN停用停用無輸入無輸入南京郵電大學 電子電路教學中心10集成集成3 3位二進制優(yōu)先編碼器位二進制

9、優(yōu)先編碼器74LS14874LS148的級聯的級聯16線線-4線優(yōu)先編碼器線優(yōu)先編碼器優(yōu)先級別從015 II遞降 Y0 Y1 Y2 Y3 YEX Y0 Y1 Y2 YEXYS 低位片 ST I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 YEXYS 高位片 ST I0 I1 I2 I3 I4 I5 I6 I7I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15&ENENYENYEN南京郵電大學 電子電路教學中心11輸 入I輸 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I

10、6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1(1) 8421 BCD碼編碼器碼編碼器輸輸入入10個互斥的數碼個互斥的數碼輸輸出出4位二進制代碼位二進制代碼真真值值表表2. 二二-十進制編碼器十進制編碼器 南京郵電大學 電子電路教學中心129753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY邏輯表達式邏輯表達式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a

11、) 由或門構成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由與非門構成Y3 Y2 Y1 Y0&邏輯圖邏輯圖南京郵電大學 電子電路教學中心13I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0

12、0 0真值表真值表優(yōu)先級別從 I9至 I0遞降(2) 8421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器南京郵電大學 電子電路教學中心14邏輯表達式邏輯表達式124683468568789123456789345678956789789902458934589689789234567893456789678978914895896897894567895678967897892898993IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIIIIIIII

13、IYIIIIIY南京郵電大學 電子電路教學中心15邏輯圖邏輯圖11111111 I9 I8 I7 I6 I5 I4 I3 I2 I1 I0 Y3 Y2 Y1 Y01 &1 &1&1在每一個輸入端和輸出端都加上反相器，便可得到輸入和輸出均為反變量的 8421 BCD 碼優(yōu)先編碼器。10線-4線優(yōu)先編碼器南京郵電大學 電子電路教學中心16 16 15 14 13 12 11 10 974LS147 1 2 3 4 5 6 7 8VCC NC Y3 I3 I2 I1 I9 Y0I4 I5 I6 I7 I8 Y2 Y1 GND集成集成10線線-4線優(yōu)先編碼器線優(yōu)先編碼器輸入端和

14、輸出端都是低電平有效南京郵電大學 電子電路教學中心17小結小結 用二進制代碼表示特定對象用二進制代碼表示特定對象的過程稱為編碼；實現編碼操作的過程稱為編碼；實現編碼操作的電路稱為編碼器。的電路稱為編碼器。 編碼器分二進制編碼器和二編碼器分二進制編碼器和二- -十進制編碼器，各種編碼器的十進制編碼器，各種編碼器的工作原理類似，設計方法也相同。工作原理類似，設計方法也相同。集成二進制編碼器和集成十進制集成二進制編碼器和集成十進制編碼器均采用優(yōu)先編碼方案。編碼器均采用優(yōu)先編碼方案。南京郵電大學 電子電路教學中心18二、譯碼器二、譯碼器 1.二進制譯碼器二進制譯碼器 把代碼狀態(tài)的特定含義翻譯出來的過程

15、稱為譯碼，把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現譯碼操作的電路稱為譯碼器。實現譯碼操作的電路稱為譯碼器。 設二進制譯碼器的輸入端為設二進制譯碼器的輸入端為n個，則輸出端為個，則輸出端為2n個，且對應于輸入代碼的每一種狀態(tài)，個，且對應于輸入代碼的每一種狀態(tài)，2n個輸出中個輸出中只有一個為只有一個為1（或為（或為0），其余全為），其余全為0（或為（或為1）。）。 二進制譯碼器可以譯出輸入變量的全部狀態(tài)，二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。故又稱為變量譯碼器。南京郵電大學 電子電路教學中心19123456ABCD654321DCBAT itleNum berR ev

16、isionSizeBDate:16-Feb-2002Sheet of File:C :Program FilesDesign E xplorer 99 SE L ibraryYangHengXinM yDesign.ddbDrawn B y:&11111&ENAAYYYY012301圖圖 4.2.5 (a) 邏輯圖邏輯圖123456ABCD654321DCBATitleNumberRevisionSizeBDate:16-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyD

17、esign.ddbDrawn By:AAYYYYEN0130122/4(b) 簡化符號簡化符號E：使能端，低電平有效；：使能端，低電平有效； A1 、A0 地址輸入端；地址輸入端； Y3Y0 譯碼輸出端；譯碼輸出端； (1) 2 4 線譯碼器線譯碼器 南京郵電大學 電子電路教學中心20表表 4.2.4 24 線譯碼器的功能表線譯碼器的功能表 1 1 0 11 000001EN使能使能輸入輸入1 1 1 01 11 0 1 10 10 1 1 1 0 01 1 1 1 Y0 Y1 Y2 Y3A1 A0 輸輸 出出輸輸 入入E=0 時，器時，器件工作，算出件工作，算出 輸入的一組二輸入的一組二進制

18、代碼對應進制代碼對應的十進制數，的十進制數，以此數作為下以此數作為下標的輸出端被標的輸出端被選中選中(輸出輸出0)。南京郵電大學 電子電路教學中心2124線譯碼器的邏輯表達式線譯碼器的邏輯表達式；器件不工作；器件不工作 ；器件工作；器件工作EN=1，Yi =1 ( i = 0,1,2,3 )EN=0，Yi = mi ( i = 0,1,2,3 )圖圖 4.2.6 雙雙24線譯碼器線譯碼器74139的簡化邏輯符號的簡化邏輯符號123456ABCD654321DCBAT itleN um berR evisionSizeBD ate:17-Feb-2002Sheet of File:C :Prog

19、ram FilesD esign E xplorer 99 SE L ibraryY angH engX inM yD esign.ddbD raw n B y:1Y1Y1Y1Y2Y2Y2Y2Y1A1A1EN2EN2A2A01010123012374139南京郵電大學 電子電路教學中心22A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0

20、 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表輸輸入入：3位二進制代碼位二進制代碼輸輸出出：8個互斥的信號個互斥的信號(2) 3 8 線譯碼器線譯碼器 南京郵電大學 電子電路教學中心2301270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0邏輯表達式邏輯表達式邏輯圖邏輯圖電路特點電路特點：與門組成的陣列：與門組成的陣列3 線-8 線譯碼器南京郵電大學 電子電路教學中心24集成二進制譯碼器集成二進制譯碼器

21、74LS138 16 15 14 13 12 11 10 974LS138 1 2 3 4 5 6 7 8VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6A0 A1 A2 G2A G2B G1 Y7 GND74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 G2A G2B G1Y0 Y1 Y2 Y3 Y4 Y5 Y6Y7A0 A1 A2 STB STC STA(a) 引腳排列圖(b) 邏輯功能示意圖A2、A1、A0為二進制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當G11、 時，譯碼器處于工作狀態(tài)；當G10、時，譯碼器處于禁止狀態(tài)。07YYAG

22、2BG2022BAGG122BAGG南京郵電大學 電子電路教學中心25真值表真值表輸 入使 能選 擇輸 出G1 2GA2 A1 A001234567 YYYYYYYY 1 0 1 01 01 01 01 01 01 01 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 01 1 1 1 1 1 0 11 1 1 1 1 0 1 11 1 1 1 0 1 1 11 1 1 0 1 1 1 11 1 0 1 1 1 1 11 0 1 1 1 1 1 10 1 1 1 1 1 1

23、 1輸輸入入：自然二進制碼：自然二進制碼輸輸出出：低電平有效：低電平有效BAGGG222南京郵電大學 電子電路教學中心26Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15使能譯碼輸出 A0A1A2 A3 “1”譯碼輸入 A0A1A2 STA STB STC低位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高位片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y774LS138的級聯的級聯4 線-16 線譯碼器南京郵電大學 電子電路教學中心2738線譯碼器線譯碼器74138的邏輯表達式的邏輯表達式；器

24、件不工作 ；器件工作E1=1和E2A+E2B=0同時滿足，Yi = mi ( i = 0,1,7 )E1=1和E2A+E2B=0不同時滿足，Yi =1 ( i = 0,1,7 )(3) 使能端的作用使能端的作用 擴展地址輸入端擴展地址輸入端 南京郵電大學 電子電路教學中心28123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:1Y1Y1Y1Y2Y2Y2

25、Y2Y1A1A1EN2EN2A2A010101230123741391AAAYYYYYYYY01234567012圖圖 4.2.8 (a) 南京郵電大學 電子電路教學中心29表表 4.2.6 24 線譯碼器擴展為線譯碼器擴展為 38 線譯碼器的真值表線譯碼器的真值表 1 1 1 1 1 1 1 0 1 0 1 1 1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 A0 1 0 1 0 1 0 0 1 0 1 0 1 0 11EN 2EN 使使能能輸入輸入 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1

26、 1 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 0 0 0 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3 A2 A1 A0 輸輸 出出 輸輸 入入 南京郵電大學 電子電路教學中心30123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.dd

27、bDrawn By:(1)(2)100YYY Y Y Y YYY YYY Y Y Y YAAAA0123012345678910 111213 14 15 Y Y Y Y Y Y Y YAAAEEE0112A012345677413822B Y Y Y Y Y Y Y YAAAEEE0112A012345677413822B圖圖 4.2.8 (b) 將將3-8線譯碼器擴展為線譯碼器擴展為4-16線譯碼器線譯碼器 南京郵電大學 電子電路教學中心31 構造數據分配器構造數據分配器 123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-200

28、2Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:AAYYYYEN0130122/4ABDYYYY0123123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:DA BYYYY0123(b) 圖圖 4.2.9 (a) 例如：例

29、如：AB = 00，則輸出選中，則輸出選中Y0通道，通道，Y0 = D。 因為因為 D = 0， Y0 = 0；D = 1，Y0 = 1 。所以，所以，Y0 = D。南京郵電大學 電子電路教學中心32用譯碼器設計組合邏輯電路用譯碼器設計組合邏輯電路 原理：譯碼器每個輸出端分別與某一個最小項（原理：譯碼器每個輸出端分別與某一個最小項（高電平譯碼）或高電平譯碼）或某一個最小項非某一個最小項非（低電平譯碼）（低電平譯碼）相對應。相對應。例例1 用用74138實現函數實現函數 F = AB + AC 。解：解：F (A,B,C) = AB + AC = m4 + m6 + m7 = m4 + m6 +

30、 m7 = m4 m6 m7 = Y4 Y6 Y7 南京郵電大學 電子電路教學中心33123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&ABCVCCF Y Y Y Y Y Y Y YAAAEEE0112A012345677413822B圖圖 4.2.10 (a) 南京郵電大學 電子電路教學中心34另，F (C,B,A) = AB + AC

31、= m1 + m3 + m7 = m1 + m3 + m7 = Y1 Y3 Y7 123456ABCD654321DCBATitleNumberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:& Y Y Y Y Y Y Y YAAAEEE0112A012345677413822BCBAVCCF圖 4.2.10 (b) 南京郵電大學 電子電路教學中心35例例2 用用74138設計一個多輸出組合網絡，它的

32、輸設計一個多輸出組合網絡，它的輸入為入為A、B、C三個變量，輸出為下面三個函數。三個變量，輸出為下面三個函數。F3 = A + B + CF2 = A + CF1 = AC + BC 解：解：F1(A,B,C) = AC + BC = m1 + m5 + m7= m1 m5 m7 F2(A,B,C) = A + C = m0+m2+m4+m5+m6+m7南京郵電大學 電子電路教學中心36= m0+m2+m4+m5+m6+m7= m1 + m3 = m1 m3 = Y1 Y3 F3(A,B,C) = A+B+C = A B C = m0 =Y0123456ABCD654321DCBATitleN

33、umberRevisionSizeBDate:17-Feb-2002Sheet of File:C:Program FilesDesign Explorer 99 SELibraryYangHengXinMyDesign.ddbDrawn By:&ABCVFFF123CC Y Y Y Y Y Y Y YAAAEEE0112A012345677413822B圖圖 4.2.11 南京郵電大學 電子電路教學中心37二二-十進制譯碼器的輸入是十進制數的十進制譯碼器的輸入是十進制數的4位二進位二進制編碼（制編碼（BCD碼），分別用碼），分別用A3、A2、A1、A0表示；表示；輸出的是與輸出的是與10個十進制數字相