硬件基礎(chǔ)實(shí)踐

1、硬件基礎(chǔ)課程實(shí)踐硬件基礎(chǔ)課程實(shí)踐張健張健 劉桃麗劉桃麗第一階段第一階段 學(xué)習(xí)學(xué)習(xí)u主要內(nèi)容主要內(nèi)容n課程簡(jiǎn)介nQuartus-II開(kāi)發(fā)環(huán)境下工程的建立方法nQuartus-II開(kāi)發(fā)環(huán)境下簡(jiǎn)單原理圖的輸入方法n仿真n模塊符號(hào)的生成n下載n宏功能模塊的調(diào)用一、課程簡(jiǎn)介一、課程簡(jiǎn)介u性質(zhì)性質(zhì)u內(nèi)容內(nèi)容u任務(wù)任務(wù)u目的目的u先行課程與后續(xù)課程先行課程與后續(xù)課程u教學(xué)計(jì)劃的安排教學(xué)計(jì)劃的安排u考察方式考察方式u成績(jī)?cè)u(píng)定方法成績(jī)?cè)u(píng)定方法二、二、Quartus-II簡(jiǎn)介簡(jiǎn)介uFPGA：可編程的邏輯門(mén)陣列：可編程的邏輯門(mén)陣列uEDA：電子設(shè)計(jì)自動(dòng)化：電子設(shè)計(jì)自動(dòng)化u工程的建立方法工程的建立方法u原理圖輸入法原

2、理圖輸入法二、二、Quartus-II簡(jiǎn)介簡(jiǎn)介u示例示例1：一位半加器的電路圖輸入方法：一位半加器的電路圖輸入方法 表達(dá)式：表達(dá)式： SA B CoAB 三、邏輯門(mén)簡(jiǎn)介三、邏輯門(mén)簡(jiǎn)介uand12 and2 and3 and4 and6 and8 一般與門(mén)uband12 band2 band3 band4 band6 band8 輸入反向與門(mén) = 或非門(mén)ubdir bdirc 雙向端口、可控雙向端口ubnand12 bnand2 bnand3 bnand4 bnand6 bnand8 輸入反向與非門(mén) = 或門(mén)ubnor12 bnor2 bnor3 bnor4 bnor6 bnor8 輸入反向或非

3、門(mén) = 與門(mén)ubor12 bor2 bor3 bor4 bor6 bor8 輸入反向或門(mén) = 與非門(mén)ucarry cascade globol exp icell mcell opndrn sclk soft wire uconstant 常量udff dffe 帶低電平置位/清零的D觸發(fā)器，后者帶使能端ugnd 接地 uinput inputc 輸入端口ujkff jkffe 帶低電平置位/清零的JK觸發(fā)器，后者帶使能端三、邏輯門(mén)簡(jiǎn)介三、邏輯門(mén)簡(jiǎn)介ulatch D鎖存器unand12 nand2 nand3 nand4 nand6 nand8 與非門(mén)unor12 nor2 nor3 nor4

4、 nor6 nor8 或非門(mén)unot 反相器uor12 or2 or3 or4 or6 or8 或門(mén)uoutput outputc 輸出端口uparam 參量usrff srffe 帶低電平置位/清零的RS觸發(fā)器，后者帶使能端utff tffe 帶低電平置位/清零的t觸發(fā)器，后者帶使能端utitle 標(biāo)題框utri 三態(tài)門(mén)uvcc 正電源uxnor xor 同或、異或四四 、仿真、仿真u示例：演示對(duì)示例：演示對(duì)1位半加器進(jìn)行功能仿真和位半加器進(jìn)行功能仿真和時(shí)序仿真時(shí)序仿真四四 、仿真、仿真u作業(yè)作業(yè)1：請(qǐng)用：請(qǐng)用2個(gè)一位半加器組成一個(gè)一位個(gè)一位半加器組成一個(gè)一位全加器，并畫(huà)出其電路圖，進(jìn)行仿真

5、。全加器，并畫(huà)出其電路圖，進(jìn)行仿真。四四 、仿真、仿真u示例示例2利用一位半加器生成的半加器模塊利用一位半加器生成的半加器模塊符號(hào)，然后組成一個(gè)一位全加器，仿真驗(yàn)符號(hào)，然后組成一個(gè)一位全加器，仿真驗(yàn)證結(jié)果。證結(jié)果。u講解電路的層次設(shè)計(jì)方法講解電路的層次設(shè)計(jì)方法四四 、仿真、仿真u作業(yè)作業(yè)2：利用已經(jīng)設(shè)計(jì)好且通過(guò)驗(yàn)證的一：利用已經(jīng)設(shè)計(jì)好且通過(guò)驗(yàn)證的一位全加器構(gòu)成位全加器構(gòu)成4為全加器，并進(jìn)行功能仿為全加器，并進(jìn)行功能仿真和時(shí)序仿真。真和時(shí)序仿真。五、下載五、下載u示例：將仿真后示例：將仿真后4位全加器下載至位全加器下載至DE-2板板上運(yùn)行，驗(yàn)證設(shè)計(jì)的正確性。上運(yùn)行，驗(yàn)證設(shè)計(jì)的正確性。五、下載五、

6、下載uDE-2板簡(jiǎn)介板簡(jiǎn)介nLED ：高電平點(diǎn)亮，為共陰極電路n按鍵KEY ：未按下時(shí)為高電平，按下后位低電平n撥碼開(kāi)關(guān)SW： 撥上去為1，撥下來(lái)為0五、下載五、下載uDE-2板簡(jiǎn)介板簡(jiǎn)介n7段數(shù)碼管為共陽(yáng)極電路，輸入為0時(shí)點(diǎn)亮對(duì)應(yīng)的段。 如下圖，數(shù)字對(duì)應(yīng)的是DE-2引腳分配中數(shù)碼管的HEX的下標(biāo)。六、宏功能模塊的調(diào)用六、宏功能模塊的調(diào)用u示例：調(diào)用宏功能模塊實(shí)現(xiàn)示例：調(diào)用宏功能模塊實(shí)現(xiàn)4位全加器位全加器六、宏功能模塊的調(diào)用六、宏功能模塊的調(diào)用u作業(yè)作業(yè)n作業(yè)1：調(diào)用宏功能模塊實(shí)現(xiàn)4位全加器n作業(yè)2：調(diào)用宏功能模塊實(shí)現(xiàn)一個(gè)十六進(jìn)制的計(jì)數(shù)器n作業(yè)3：在作業(yè)2的基礎(chǔ)上將十六進(jìn)制的計(jì)數(shù)器改成十進(jìn)制計(jì)

7、數(shù)器。第二階段第二階段 模仿模仿u主要內(nèi)容主要內(nèi)容n本階段的學(xué)習(xí)內(nèi)容和目的n簡(jiǎn)易電子計(jì)時(shí)器的解析n學(xué)生自主設(shè)計(jì)一個(gè)帶功能設(shè)置的電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u目的目的n此案例主要讓學(xué)生了解稍復(fù)雜的工程設(shè)計(jì)方法，培養(yǎng)模塊設(shè)計(jì)和層次設(shè)計(jì)的習(xí)慣。 一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u功能：功能：n計(jì)時(shí)器實(shí)現(xiàn)簡(jiǎn)單的按秒計(jì)數(shù)功能，從0時(shí)0分0秒開(kāi)始作加法計(jì)時(shí)，小時(shí)、分鐘和秒的計(jì)數(shù)各使用2個(gè)數(shù)碼管來(lái)顯示。這個(gè)設(shè)計(jì)采用分模塊分層次的方法來(lái)完成。 一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u頂層模塊的劃分頂層模塊的劃分一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u時(shí)鐘分頻模塊時(shí)鐘分頻模塊n獲得1Hz的時(shí)鐘

8、頻率，由計(jì)數(shù)器來(lái)實(shí)現(xiàn)n頂層模塊圖如下一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u秒秒/分鐘計(jì)數(shù)器模塊分鐘計(jì)數(shù)器模塊n主要實(shí)現(xiàn)秒和分鐘的計(jì)數(shù)，輸出四位10進(jìn)制和六進(jìn)制的BCD碼以及一位進(jìn)位，主要由一個(gè)六進(jìn)制和一個(gè)十進(jìn)制的計(jì)數(shù)器組成n頂層模塊圖如下頁(yè)：一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u小時(shí)計(jì)數(shù)器模塊小時(shí)計(jì)數(shù)器模塊n主要實(shí)現(xiàn)小時(shí)的計(jì)數(shù)，輸出四位10進(jìn)制和六進(jìn)制的BCD碼 ，主要由一個(gè)三進(jìn)制和一個(gè)十進(jìn)制的計(jì)數(shù)器組成n頂層模塊圖如下頁(yè)：一、簡(jiǎn)易電子計(jì)時(shí)器一、簡(jiǎn)易電子計(jì)時(shí)器u時(shí)鐘顯示模塊時(shí)鐘顯示模塊n主要實(shí)現(xiàn)十位個(gè)各位BCD碼的顯示，由兩片7446芯片構(gòu)成n頂層圖如下：二、帶設(shè)置功能的計(jì)時(shí)器二、帶設(shè)置功能的

9、計(jì)時(shí)器u目的目的n本設(shè)計(jì)主要由學(xué)生在簡(jiǎn)易計(jì)時(shí)器的基礎(chǔ)獨(dú)立完成，主要使學(xué)生掌握基本的開(kāi)發(fā)方法，訓(xùn)練學(xué)生的獨(dú)立自主的開(kāi)發(fā)能力。 二、帶設(shè)置功能的計(jì)時(shí)器二、帶設(shè)置功能的計(jì)時(shí)器u要求要求n本設(shè)計(jì)要求該電子計(jì)時(shí)器具有四種工作模式：正常計(jì)時(shí)、從外部設(shè)置當(dāng)前的小時(shí)數(shù)、從外部設(shè)置當(dāng)前的分鐘數(shù)、從外部設(shè)置當(dāng)前的秒數(shù)，同時(shí)具有可逆的計(jì)時(shí)功能； n在設(shè)置當(dāng)前某位時(shí)間的時(shí)候，顯示該時(shí)間的兩個(gè)七段數(shù)碼管按1Hz的頻率進(jìn)行閃爍，提醒當(dāng)前設(shè)置的是哪個(gè)時(shí)間數(shù)，其余的數(shù)碼管則處于暫停狀態(tài)； n使用DE-2板上的一個(gè)撥碼開(kāi)關(guān)要來(lái)設(shè)置當(dāng)前計(jì)時(shí)器進(jìn)行加法計(jì)時(shí)和減法計(jì)時(shí)狀態(tài)，根據(jù)某個(gè)按鍵按下的次數(shù)來(lái)決定當(dāng)前計(jì)時(shí)器的工作狀態(tài)，未按下時(shí)為

10、正常的加、減計(jì)數(shù)狀態(tài)，按下一次為從外部設(shè)置當(dāng)前的小時(shí)數(shù)，按下兩次為從外部設(shè)置當(dāng)前的分鐘數(shù)，按下三次為從外部設(shè)置當(dāng)前的秒數(shù)。在進(jìn)行外部設(shè)置時(shí)間數(shù)的階段，使用另外一個(gè)按鍵手動(dòng)按下一次來(lái)作為時(shí)間數(shù)的加1、減1的手動(dòng)計(jì)數(shù)脈沖。 第三階段第三階段 創(chuàng)新與提高創(chuàng)新與提高u設(shè)計(jì)內(nèi)容設(shè)計(jì)內(nèi)容n試設(shè)計(jì)一個(gè)簡(jiǎn)易的處理器，該處理器處理的數(shù)據(jù)寬度是4bit，可以實(shí)現(xiàn)算術(shù)加法、算術(shù)減法、邏輯與、邏輯或、邏輯非、邏輯與非、邏輯或非和邏輯異或共8種運(yùn)算。n用8條指令表示8種運(yùn)算，2個(gè)操作數(shù)分別是A3.0和B3.0，運(yùn)算結(jié)果是Y3.0以及標(biāo)志位OVERFLOW。第三階段第三階段 創(chuàng)新與提高創(chuàng)新與提高u設(shè)計(jì)要求設(shè)計(jì)要求n應(yīng)用QUARTUS軟件和模塊化、層次化的設(shè)計(jì)方法進(jìn)行設(shè)計(jì)；n對(duì)各模塊進(jìn)行必要的仿真驗(yàn)證；n設(shè)計(jì)結(jié)果需要在DE2開(kāi)發(fā)板上進(jìn)行硬件驗(yàn)證；n提交完整的設(shè)計(jì)報(bào)告，包括設(shè)計(jì)原理圖；n依據(jù)（3）、（4）和現(xiàn)場(chǎng)答辯確定課程成績(jī)，其中設(shè)計(jì)報(bào)