電力電子的常用仿真軟件

1、清華大學(xué)電機(jī)工程與應(yīng)用電子技術(shù)系清華大學(xué)電機(jī)工程與應(yīng)用電子技術(shù)系 2003年年9月北京月北京目前常用的電力電子模擬電路仿真軟件大體可以分為以下幾目前常用的電力電子模擬電路仿真軟件大體可以分為以下幾類，一類是利用包括有詳細(xì)器件模型的通用電路仿真軟件如類，一類是利用包括有詳細(xì)器件模型的通用電路仿真軟件如SPICE，SABER進(jìn)行電力電子電路仿真；另一類是在現(xiàn)有的專進(jìn)行電力電子電路仿真；另一類是在現(xiàn)有的專用仿真軟件如電力系統(tǒng)仿真軟件用仿真軟件如電力系統(tǒng)仿真軟件EMTP中加入以理想開關(guān)為模中加入以理想開關(guān)為模型的電力電子器件模型，從而將仿真領(lǐng)域擴(kuò)展到包括電力電子型的電力電子器件模型，從而將仿真領(lǐng)域擴(kuò)展

2、到包括電力電子裝置的系統(tǒng)分析中。還有一類是對電子電路某些方面，如熱學(xué)，裝置的系統(tǒng)分析中。還有一類是對電子電路某些方面，如熱學(xué)，電磁兼容等，的特性進(jìn)行分析的軟件用于電力電子電路的設(shè)計(jì)電磁兼容等，的特性進(jìn)行分析的軟件用于電力電子電路的設(shè)計(jì)以提高產(chǎn)品的可靠性。以提高產(chǎn)品的可靠性。以下我們將對國內(nèi)電力電子領(lǐng)域中常用的幾種仿真軟件的歷以下我們將對國內(nèi)電力電子領(lǐng)域中常用的幾種仿真軟件的歷史，其性能特點(diǎn)，和在電力電子電路的仿真中適用程度進(jìn)行簡史，其性能特點(diǎn)，和在電力電子電路的仿真中適用程度進(jìn)行簡單的介紹。單的介紹。1.3 通用電路仿真軟件通用電路仿真軟件為了便于對不同仿真軟件在對電力電子電路進(jìn)行時(shí)域仿真時(shí)的

3、為了便于對不同仿真軟件在對電力電子電路進(jìn)行時(shí)域仿真時(shí)的特點(diǎn)進(jìn)行比較，采用一個(gè)如下圖所示的零電流準(zhǔn)諧振變流器進(jìn)特點(diǎn)進(jìn)行比較，采用一個(gè)如下圖所示的零電流準(zhǔn)諧振變流器進(jìn)行研究。其中開關(guān)頻率為行研究。其中開關(guān)頻率為1MH，占空比為占空比為0.3，電路中續(xù)流二極，電路中續(xù)流二極管和功率管和功率MOS管分別用管分別用PSPICE的內(nèi)建的的內(nèi)建的D1N4148和和IRF150詳詳細(xì)模型描述。電路中細(xì)模型描述。電路中Cr和和Lr分別為諧振電容和電感，電流源則分別為諧振電容和電感，電流源則用來模擬輸出濾波電路和負(fù)載電阻。用來模擬輸出濾波電路和負(fù)載電阻。ORCAD/PSPICE簡介簡介 1.3.1 歷史和基本特點(diǎn)

4、歷史和基本特點(diǎn) OrCAD是美國是美國OrCAD Systems 公司于上個(gè)世紀(jì)公司于上個(gè)世紀(jì)80年代推出的通用邏輯電路設(shè)計(jì)軟年代推出的通用邏輯電路設(shè)計(jì)軟件包，它包括電路原理圖設(shè)計(jì)組件件包，它包括電路原理圖設(shè)計(jì)組件ORCAD/SDT（Schematic Design Tool），），邏輯電邏輯電路仿真組件路仿真組件ORCAD/VST（Verification and Simulation Tools），），可編程邏輯電路設(shè)計(jì)可編程邏輯電路設(shè)計(jì)組件組件ORCAD/PLD（Programmable Logic Device），），和印刷電路板版圖設(shè)計(jì)組件和印刷電路板版圖設(shè)計(jì)組件ORCAD/PCB（

5、Printed Circuit Board）。）。設(shè)計(jì)人員可以首先借助設(shè)計(jì)人員可以首先借助SDT對電路原理圖進(jìn)對電路原理圖進(jìn)行設(shè)計(jì)，并經(jīng)過后處理生成相應(yīng)的電路連接網(wǎng)表文件；該文件隨后作為行設(shè)計(jì)，并經(jīng)過后處理生成相應(yīng)的電路連接網(wǎng)表文件；該文件隨后作為VST的輸入，的輸入，在用戶設(shè)置的輸入信號(hào)作用下，根據(jù)電路的結(jié)構(gòu)拓?fù)潢P(guān)系和各單元的功能和延遲特性在用戶設(shè)置的輸入信號(hào)作用下，根據(jù)電路的結(jié)構(gòu)拓?fù)潢P(guān)系和各單元的功能和延遲特性，進(jìn)行仿真，通過分析電路中各節(jié)點(diǎn)的邏輯狀態(tài)變化來確定所設(shè)計(jì)的電路是否滿足預(yù)，進(jìn)行仿真，通過分析電路中各節(jié)點(diǎn)的邏輯狀態(tài)變化來確定所設(shè)計(jì)的電路是否滿足預(yù)定的要求；在電路設(shè)計(jì)完成后，即可直

6、接調(diào)用定的要求；在電路設(shè)計(jì)完成后，即可直接調(diào)用PCB組件根據(jù)設(shè)計(jì)好的電路原理圖進(jìn)行組件根據(jù)設(shè)計(jì)好的電路原理圖進(jìn)行印制版圖的設(shè)計(jì)，從而完成邏輯電路計(jì)算機(jī)輔助設(shè)計(jì)的全過程。印制版圖的設(shè)計(jì)，從而完成邏輯電路計(jì)算機(jī)輔助設(shè)計(jì)的全過程。 SPICE（Simulation Program with IC Emphasis）是一種通用的電子電路仿真軟件是一種通用的電子電路仿真軟件包。包。1972年由美國加州大學(xué)伯克萊分校計(jì)算機(jī)輔助集成電路設(shè)計(jì)小組開發(fā)的，主要用年由美國加州大學(xué)伯克萊分校計(jì)算機(jī)輔助集成電路設(shè)計(jì)小組開發(fā)的，主要用于大規(guī)律集成電路的計(jì)算機(jī)輔助設(shè)計(jì)，是得到最為廣泛應(yīng)用的一個(gè)電子電路設(shè)計(jì)軟件于大規(guī)律集成

7、電路的計(jì)算機(jī)輔助設(shè)計(jì)，是得到最為廣泛應(yīng)用的一個(gè)電子電路設(shè)計(jì)軟件。它利用設(shè)計(jì)人員易于掌握和應(yīng)用的硬件描述語言（。它利用設(shè)計(jì)人員易于掌握和應(yīng)用的硬件描述語言（VHDL）來對電路的結(jié)構(gòu)，參數(shù)來對電路的結(jié)構(gòu)，參數(shù)以及希望分析的電路特性進(jìn)行描述，其后根據(jù)用戶設(shè)置的條件的電路進(jìn)行仿真，并根以及希望分析的電路特性進(jìn)行描述，其后根據(jù)用戶設(shè)置的條件的電路進(jìn)行仿真，并根據(jù)計(jì)算結(jié)果驗(yàn)證所設(shè)計(jì)電路的可行性。據(jù)計(jì)算結(jié)果驗(yàn)證所設(shè)計(jì)電路的可行性。PSPICE則是由美國則是由美國MicroSim公司于公司于1984年在年在2G版本基礎(chǔ)上加以改進(jìn)以適合版本基礎(chǔ)上加以改進(jìn)以適合PC機(jī)使用的機(jī)使用的SPICE版本，該軟件在版本，該

8、軟件在PSPICE6.0及以后的及以后的版本由于采用了圖形界面，更進(jìn)一步方便了用戶的使用。版本由于采用了圖形界面，更進(jìn)一步方便了用戶的使用。 1998年年OrCAD公司并購了公司并購了MicroSim公司，經(jīng)過重新集成的公司，經(jīng)過重新集成的OrCAD/PSPICE軟件的軟件的環(huán)境如圖環(huán)境如圖1所示，主要包括作為前處理的所示，主要包括作為前處理的OrCAD Capture組件，用于電路原理圖設(shè)計(jì)，組件，用于電路原理圖設(shè)計(jì)，仿真參數(shù)設(shè)置以及產(chǎn)生電網(wǎng)絡(luò)連接表（仿真參數(shù)設(shè)置以及產(chǎn)生電網(wǎng)絡(luò)連接表（Netlist）；）；仿真器仿真器OrCAD Pspice隨后根據(jù)上述隨后根據(jù)上述網(wǎng)絡(luò)連接表對電路進(jìn)行仿真。

9、一旦設(shè)計(jì)的原理圖通過驗(yàn)證，就可以進(jìn)入后續(xù)的網(wǎng)絡(luò)連接表對電路進(jìn)行仿真。一旦設(shè)計(jì)的原理圖通過驗(yàn)證，就可以進(jìn)入后續(xù)的Layout Plus程序進(jìn)行印刷電路板版圖的設(shè)計(jì)，或進(jìn)入程序進(jìn)行印刷電路板版圖的設(shè)計(jì)，或進(jìn)入Express進(jìn)行可編程邏輯元件（進(jìn)行可編程邏輯元件（PLD）的的設(shè)計(jì)?，F(xiàn)在該公司又被設(shè)計(jì)?，F(xiàn)在該公司又被Cadence公司并購，所推出的公司并購，所推出的9.2版即是該公司命名并進(jìn)行了重版即是該公司命名并進(jìn)行了重新組合。新組合。ORCAD為設(shè)計(jì)者提供了一個(gè)由基于原理圖或VHDL文件的電路設(shè)計(jì)； FPGA和CPLD綜合設(shè)計(jì)；到數(shù)字,模擬,數(shù)模混合仿真；直到印刷板設(shè)計(jì)的整體解決方法。上面所示為軟

10、件包的主要模塊：CIS器件信息系統(tǒng)（COMPONENT INFORMATION SYSTEM）PSPICE AD圖形編輯器MODEL EDITOR模型編輯器OPTIMIZER優(yōu)化器STIMULUSEDITOR信號(hào)源編輯器PSPICE A/D簡介簡介PSPICEPSPICE采用的是所謂非程序化語言，即它不包括任何賦值和采用的是所謂非程序化語言，即它不包括任何賦值和IFTHENELSE結(jié)構(gòu)的語句。因此不可以由用戶自定義函數(shù)，而需采用其中已有模型生結(jié)構(gòu)的語句。因此不可以由用戶自定義函數(shù)，而需采用其中已有模型生成新器件。即不是開放型的軟件。成新器件。即不是開放型的軟件。它通過繪制原理圖，經(jīng)由圖形編輯器

11、生成的網(wǎng)絡(luò)結(jié)構(gòu)表（它通過繪制原理圖，經(jīng)由圖形編輯器生成的網(wǎng)絡(luò)結(jié)構(gòu)表（NET LIST）作為作為程序輸入。所生成的表中包括了器件，相互之間的連接和其參數(shù)。程序輸入。所生成的表中包括了器件，相互之間的連接和其參數(shù)。結(jié)構(gòu)上它采用了一系列擴(kuò)展函數(shù)：結(jié)構(gòu)上它采用了一系列擴(kuò)展函數(shù)：時(shí)域：時(shí)域： 表達(dá)式中可以包括常數(shù)，參數(shù)，數(shù)學(xué)函數(shù)（如表達(dá)式中可以包括常數(shù)，參數(shù)，數(shù)學(xué)函數(shù)（如LOG，EXP，TRIG等）和等）和節(jié)點(diǎn)電壓，電流；以及運(yùn)行時(shí)間節(jié)點(diǎn)電壓，電流；以及運(yùn)行時(shí)間（TIME）VALUEsin(twopi*fc*Time) 表函數(shù)，即可以采用插值方法：表函數(shù)，即可以采用插值方法：TABLE 1V（4），（，

12、（0 0）（）（0.1 0.2）頻域：頻域： LAPLACE LAPLACE 變換，其中可以包括常數(shù)，參數(shù)，數(shù)學(xué)函數(shù)等變換，其中可以包括常數(shù)，參數(shù)，數(shù)學(xué)函數(shù)等 LAPLACE V(5)+V(6) 1/(1+t1*S) 表函數(shù)：表函數(shù)： FREQ V(7) (0 0 0) (5k 0 -5760)分析種類：交流，直流，參數(shù)掃描，優(yōu)化，蒙特卡洛等多種分析。分析種類：交流，直流，參數(shù)掃描，優(yōu)化，蒙特卡洛等多種分析。DRC：design rules check原理圖設(shè)計(jì)視窗原理圖設(shè)計(jì)視窗(CAPTURE)項(xiàng)目管理視窗項(xiàng)目管理視窗(PROJECT MANAGER):設(shè)計(jì)資源文件夾設(shè)計(jì)資源文件夾: : 設(shè)

13、計(jì)文件夾設(shè)計(jì)文件夾(DSN): : 原理圖文件夾原理圖文件夾,原理圖頁面原理圖頁面 ( (點(diǎn)擊即可進(jìn)入原理圖編輯器點(diǎn)擊即可進(jìn)入原理圖編輯器, , 而通過點(diǎn)擊器件則可進(jìn)入器而通過點(diǎn)擊器件則可進(jìn)入器件編輯器件編輯器) ) 設(shè)計(jì)存儲(chǔ)文件夾設(shè)計(jì)存儲(chǔ)文件夾: :器件清單器件清單 庫文件夾庫文件夾: : 設(shè)計(jì)中所用器件所屬庫設(shè)計(jì)中所用器件所屬庫輸出文件夾輸出文件夾: : 設(shè)計(jì)規(guī)則檢查設(shè)計(jì)規(guī)則檢查(DRC), , 網(wǎng)絡(luò)連接表生成網(wǎng)絡(luò)連接表生成(NETLIST)翻譯器翻譯器: :PSPICE資源文件夾資源文件夾: :下圖為升降壓斬波器電路下圖為升降壓斬波器電路M1IRF150D1D1N4002V+L1Lvar

14、V-PARAMETERS:LVAR = 5mhR11kV+V-Vg+ -Vs50V+-C1100uF器件選擇器件選擇波形圖波形圖數(shù)據(jù)數(shù)據(jù)別名別名設(shè)計(jì)備份設(shè)計(jì)備份開放式數(shù)據(jù)庫互接開放式數(shù)據(jù)庫互接.DSN：設(shè)計(jì)的電路圖文件；：設(shè)計(jì)的電路圖文件； .OPJ：項(xiàng)目文件；：項(xiàng)目文件； .CIR：電路主文件，包括固定格式和仿真指令；：電路主文件，包括固定格式和仿真指令； .NET：電氣網(wǎng)絡(luò)連接表，表示為元件名稱，數(shù)值，連接狀態(tài)的：電氣網(wǎng)絡(luò)連接表，表示為元件名稱，數(shù)值，連接狀態(tài)的描述；描述； .ALS：元件端點(diǎn)連線在電路中的命名（別名）；：元件端點(diǎn)連線在電路中的命名（別名）； .OUT：輸出文件，內(nèi)容包括電

15、路的網(wǎng)絡(luò)連接描述，指令和選：輸出文件，內(nèi)容包括電路的網(wǎng)絡(luò)連接描述，指令和選項(xiàng)，仿真結(jié)果，仿真過程中所產(chǎn)生的錯(cuò)誤信息；如加以特別設(shè)置項(xiàng)，仿真結(jié)果，仿真過程中所產(chǎn)生的錯(cuò)誤信息；如加以特別設(shè)置也可包括一些仿真后的結(jié)果，如頻譜分析結(jié)果等。也可包括一些仿真后的結(jié)果，如頻譜分析結(jié)果等。 .DAT：二進(jìn)制數(shù)據(jù)文件，表示仿真的結(jié)果，主要為：二進(jìn)制數(shù)據(jù)文件，表示仿真的結(jié)果，主要為 Probe 程序程序觀測結(jié)果用，可根據(jù)用戶指令產(chǎn)生各種曲線和圖表；觀測結(jié)果用，可根據(jù)用戶指令產(chǎn)生各種曲線和圖表； .PRB：記錄操作結(jié)束后波形圖：記錄操作結(jié)束后波形圖數(shù)據(jù)，可供用戶隨時(shí)調(diào)出；數(shù)據(jù)，可供用戶隨時(shí)調(diào)出； .STL：輸入激勵(lì)

16、源信號(hào)數(shù)據(jù)；：輸入激勵(lì)源信號(hào)數(shù)據(jù)； .STM：利用模型編輯器生成文字式輸入信號(hào)描述；：利用模型編輯器生成文字式輸入信號(hào)描述； .INC：包含文件，：包含文件，ASCII 文本文件，內(nèi)容為用戶定義的指令和文本文件，內(nèi)容為用戶定義的指令和輸出文件的注解。輸出文件的注解。 PSPICE AD （數(shù)據(jù)處理器）數(shù)據(jù)處理器） 對于對于PSPICE的文本文件，即以的文本文件，即以.cir 為后綴的文件可以利用為后綴的文件可以利用DESIGN MANAGER 中的數(shù)據(jù)處理器進(jìn)行仿真。中的數(shù)據(jù)處理器進(jìn)行仿真。5以前版本的以前版本的 .cir 文件是一個(gè)完全的文件，文件是一個(gè)完全的文件，即除需調(diào)用的庫外是即除需調(diào)

17、用的庫外是 完整的。而通過完整的。而通過SCHEMATIC 的圖形文件的圖形文件 .sch 生成的生成的 .cir 文文件則需包含件則需包含 NET LIST 和和ALIAS 文件，如圖右所示，但結(jié)果是相同的。文件，如圖右所示，但結(jié)果是相同的。* C:MSim_8projectsedubuk-boost.sch* Schematics Version 8.0 - July 1997* Wed Sep 24 09:05:05 1997.PARAM Lvar=5mh * Analysis setup *.tran 100us 50ms* From SCHEMATICS NETLIST sectio

18、n of msim.ini:.lib C:MSim_8projectsls2.lib.lib nom.lib* Schematics Netlist *C_C1 0 $N_0001 100uF V_Vs $N_0002 0 50VD_D1 $N_0001 $N_0003 D1N4002 M_M1 $N_0002 $N_0004 $N_0003 $N_0003 IRF150L_L1 0 $N_0003 Lvar V_Vg $N_0004 $N_0003 DC 0V AC 0V+PULSE 5V -5V 0.7ms 1us 1us 298us 1msR_R1 0 $N_0001 R_R1 1k .

19、model R_R1 RES R=1 DEV=10%.probe I(L_L1).END*C:MSim_8projectsedubuk-boost.sch* Schematics Version 8.0 - July 1997* Wed Sep 24 10:58:52 1997.PARAM Lvar=5mh * Analysis setup *.tran 100us 50ms* From SCHEMATICS NETLIST section of msim.ini:.lib C:MSim_8projectsls2.lib.lib nom.lib.INC buk-.INC buk-boost.a

20、be.END* 09/23/97 21:19:30 * Win95 PSpice 8.0 (July 1997) * ID# 12345 * * C:MSim_8projectsedubuk-boost.sch * CIRCUIT DESCRIPTION* Schematics Version 8.0 - July 1997 輸出文件* Tue Sep 23 21:19:28 1997.PARAM Lvar=5mh * Analysis setup *.tran 100us 50ms.STEP LIN PARAM Lvar 1mh 10mh 2mh * From SCHEMATIC

21、S NETLIST section of msim.ini:.lib C:MSim_8projectsls2.lib.lib nom.lib.INC buk-* INCLUDING buk- * Schematics Netlist *（網(wǎng)絡(luò)連接表）C_C1 0 $N_0001 100uF V_Vs $N_0002 0 50VD_D1 $N_0001 $N_0003 D1N4002 M_M1 $N_0002 $N_0004 $N_0003 $N_0003 IRF150L_L1 0 $N_0003 Lvar V_Vg $N_0004 $N_0003 DC 0V AC 0V+PULSE 5V -5

22、V 0.7ms 1us 1us 298us 1msR_R1 0 $N_0001 R_R1 1k .model R_R1 RES R=1 DEV=10%* RESUMING buk-boost.cir *.INC buk-boost.als* INCLUDING buk-boost.als * Schematics Aliases *（別名描述體.ALIASESC_C1 C1(1=0 2=$N_0001 )V_Vs Vs(+=$N_0002 -=0 )D_D1 D1(1=$N_0001 2=$N_0003 )M_M1 M1(d=$N_0002 g=$N_0004 s=$N_0003 s=$N_0

23、003 )L_L1 L1(1=0 2=$N_0003 )V_Vg Vg(+=$N_0004 -=$N_0003 )R_R1 R1(1=0 2=$N_0001 ).ENDALIASES* RESUMING buk-boost.cir *.probe.END文件分為兩大部分，一為程序部分，文件分為兩大部分，一為程序部分，包括程序中問題；二為仿真環(huán)境，包括程序中問題；二為仿真環(huán)境，包括初始條件和運(yùn)行中發(fā)生的問題。包括初始條件和運(yùn)行中發(fā)生的問題。程序部分包括網(wǎng)絡(luò)連接表和別名描程序部分包括網(wǎng)絡(luò)連接表和別名描述體。述體。* 09/23/97 21:19:30 * Win95 PSpice 8.0 (Jul

24、y 1997) * ID# 12345 * * C:MSim_8projectsedubuk-boost.sch * Diode MODEL PARAMETERS* D1N4002 IS 14.110000E-09 N 1.984 ISR 100.000000E-12 IKF 94.81 BV 100.1 IBV 10 RS .03389 TT 4.761000E-06 CJO 51.170000E-12 VJ .3905 M .2762 * 09/23/97 21:19:30 * Win95 PSpice 8.0 (July 1997) * ID# 12345 * * C:MSim_8pro

25、jectsedubuk-boost.sch * MOSFET MODEL PARAMETERS* IRF150 NMOS LEVEL 3 L 2.000000E-06 W .3 VTO 2.831 KP 20.530000E-06 GAMMA 0 PHI .6 RD 1.031000E-03 RS 1.624000E-03 RG 13.89 RDS 444.400000E+03 IS 194.000000E-18 JS 0 PB .8 PBSW .8 CBD 3.229000E-09 CJ 0 CJSW 0 TT 288.000000E-09 CGSO 9.027000E-09 CGDO 1.

26、679000E-09 TOX 100.000000E-09 XJ 0 DELTA 0 ETA 0 DIOMOD 1 VFB 0 U0 0 TEMP 0 VDD 0 XPART 0 * 09/23/97 21:19:30 * Win95 PSpice 8.0 (July 1997) * ID# 12345 * * C:MSim_8projectsedubuk-boost.sch * Resistor MODEL PARAMETERS* R_R1 R 1 * 09/23/97 21:19:30 * Win95 PSpice 8.0 (July 1997) * ID# 12345 * * C:MSi

27、m_8projectsedubuk-boost.sch * INITIAL TRANSIENT SOLUTION TEMPERATURE = 27.000 DEG C* CURRENT STEP PARAM LVAR = 5.0000E-03* NODE VOLTAGE($N_0001) 30.70E-21 ($N_0002) 50.0000 ($N_0003) 0.0000 ($N_0004) 5.0000 VOLTAGE SOURCE CURRENTS NAME CURRENT V_Vs -7.166E+00 V_Vg 0.000E+00 TOTAL POWER DISSIPATION 3

28、.58E+02 WATTS JOB CONCLUDED TOTAL JOB TIME 47.32仿真環(huán)境包括主要器仿真環(huán)境包括主要器件參數(shù)初始值，和仿件參數(shù)初始值，和仿真結(jié)果：真結(jié)果：1 1。電路功耗。電路功耗2 2。運(yùn)行機(jī)時(shí)。運(yùn)行機(jī)時(shí)對于復(fù)雜的電路對于復(fù)雜的電路PSPICEPSPICE中采用了可以分層設(shè)計(jì)的功能，這可以通中采用了可以分層設(shè)計(jì)的功能，這可以通過如圖所示的設(shè)計(jì)模塊的方法或增加頁面的方法實(shí)現(xiàn)。過如圖所示的設(shè)計(jì)模塊的方法或增加頁面的方法實(shí)現(xiàn)。 器件模型編輯器（器件模型編輯器（PARTS） 作為作為PSPICE一個(gè)重要組成部分，一個(gè)重要組成部分，PARTS為用戶提供了一個(gè)根據(jù)廠家提供的

29、器件為用戶提供了一個(gè)根據(jù)廠家提供的器件數(shù)據(jù)自行編制器件模型并用于仿真的可能。實(shí)際應(yīng)用中包括兩種基本類型：一是數(shù)據(jù)自行編制器件模型并用于仿真的可能。實(shí)際應(yīng)用中包括兩種基本類型：一是建立全局的模型，存有用戶庫中便于今后仿真使用；另外就是建立局部的即時(shí)模建立全局的模型，存有用戶庫中便于今后仿真使用；另外就是建立局部的即時(shí)模型（型（INSTANT）用于特點(diǎn)的仿真程序中。用于特點(diǎn)的仿真程序中。全局模型：利用管理視窗中全局模型：利用管理視窗中PARTS直接進(jìn)行。實(shí)際步驟包括：建立用戶庫，引入直接進(jìn)行。實(shí)際步驟包括：建立用戶庫，引入模型（包括模型（包括NEW，COPY和和GET方式）。方式）。比如利用比如利

30、用NEW即引入即引入新器件，得到下述菜新器件，得到下述菜單，即性能，參數(shù)和單，即性能，參數(shù)和曲線。當(dāng)選擇某種性曲線。當(dāng)選擇某種性能時(shí)，相應(yīng)的參數(shù)即能時(shí)，相應(yīng)的參數(shù)即出現(xiàn)星號(hào)，改變該參出現(xiàn)星號(hào)，改變該參數(shù)即影響性能。該變數(shù)即影響性能。該變化可由曲線直觀看化可由曲線直觀看出。比如出。比如MOS線性線性區(qū)跨導(dǎo)區(qū)跨導(dǎo)KF由由1變變10。另一種全局模型可以在另一種全局模型可以在SCHEMATIC主菜單中以編輯庫的方式進(jìn)入。主菜單中以編輯庫的方式進(jìn)入。即時(shí)（本地）模型：該模型為有即時(shí)（本地）模型：該模型為有SCHEMATIC中選定的某個(gè)器件模中選定的某個(gè)器件模型的復(fù)件基礎(chǔ)上進(jìn)行修改后生成的，它的編輯對庫不

31、產(chǎn)生影響，因型的復(fù)件基礎(chǔ)上進(jìn)行修改后生成的，它的編輯對庫不產(chǎn)生影響，因此其作用是局部的。編輯后它會(huì)自動(dòng)在器件名稱后增加此其作用是局部的。編輯后它會(huì)自動(dòng)在器件名稱后增加Xn后綴。后綴。而在修改后可以自動(dòng)生成一個(gè)以該項(xiàng)目命名的庫并將該模型存儲(chǔ)其而在修改后可以自動(dòng)生成一個(gè)以該項(xiàng)目命名的庫并將該模型存儲(chǔ)其中。中。CIS: component information system(元件信息系統(tǒng)元件信息系統(tǒng))本地信息系統(tǒng)遠(yuǎn)地信息系統(tǒng)器件名稱器件名稱性能性能外形圖外形圖技術(shù)參數(shù)技術(shù)參數(shù)購買信息購買信息Internet component assistantMRPMRP: Manufacturing reso

32、urce planningERPERP: Enterprise resource planningPDM:PDM: Product data managementODBC:ODBC:Open database connectivity集總數(shù)據(jù)庫集總數(shù)據(jù)庫Bill of MaterialCIS 環(huán)境環(huán)境:CIS包括兩個(gè)窗口包括兩個(gè)窗口,即本地器件數(shù)據(jù)窗和器件探測器窗。即本地器件數(shù)據(jù)窗和器件探測器窗。器件數(shù)據(jù)窗（器件數(shù)據(jù)窗（PART MANAGER）：）：該窗可由該窗可由CAPTURE窗口中的窗口中的TOOLSPART MANGEROPEN 打開，其中內(nèi)容包括序號(hào)，器件位于程序頁號(hào)，打開，其中內(nèi)容

33、包括序號(hào)，器件位于程序頁號(hào)，名稱，器件的值，器件的數(shù)量，數(shù)據(jù)庫的關(guān)系，器件庫（名稱，器件的值，器件的數(shù)量，數(shù)據(jù)庫的關(guān)系，器件庫（SLB）的位置，器的位置，器件封裝庫（件封裝庫（PLB）的位置。的位置。探測器窗（探測器窗（EXPLORER）：）：該窗可由該窗可由CAPTURE的的PLACEPLACE DATABASE PART中得到。它包括兩個(gè)視窗，即本地和中得到。它包括兩個(gè)視窗，即本地和 INTERNET輔助窗輔助窗（ICA）。）?？梢酝ㄟ^點(diǎn)擊位于底部的選擇條進(jìn)行選擇?？梢酝ㄟ^點(diǎn)擊位于底部的選擇條進(jìn)行選擇。從中可以得到所關(guān)心的器件的類型探測窗，器件接線圖，器件封裝外形圖，器件從中可以得到所關(guān)心

34、的器件的類型探測窗，器件接線圖，器件封裝外形圖，器件性質(zhì)和器件表。其中器件數(shù)據(jù)服務(wù)器性質(zhì)和器件表。其中器件數(shù)據(jù)服務(wù)器CDS（COMPONENT DATA SERVER）表中表中則包含分類，零件號(hào)，類型，值，性能描述，封裝形式，廠家，供應(yīng)商，價(jià)格，則包含分類，零件號(hào)，類型，值，性能描述，封裝形式，廠家，供應(yīng)商，價(jià)格，狀況，網(wǎng)址。所以一旦用戶采用新的器件，除可從本地?cái)?shù)據(jù)庫中選擇外，還可以狀況，網(wǎng)址。所以一旦用戶采用新的器件，除可從本地?cái)?shù)據(jù)庫中選擇外，還可以從網(wǎng)上從網(wǎng)上直接下直接下載器件載器件模型，模型，進(jìn)行仿進(jìn)行仿真研究。真研究。（3 3）印刷板（印刷板（PCBoardPCBoard）設(shè)計(jì)設(shè)計(jì)印刷

35、板設(shè)計(jì)是電力電子電路設(shè)計(jì)中一個(gè)重要方面，印刷板設(shè)計(jì)是電力電子電路設(shè)計(jì)中一個(gè)重要方面，PSPICEPSPICE中將該功能與原理圖中將該功能與原理圖設(shè)計(jì)相連接，用戶可以直接由設(shè)計(jì)相連接，用戶可以直接由SCHEMATIC SCHEMATIC 中得到的電路轉(zhuǎn)向印刷板設(shè)計(jì)圖中得到的電路轉(zhuǎn)向印刷板設(shè)計(jì)圖。下圖為一個(gè)數(shù)字電下圖為一個(gè)數(shù)字電路，在原理圖設(shè)計(jì)路，在原理圖設(shè)計(jì)結(jié)束后選擇結(jié)束后選擇TOOLSTOOLS中中RUN PCBOARDS RUN PCBOARDS 則可則可得到下頁所示印刷得到下頁所示印刷電路圖。電路圖。在在PSPICEPSPICE中每個(gè)器件中每個(gè)器件的編輯窗中應(yīng)包括的編輯窗中應(yīng)包括兩項(xiàng)，即：

36、模板兩項(xiàng)，即：模板（TEMPLATETEMPLATE）和封裝和封裝（PKGREFPKGREF）。）。沒有沒有或模板一項(xiàng)為空白或模板一項(xiàng)為空白表明該器件可以用表明該器件可以用于印刷電路設(shè)計(jì)但于印刷電路設(shè)計(jì)但不能用于仿真。而不能用于仿真。而沒有或封裝項(xiàng)僅沒有或封裝項(xiàng)僅為器件名稱則該器件為器件名稱則該器件不能出現(xiàn)于印刷電路不能出現(xiàn)于印刷電路設(shè)計(jì)中。設(shè)計(jì)中。該電路為機(jī)器生成初步電路，實(shí)際中還需加以修改，得到實(shí)際可以應(yīng)用的電路。該電路為機(jī)器生成初步電路，實(shí)際中還需加以修改，得到實(shí)際可以應(yīng)用的電路。該電路可以存為以該電路可以存為以 . .pca 為后綴的文件。此外可以通過選擇為后綴的文件。此外可以通過選擇

37、TOOLS中中 RUN SCHEMATIC 一項(xiàng)生成其電路原理圖。為了驗(yàn)證印刷電路設(shè)計(jì)的正確性一項(xiàng)生成其電路原理圖。為了驗(yàn)證印刷電路設(shè)計(jì)的正確性PSPICE中具有三個(gè)功能函數(shù)：即，設(shè)計(jì)規(guī)則檢查（中具有三個(gè)功能函數(shù)：即，設(shè)計(jì)規(guī)則檢查（DRC），），設(shè)計(jì)變化調(diào)整（設(shè)計(jì)變化調(diào)整（ECO）和電和電氣連接圖比較。同時(shí)在電路圖設(shè)計(jì)視窗還包括外形圖檢查（氣連接圖比較。同時(shí)在電路圖設(shè)計(jì)視窗還包括外形圖檢查（FOOTPRINT）。）。性能分析性能分析: :在完成電路圖進(jìn)行仿真之前需確定分析目的，此時(shí)選擇在完成電路圖進(jìn)行仿真之前需確定分析目的，此時(shí)選擇ANALYSISANALYSIS，生成生成子菜單顯示可以仿真的

38、類型，包括交流掃描，即通過掃頻研究頻響特性；直流子菜單顯示可以仿真的類型，包括交流掃描，即通過掃頻研究頻響特性；直流掃描，即對電壓，模型參數(shù)在指定范圍掃描；直流工作點(diǎn)分析；傳遞函數(shù)分析，掃描，即對電壓，模型參數(shù)在指定范圍掃描；直流工作點(diǎn)分析；傳遞函數(shù)分析，即直流工作點(diǎn)附加線性化小信號(hào)傳遞函數(shù)；靈敏度分析，尋找對電路直流偏置即直流工作點(diǎn)附加線性化小信號(hào)傳遞函數(shù)；靈敏度分析，尋找對電路直流偏置影響最大的元件，減小其對電路影響；蒙特卡若用于對電路參數(shù)進(jìn)行統(tǒng)計(jì)分析；影響最大的元件，減小其對電路影響；蒙特卡若用于對電路參數(shù)進(jìn)行統(tǒng)計(jì)分析；參數(shù)掃描用于對模型參數(shù)對系統(tǒng)響應(yīng)的影響進(jìn)行分析；溫度分析用于分析溫度

39、參數(shù)掃描用于對模型參數(shù)對系統(tǒng)響應(yīng)的影響進(jìn)行分析；溫度分析用于分析溫度影響的模型參數(shù)對系統(tǒng)的影響；暫態(tài)分析對系統(tǒng)的動(dòng)態(tài)過程利用數(shù)值積分將狀影響的模型參數(shù)對系統(tǒng)的影響；暫態(tài)分析對系統(tǒng)的動(dòng)態(tài)過程利用數(shù)值積分將狀態(tài)方程轉(zhuǎn)化為非線性代數(shù)方程再用牛頓拉夫遜法求解。態(tài)方程轉(zhuǎn)化為非線性代數(shù)方程再用牛頓拉夫遜法求解。變量相互關(guān)系分析變量相互關(guān)系分析 仿真運(yùn)行結(jié)束自動(dòng)生成以時(shí)間為X軸缺省變量的時(shí)域波形。如希望研究變量相互之間的關(guān)系可以在PROBE窗口中選擇PLOT（即分析類型設(shè)置）改變X軸設(shè)置（Axis variable），比如可選擇電感中電流作為X軸變量，而生成研究其與電容上電壓的關(guān)系的曲線即相平面圖。圖形中系

40、統(tǒng)的電壓最后收斂于圖形中系統(tǒng)的電壓最后收斂于0 0，所以實(shí)際上作為串聯(lián)諧振變流器，所以實(shí)際上作為串聯(lián)諧振變流器的該系統(tǒng)不能正常工作。的該系統(tǒng)不能正常工作。參數(shù)掃描參數(shù)掃描: : 下圖為升降壓斬波器下圖為升降壓斬波器, , 對電感參數(shù)進(jìn)行選擇對電感參數(shù)進(jìn)行選擇.1. 1. 確定掃描參數(shù)確定掃描參數(shù) VAR;VAR;2. 2. 引入引入PARAM , PARAM , 即參數(shù)設(shè)置器件即參數(shù)設(shè)置器件, , 給定缺省值給定缺省值; ;3. 3. 設(shè)置參數(shù)掃描范圍，方式；設(shè)置參數(shù)掃描范圍，方式；4. 4. 掃描掃描, , 并顯示結(jié)果并顯示結(jié)果; ;5. 5. 深入分析深入分析, , 如最大值等如最大值等;

41、 ;M1IRF150PARAMETERS:LVAR = 5mhV+L1LvarVs50V+-D1D1N4002V+V-Vg+ -R11kV-C1100uF變量相互關(guān)系分析變量相互關(guān)系分析 仿真運(yùn)行結(jié)束自動(dòng)生成以時(shí)間為仿真運(yùn)行結(jié)束自動(dòng)生成以時(shí)間為X X軸缺省變量的時(shí)域波形。如希望軸缺省變量的時(shí)域波形。如希望研究變量相互之間的關(guān)系可以在研究變量相互之間的關(guān)系可以在PROBEPROBE窗口中選擇窗口中選擇PLOTPLOT（即分析類型即分析類型設(shè)置）改變設(shè)置）改變X X軸設(shè)置（軸設(shè)置（Axis variableAxis variable），），比如可選擇電感中電流作為比如可選擇電感中電流作為X X軸變

42、量，而生成研究其與電容上電壓的關(guān)系的曲線即相平面圖。軸變量，而生成研究其與電容上電壓的關(guān)系的曲線即相平面圖。1kV1I0.03ufCrD1N4148C10.1uHLrRc5AIV0V2R2M1IRF150X軸的設(shè)定軸的設(shè)定缺省為時(shí)間，缺省為時(shí)間，作特殊分析作特殊分析時(shí)，可以由時(shí)，可以由選項(xiàng)選項(xiàng)plot進(jìn)進(jìn)入，按仿真入，按仿真需要設(shè)置軸。需要設(shè)置軸。在進(jìn)行掃描時(shí)可以先選取一組定義橫軸，然后其它各族均采用相同在進(jìn)行掃描時(shí)可以先選取一組定義橫軸，然后其它各族均采用相同的坐標(biāo)系從而在同一平面上畫出不同參數(shù)對系統(tǒng)穩(wěn)態(tài)響應(yīng)當(dāng)影響。的坐標(biāo)系從而在同一平面上畫出不同參數(shù)對系統(tǒng)穩(wěn)態(tài)響應(yīng)當(dāng)影響。性能分析性能分析

43、對于掃描結(jié)果，對于掃描結(jié)果，可以進(jìn)行性能分析?？梢赃M(jìn)行性能分析。其步驟如下：其步驟如下： 1. 1.在在PROBE窗口窗口中，選擇中，選擇TRACE即即分析種類；分析種類； 2. 選擇選擇Perfoemance 3.Wizard（功能）功能） 4.目標(biāo)函數(shù)目標(biāo)函數(shù)（GOAL FUNCTION） 5. Search trace（對象）對象） 6. 6. 顯示曲線。給出器件在回路電感不同時(shí)所承受的峰值電壓的大小，如與其他分顯示曲線。給出器件在回路電感不同時(shí)所承受的峰值電壓的大小，如與其他分析結(jié)合可優(yōu)化系統(tǒng)參數(shù)。析結(jié)合可優(yōu)化系統(tǒng)參數(shù)。Wizard蒙特卡洛和最壞條件分析蒙特卡洛和最壞條件分析 二者的目

44、的均是利用統(tǒng)計(jì)方法分析器二者的目的均是利用統(tǒng)計(jì)方法分析器件誤差對電路特性的影響程度，件誤差對電路特性的影響程度，worst (WC)分析是對電路進(jìn)行靈敏度和最壞條件分析是對電路進(jìn)行靈敏度和最壞條件分析，即找出使輸出信號(hào)偏差最大的元件值；而分析，即找出使輸出信號(hào)偏差最大的元件值；而monte carlo (MC)分析則是在誤差分析則是在誤差范圍中以隨機(jī)取樣的方式就元件誤差對電路特性的影響進(jìn)行統(tǒng)計(jì)分析范圍中以隨機(jī)取樣的方式就元件誤差對電路特性的影響進(jìn)行統(tǒng)計(jì)分析, , 以優(yōu)化參數(shù)。以優(yōu)化參數(shù)。其中第一次運(yùn)行用標(biāo)稱值仿真，其后根據(jù)各個(gè)器件參數(shù)的容差規(guī)定隨機(jī)選取在限其中第一次運(yùn)行用標(biāo)稱值仿真，其后根據(jù)各

45、個(gè)器件參數(shù)的容差規(guī)定隨機(jī)選取在限度內(nèi)偏離標(biāo)稱值的不同值進(jìn)行運(yùn)算；并將各次結(jié)果與標(biāo)稱結(jié)果進(jìn)行比較，得到元度內(nèi)偏離標(biāo)稱值的不同值進(jìn)行運(yùn)算；并將各次結(jié)果與標(biāo)稱結(jié)果進(jìn)行比較，得到元器件容差引起的輸出結(jié)果偏離的統(tǒng)計(jì)分析器件容差引起的輸出結(jié)果偏離的統(tǒng)計(jì)分析。 蒙特卡洛分析：蒙特卡洛分析：在元件誤差范圍中隨機(jī)變化元件的參數(shù)，然后將系統(tǒng)的響應(yīng)記錄下來，進(jìn)行分析，在元件誤差范圍中隨機(jī)變化元件的參數(shù)，然后將系統(tǒng)的響應(yīng)記錄下來，進(jìn)行分析，次數(shù)可由用戶定義，但第一次是采用標(biāo)稱值進(jìn)行仿真。由于元件的誤差通常呈現(xiàn)次數(shù)可由用戶定義，但第一次是采用標(biāo)稱值進(jìn)行仿真。由于元件的誤差通常呈現(xiàn)高斯分布，所以如隨機(jī)數(shù)采用高斯曲線分布可

46、以得到更好的效果。高斯分布，所以如隨機(jī)數(shù)采用高斯曲線分布可以得到更好的效果。1. 1. 分析類型：分為分析類型：分為LOT（相同模型器件參數(shù)全部同時(shí)變化，適于集成電路）和相同模型器件參數(shù)全部同時(shí)變化，適于集成電路）和DEV（器件參數(shù)分別變化）兩種。器件參數(shù)分別變化）兩種。2. 對照函數(shù)（對照函數(shù)（FUNCTION）：）： Ymax: 此后運(yùn)行中和標(biāo)稱結(jié)果最大差；此后運(yùn)行中和標(biāo)稱結(jié)果最大差； Max(Min)：波形最大（?。┲?；波形最大（?。┲?； Fall(Rise): 第一次小（大）于閾值；第一次?。ù螅┯陂撝?； Range Hi(Lo): 評價(jià)函數(shù)上（下）限；評價(jià)函數(shù)上（下）限； 3. MC

47、分析：分析： List：每次運(yùn)行種模型和參數(shù)每次運(yùn)行種模型和參數(shù) All：所有輸出所有輸出 First：第一輪運(yùn)第一輪運(yùn)行中第行中第n次數(shù)據(jù)次數(shù)據(jù) Every：每輪運(yùn)行中第每輪運(yùn)行中第n次數(shù)據(jù)次數(shù)據(jù) Runs：僅列指定運(yùn)行次數(shù)數(shù)據(jù)僅列指定運(yùn)行次數(shù)數(shù)據(jù)選擇掃描次數(shù)；隨機(jī)數(shù)的形式，即選擇掃描次數(shù)；隨機(jī)數(shù)的形式，即UNIFORM （均勻分布）和均勻分布）和GAUSSIAN （高高斯分布）；設(shè)置存儲(chǔ)結(jié)果的形式。其后點(diǎn)擊斯分布）；設(shè)置存儲(chǔ)結(jié)果的形式。其后點(diǎn)擊More Selection選擇分析結(jié)果的形式選擇分析結(jié)果的形式. 采用升降壓斬波器進(jìn)行分析。采用升降壓斬波器進(jìn)行分析。對于非庫存的無源和半導(dǎo)體器件

48、對于非庫存的無源和半導(dǎo)體器件Orcad提供了一組所謂提供了一組所謂Breakout（開放式）器件，開放式）器件，用戶可以根據(jù)仿真的需要對其參數(shù)進(jìn)行編輯，從而可以在進(jìn)行統(tǒng)計(jì)分析時(shí)設(shè)置用戶可以根據(jù)仿真的需要對其參數(shù)進(jìn)行編輯，從而可以在進(jìn)行統(tǒng)計(jì)分析時(shí)設(shè)置偏差?；镜拈_放模型名稱是由內(nèi)建模型名稱加后綴偏差?；镜拈_放模型名稱是由內(nèi)建模型名稱加后綴BREAK構(gòu)成，在用戶不另構(gòu)成，在用戶不另加說明的條件下其參數(shù)為內(nèi)建模型的缺省值。加說明的條件下其參數(shù)為內(nèi)建模型的缺省值。分析功能（分析功能（FUNCTIONFUNCTION）：）： YmaxYmax: : 運(yùn)行結(jié)果和標(biāo)稱結(jié)果最大差值；運(yùn)行結(jié)果和標(biāo)稱結(jié)果最大差

49、值； Max(Min)Max(Min)：每個(gè)波形最大（?。┲?；每個(gè)波形最大（小）值； Fall(Rise)_EDGE: Fall(Rise)_EDGE: 第一次下降（上升）經(jīng)過第一次下降（上升）經(jīng)過閾值；閾值；Direction: Hi Direction: Hi （LowLow）向上（下）偏移；打勾選擇列出所有參數(shù)。向上（下）偏移；打勾選擇列出所有參數(shù)。 MONTE CARLO NOMINAL * * CURRENT MODEL PARAMETERS FOR DEVICES REFERENCING Cbreak C_C1 C 1.0000E+00 MONTE CARLO PASS 2* *

50、CURRENT MODEL PARAMETERS FOR DEVICES REFERENCING Cbreak C_C1 C 1.0269E+00 MONTE CARLO PASS 3 * CURRENT MODEL PARAMETERS FOR DEVICES REFERENCING Cbreak C_C1 C 1.1402E+00 MONTE CARLO PASS 4* CURRENT MODEL PARAMETERS FOR DEVICES REFERENCING Cbreak C_C1 C 9.5620E-01ERROR - Convergence problem in transie

51、nt analysis at Time = 14.00E-06 MONTE CARLO PASS 5* * CURRENT MODEL PARAMETERS FOR DEVICES REFERENCING Cbreak C_C1 C 9.0409E-01MONTE CARLO SUMMARY *Mean Deviation = -3.3305Sigma = 2.1006 RUN MAX DEVIATION FROM NOMINALPass 3 5.4311 (2.59 sigma) lower at T = 3.0713E-03 ( 89.475% of Nominal)Pass 2 1.23

52、 ( .59 sigma) lower at T = 3.0479E-03 ( 97.616% of Nominal)WC（最壞情況分析）首先它利用靈敏度而不是隨機(jī)數(shù)對于系統(tǒng)參數(shù)進(jìn)行分析，最壞情況分析）首先它利用靈敏度而不是隨機(jī)數(shù)對于系統(tǒng)參數(shù)進(jìn)行分析，以搜索可能的最壞情況。利用其中以搜索可能的最壞情況。利用其中More Selection設(shè)置其它值。設(shè)置其它值。Save表明選擇表明選擇記錄每次結(jié)果。記錄每次結(jié)果。PROBE打開后出現(xiàn)上述選項(xiàng)窗口，詢問需觀測那個(gè)分析結(jié)果，其中，包括額打開后出現(xiàn)上述選項(xiàng)窗口，詢問需觀測那個(gè)分析結(jié)果，其中，包括額定工況定工況(MINAL），），最差情況分析最差情況分

53、析(L DEVICES)；和靈敏度分析結(jié)果。由于新和靈敏度分析結(jié)果。由于新版版ORCAD中中WORST采用靈敏度分析的方法，即對每個(gè)器件每個(gè)誤差大小對采用靈敏度分析的方法，即對每個(gè)器件每個(gè)誤差大小對響應(yīng)的影響分別進(jìn)行一次分析；然后將上述數(shù)據(jù)綜合確定最差條件并據(jù)此進(jìn)行響應(yīng)的影響分別進(jìn)行一次分析；然后將上述數(shù)據(jù)綜合確定最差條件并據(jù)此進(jìn)行分析，所以每次靈敏度分析結(jié)果也可顯示。分析后根據(jù)輸出偏移量大小，判斷分析，所以每次靈敏度分析結(jié)果也可顯示。分析后根據(jù)輸出偏移量大小，判斷是否超出規(guī)范要求。如超出需考慮縮小誤差范圍。是否超出規(guī)范要求。如超出需考慮縮小誤差范圍。下頁顯示利用性能分析確定開關(guān)器件上壓降受參

54、數(shù)變化形成的最大影響。下頁顯示利用性能分析確定開關(guān)器件上壓降受參數(shù)變化形成的最大影響。 SENSITIVITY SUMMARY*Mean Deviation = -.1121 平均偏差平均偏差 0.112Sigma = 0 %標(biāo)準(zhǔn)差標(biāo)準(zhǔn)差 0， RUN MAX DEVIATION FROM NOMINALCbreak C DEVICES .1121 lower at T = 2.0306E-03 ( 3.1489% change per 1% change in Model Parameter). WORST CASE ALL DEVICES *DEVICE MODEL PARAMETER N

55、EW VALUE C_C1 Cbreak C .855 (Decreased)R_R1 Rbreak R 1 (Unchanged) WORST CASE SUMMARY* RUN MAX DEVIATION FROM NOMINALALL DEVICES 6.8437 higher at T = 2.9990E-03 ( 112.71% of Nominal) %變化量變化量12.7%優(yōu)化：優(yōu)化： 優(yōu)化作為電路設(shè)計(jì)一個(gè)有優(yōu)化作為電路設(shè)計(jì)一個(gè)有力的工具在力的工具在ORCAD中對其中對其應(yīng)用進(jìn)行了簡化。設(shè)計(jì)中首應(yīng)用進(jìn)行了簡化。設(shè)計(jì)中首先在原理圖中確定計(jì)劃優(yōu)化先在原理圖中確定計(jì)劃優(yōu)化的器件，并通過

56、的器件，并通過PART中中OPTPARAM加以確定，然加以確定，然后后CAPTURE進(jìn)行仿真。仿真進(jìn)行仿真。仿真后選擇后選擇PSPICE中中OPTIMIZER轉(zhuǎn)轉(zhuǎn)到優(yōu)化視窗。到優(yōu)化視窗。在優(yōu)化視窗中包括性能（在優(yōu)化視窗中包括性能（SPECIFICATIONSPECIFICATION）和參數(shù)（和參數(shù)（PARAMETERSPARAMETERS）兩個(gè)窗口，前者兩個(gè)窗口，前者確定優(yōu)化目標(biāo)，后者確定掃描范圍。窗口中白底的為優(yōu)化后的值，另一為起始值。確定優(yōu)化目標(biāo)，后者確定掃描范圍。窗口中白底的為優(yōu)化后的值，另一為起始值。其他運(yùn)行參數(shù)，如均方根誤差，迭代次數(shù)，仿真次數(shù)示于左側(cè)。其他運(yùn)行參數(shù)，如均方根誤差，迭

57、代次數(shù)，仿真次數(shù)示于左側(cè)。新軟件的主要優(yōu)點(diǎn)包括：新軟件的主要優(yōu)點(diǎn)包括： 具有模擬具有模擬/數(shù)字混合仿真功能，因此可以同時(shí)處理模擬和數(shù)字混合的電路數(shù)字混合仿真功能，因此可以同時(shí)處理模擬和數(shù)字混合的電路，這是傳統(tǒng)的單個(gè)仿真器所不能做到的。該軟件可以用來進(jìn)行包括包含，這是傳統(tǒng)的單個(gè)仿真器所不能做到的。該軟件可以用來進(jìn)行包括包含F(xiàn)PGA在內(nèi)的數(shù)字器件和模擬元件在內(nèi)的系統(tǒng)設(shè)計(jì)。此時(shí)，可以先做全部設(shè)在內(nèi)的數(shù)字器件和模擬元件在內(nèi)的系統(tǒng)設(shè)計(jì)。此時(shí)，可以先做全部設(shè)計(jì)的函數(shù)仿真，然后選擇合適的芯片，并在完成電路布線后，仿真并優(yōu)化所計(jì)的函數(shù)仿真，然后選擇合適的芯片，并在完成電路布線后，仿真并優(yōu)化所設(shè)計(jì)的整個(gè)系統(tǒng)的能

58、力；其后如果需要的話，進(jìn)行相應(yīng)的印刷電路板的設(shè)計(jì)設(shè)計(jì)的整個(gè)系統(tǒng)的能力；其后如果需要的話，進(jìn)行相應(yīng)的印刷電路板的設(shè)計(jì)。 數(shù)?；旌戏抡娉绦颍含F(xiàn)在提供的仿真模型庫包括大量的模擬器件，數(shù)字?jǐn)?shù)模混合仿真程序：現(xiàn)在提供的仿真模型庫包括大量的模擬器件，數(shù)字器件，及傳輸線、磁芯等模型，充分利用這些仿真模型可以有效地改進(jìn)設(shè)計(jì)器件，及傳輸線、磁芯等模型，充分利用這些仿真模型可以有效地改進(jìn)設(shè)計(jì)和降低成本，幫助設(shè)計(jì)人員可以用更少的時(shí)間設(shè)計(jì)出更好的電路。和降低成本，幫助設(shè)計(jì)人員可以用更少的時(shí)間設(shè)計(jì)出更好的電路。 該軟件的模擬行為仿真模型使用戶可以用類似于傳遞函數(shù)框圖的方法來該軟件的模擬行為仿真模型使用戶可以用類似于傳遞

59、函數(shù)框圖的方法來對復(fù)雜的器件或電路進(jìn)行時(shí)域或頻域分析；而其電路基本分析：如直流、交對復(fù)雜的器件或電路進(jìn)行時(shí)域或頻域分析；而其電路基本分析：如直流、交流和瞬態(tài)分析，以及蒙特卡洛，最壞情況流和瞬態(tài)分析，以及蒙特卡洛，最壞情況/靈敏度分析等功能，使用戶可以從靈敏度分析等功能，使用戶可以從不同的角度分析和研究自己的設(shè)計(jì)，令設(shè)計(jì)更有創(chuàng)造性。不同的角度分析和研究自己的設(shè)計(jì)，令設(shè)計(jì)更有創(chuàng)造性。 該軟件允許用戶通過使用參數(shù)，拉普拉斯函數(shù)與狀態(tài)方程等建立用戶自該軟件允許用戶通過使用參數(shù)，拉普拉斯函數(shù)與狀態(tài)方程等建立用戶自己的模型。己的模型。但是，由于該軟件是為大規(guī)模集成電路設(shè)計(jì)而開發(fā)的，其中器件模型主要但是，由

60、于該軟件是為大規(guī)模集成電路設(shè)計(jì)而開發(fā)的，其中器件模型主要針對信息電子領(lǐng)域的小功率器件而設(shè)計(jì)，當(dāng)將其應(yīng)用推廣到電力電子領(lǐng)域時(shí)針對信息電子領(lǐng)域的小功率器件而設(shè)計(jì)，當(dāng)將其應(yīng)用推廣到電力電子領(lǐng)域時(shí)需對模型進(jìn)行相應(yīng)的修正。需對模型進(jìn)行相應(yīng)的修正。 1.3.2 OrCAD/Pspice在電力電子電路仿真中的局限在電力電子電路仿真中的局限 當(dāng)將當(dāng)將OrCAD/Pspice用于電力電子電路仿真時(shí)，所面臨的主要困難可以簡要用于電力電子電路仿真時(shí)，所面臨的主要困難可以簡要?dú)w納如下：歸納如下：（一）器件模型：（一）器件模型： SPICE中器件的建模采用了宏模型法，也稱等效電路模中器件的建模采用了宏模型法，也稱等效電