pcb電路板設(shè)計(jì)畢業(yè)設(shè)計(jì)論文

1、大慶石油學(xué)院應(yīng)用技術(shù)學(xué)院畢業(yè)論文PCB電路板設(shè)計(jì)研究學(xué)科專業(yè)：應(yīng)用電子專業(yè)學(xué)生：指導(dǎo)教師：入學(xué)日期：2008年9月論文完成日期：2011年3月摘要PCB是電子工業(yè)重要的電子部件之一，幾乎每種電子設(shè)備，小到電子手表，計(jì)算器，大到計(jì)算機(jī)，通訊電子設(shè)備，軍用的武器系統(tǒng)，只要有集成電路等電子元器件，為了它們之間電氣互連，都要使用電路板。在較大型的電子產(chǎn)品研制過程中，最基本的成功因素是該產(chǎn)品的電路板的設(shè)計(jì)、文件編制的制造。PCB的功能為提供完成第一層級(jí)構(gòu)裝的組件與其它必須的電子電路零件接合的基地，以組成一個(gè)具特定功能的模塊或成品。所以PCB在整個(gè)電子產(chǎn)品中，扮演了整合連結(jié)總其成所有功能的角色，也因此時(shí)常

2、電子產(chǎn)品功能故障時(shí)，最先被質(zhì)疑往往就是PCB。那么為什么在電路板的印制和使用中會(huì)出現(xiàn)這樣或那樣的故障呢？問題的關(guān)鍵就在于PCB電路板的設(shè)計(jì)環(huán)節(jié)。電路板設(shè)計(jì)是從電路原理圖變成一個(gè)具體產(chǎn)品的必經(jīng)之路門。電路版設(shè)計(jì)的合理性與產(chǎn)品的生產(chǎn)及質(zhì)量密切相關(guān)。PCB制造行業(yè)作為電子信息行業(yè)的上游行業(yè)，近兩年受消費(fèi)類電子尤其是手機(jī)、PC等的拉動(dòng)，國(guó)際和國(guó)內(nèi)的PCB行業(yè)都進(jìn)入了景氣上升階段，未來隨著3G手機(jī)的應(yīng)用和數(shù)字電視銷量的迅猛增長(zhǎng)，PCB行業(yè)的景氣度將進(jìn)一步高漲。所以，PCB制造行業(yè)的發(fā)展前景將不可估量！關(guān)鍵詞：PCB;電路板設(shè)計(jì)；上游行業(yè)；電子信息目錄摘要第1章PCB概述11.1 PCB的發(fā)展史11.2

3、PCB的作用11.3 PCB的分類2第2章PCB的構(gòu)造52. 1PCB的層次結(jié)構(gòu)52.1 PCB的部件52.2 PCB特定名詞7第3章PCB的設(shè)計(jì)93. 1PCB的布局設(shè)計(jì)93. 1.2布局原則93.2 PCB的布線設(shè)計(jì)103.3 地線設(shè)計(jì)113.4 電磁兼容性設(shè)計(jì)123.5 電源噪聲設(shè)計(jì)13第4章高速PCB設(shè)計(jì)164.1 什么是高速電路164.2 高速信號(hào)的確定164.3 什么是傳輸線174.4 傳輸線效應(yīng)171.1.1 1反射信號(hào)171.1.2 延時(shí)和時(shí)序錯(cuò)誤171.1.3 多次跨越邏輯電平門限錯(cuò)誤171.1.4 4過沖與下沖181.1.5 串?dāng)_181.1.6 電磁輻射184.5避免傳輸線

4、效應(yīng)的方法18第5章PCB設(shè)計(jì)實(shí)例205.1數(shù)控直流電流源的簡(jiǎn)介205.2數(shù)控直流電流源的PCB制作205.2.1Protel99軟件簡(jiǎn)介205.2.2設(shè)計(jì)步驟20參考文獻(xiàn)23致謝24第1章PCB概述PCB即PrintedCircuitBoard的簡(jiǎn)寫，中文名稱為印制電路板，又稱印刷電路板、印刷線路板，是重要的電子部件，是電子元器件的支撐體，是電子元器件電氣連接的提供者。由于它是采用電子印刷術(shù)制作的，故被稱為“印刷”電路板。1.1PCB的發(fā)展史印制電路板的發(fā)明者是奧地利人保羅愛斯勒(PaulEisler),他于1936年在一個(gè)收音機(jī)裝置內(nèi)采用了印刷電路板。1943年，美國(guó)人將該技術(shù)大量使用于軍

5、用收音機(jī)內(nèi)。1948年，美國(guó)正式認(rèn)可這個(gè)發(fā)明用于商業(yè)用途。自20世紀(jì)50年代中期起，印刷電路版技術(shù)才開始被廣泛采用。在印制電路板出現(xiàn)之前，電子元器件之間的互連都是依靠電線直接連接實(shí)現(xiàn)的。而現(xiàn)在，電路面包板只是作為有效的實(shí)驗(yàn)工具而存在；印刷電路板在電子工業(yè)中已經(jīng)占據(jù)了絕對(duì)統(tǒng)治的地位。印制電路基本概念在本世紀(jì)初已有人在專利中提出過，1947年美國(guó)航空局和美國(guó)標(biāo)準(zhǔn)局發(fā)起了印制電路首次技術(shù)討論會(huì)，當(dāng)時(shí)列出了26種不同的印制電路制造方法。并歸納為六類：涂料法、噴涂法、化學(xué)沉積法、真空蒸發(fā)法、模壓法和粉壓法。當(dāng)時(shí)這些方法都未能實(shí)現(xiàn)大規(guī)模工業(yè)化生產(chǎn)，直到五十的年代初期，由于銅箔和層壓板的粘合問題得到解決，覆

6、銅層壓板性能穩(wěn)定可靠，并實(shí)現(xiàn)了大規(guī)模工業(yè)化生產(chǎn)，銅箔蝕刻法，成為印制板制造技術(shù)的主流，一直發(fā)展至今。六十年代，孔金屬化雙面印制和多層印制板實(shí)現(xiàn)了大規(guī)模生產(chǎn)，七十年代收于大規(guī)模集成電路和電子計(jì)算機(jī)和迅速發(fā)展，八十年代表面安裝技術(shù)和九十年代多芯片組裝技術(shù)的迅速發(fā)展推動(dòng)了印制板生產(chǎn)技術(shù)的繼續(xù)進(jìn)步，一批新材料、新設(shè)備、新測(cè)試儀器相繼涌現(xiàn)。印制電路生產(chǎn)動(dòng)手術(shù)進(jìn)一步向高密度，細(xì)導(dǎo)線，多層，高可靠性、低成本和自動(dòng)化連續(xù)生產(chǎn)的方向發(fā)展。我國(guó)從五十年代中期開始了單面印制板的研制。六十年代中自力更生地開發(fā)了我國(guó)的覆箔板基材，使銅箔蝕刻法成為我國(guó)PCB生產(chǎn)的主導(dǎo)工藝。六十年代已能大批量地生產(chǎn)單面板，小批量生產(chǎn)雙面金

7、屬化孔印制，并在少數(shù)幾個(gè)單位開始研制多層板。七十年代在國(guó)內(nèi)推廣了圖形電鍍蝕刻法工藝，但由于受到各種干擾，印制電路專用材料和專用設(shè)備沒有及時(shí)跟上，整個(gè)生產(chǎn)技術(shù)水平落后于國(guó)外先進(jìn)水平。到了八十年代，由于改革、開放政策的批引，不僅引進(jìn)了大量具有國(guó)外八十年代先進(jìn)水平的單面、雙面、多層印制板生產(chǎn)線，而且經(jīng)過十多年消化、吸收，較快地提高了我國(guó)印制電路生產(chǎn)技術(shù)水平。1.2PCB的作用PCB是電子工業(yè)重要的電子部件之一，幾乎每種電子設(shè)備，小到電子手表,計(jì)算器，大到計(jì)算機(jī)，通訊電子設(shè)備，軍用的武器系統(tǒng)，只要有集成電路等電子程中，最基本的成功因素是該產(chǎn)品的印制板的設(shè)計(jì)、文件編制的制造。PCB的設(shè)計(jì)的制造質(zhì)量直接影

8、響到整個(gè)產(chǎn)品的質(zhì)量的成本，甚至?xí)?dǎo)致一家公司的命運(yùn)。PCB扮演的角色：PCB的功能為提供完成第一層級(jí)構(gòu)裝的組件與其它必須的電子電路零件接合的基地，以組成一個(gè)具特定功能的模塊或成品。所以PCB在整個(gè)電子產(chǎn)品中，扮演了整合連結(jié)總其成所有功能的角色，也因此時(shí)常電子產(chǎn)品功能故障時(shí)，最先被質(zhì)疑往往就是PCB。圖1-1是多層PCB板結(jié)構(gòu)示意圖：圖1-1PCB具有的功能：1、供集成電路等各種電子元器件固定、裝配的機(jī)械支撐。2、實(shí)現(xiàn)集成電路等各種電子元器件之間的布線和電氣接或電絕緣。提供所要求的電氣特性，如特性阻抗等。3、為自動(dòng)錫焊提供阻焊圖形，為元器件插裝、檢查、維修提供識(shí)別字符和圖形。4、電子設(shè)備采用印制

9、板后由于同類印制板的一致性，從而避免了人工接線的差錯(cuò)，并可實(shí)現(xiàn)電子元器件自動(dòng)插裝或貼裝、自動(dòng)錫焊、自動(dòng)檢測(cè)。保證了電子設(shè)備的質(zhì)量，提高了勞動(dòng)生產(chǎn)率、降低了成本，并便于維修。PCB從單面發(fā)展到雙面、多層和撓性，并仍保持各自的發(fā)展趨勢(shì)。由于不斷地向高精度、高密度和高可靠性方向發(fā)展，不斷縮小體積，減輕成本，提高性能，使得PCB在未來電子設(shè)備的發(fā)展過程中，仍然保持強(qiáng)大的生命力。1.3PCB的分類1、以材質(zhì)分有機(jī)材質(zhì)：酚醛樹脂、玻璃纖維/環(huán)氧樹脂、Polyimide、BT/Epoxy等皆屬之。無機(jī)材質(zhì)：鋁、Copper-invar-copper>ceramic等皆屬之。主要取其散熱功能。2、以成品

10、軟硬區(qū)分硬板RigidPCB軟板FlexiblePCB軟硬板Rigid-FlexPCB圖1-23、以結(jié)構(gòu)分單面板（剖面圖）在最基本的PCB上，零件集中在其中一面，導(dǎo)線則集中在另一面上。因?yàn)閷?dǎo)線只出現(xiàn)在其中一面，所以我們就稱這種PCB叫作單面板（Single-sided）。因?yàn)閱蚊姘逶谠O(shè)計(jì)線路上有許多嚴(yán)格的限制（因?yàn)橹挥幸幻?，布線間不能交叉而必須繞獨(dú)自的路徑），所以只有早期的電路才使用這類的板子。圖1-3b、雙面板（剖面圖）這種電路板的兩面都有布線。不過要用上兩面的導(dǎo)線，必須要在兩面間有適當(dāng)?shù)碾娐愤B接才行。這種電路間的橋梁叫做導(dǎo)孔（via）。導(dǎo)孔是在PCB充滿或涂上金屬的小洞，它可以與兩面的導(dǎo)線

11、相連接。因?yàn)殡p面板的面積比單面板大了一倍，而且因?yàn)椴季€可以互相交錯(cuò)（可以繞到另一面），它更適合用在比單面板更復(fù)雜的電路上。圖1-4c、多層板（剖面圖）為了增加可以布線的面積，多層板用上了更多單或雙面的布線板。多層板使用數(shù)片雙面板，并在每層板間放進(jìn)一層絕緣層后黏牢（壓合）。板子的層數(shù)就代表了有幾層獨(dú)立的布線層，通常層數(shù)都是偶數(shù)，并且包含最外側(cè)的兩層。大部分的主機(jī)板都是4到8層的結(jié)構(gòu)，不過技術(shù)上可以做到近100層白PCB板。大型的超級(jí)計(jì)算機(jī)大多使用相當(dāng)多層的主機(jī)板，不過因?yàn)檫@類計(jì)算機(jī)已經(jīng)可以用許多普通計(jì)算機(jī)的集群代替，超多層板已經(jīng)漸漸不被使用了。因?yàn)镻CB中的各層都緊密的結(jié)合，一般不太容易看出實(shí)際

12、數(shù)目，不過如果您仔細(xì)觀察主機(jī)板，也許可以看出來。第2章PCB的構(gòu)造2.1PCB的層次結(jié)構(gòu)PCB的結(jié)構(gòu)其實(shí)就是像一塊三明治一樣。下面我們以一塊多層板為例來進(jìn)行說明：（Comp層）外層內(nèi)層外層（Sold層）圖2-1Power層絕緣層導(dǎo)通孔GrundSignal層1.防焊（圖2-22.2PCB的部件SOLDERMASK簡(jiǎn)稱S/M）鍍通孔或電鍍孔（PLATEDTHROUGHHOLE,簡(jiǎn)稱PTH孔）5.錫墊（PAD）a.SMDPAD:on3oarn:三i整彳固區(qū)塊1稱為SMDn（1 O|QCQODC圖2-5整偃I區(qū)塊2. 3PCB特定名詞1. 線路間距：指線路與線路之間的距離圖2-72. 孔與線路間距：

13、孔與線路之間的距離圖2-83. 環(huán)寬：指小孔周圍那一圈銅環(huán)（或上有錫或金的環(huán)）的寬度圖2-94.線寬：指一條線路的寬度圖2-10第3章PCB的設(shè)計(jì)PCB的實(shí)際制造過程是在PCB工廠里完成的，工廠是不管設(shè)計(jì)的，設(shè)計(jì)工作由專門的公司進(jìn)行，它們的設(shè)計(jì)結(jié)果叫做原理圖，原理圖再由專業(yè)的布線公司進(jìn)行線路圖的設(shè)計(jì)，得到的線路圖就被交到PCB工廠制作。工廠的任務(wù)就是將工作站中的線路圖變成現(xiàn)實(shí)中的實(shí)物板。印制電路板的設(shè)計(jì)是以電路原理圖為根據(jù)，實(shí)現(xiàn)電路設(shè)計(jì)者所需要的功能。印刷電路板的設(shè)計(jì)主要指版圖設(shè)計(jì)，需要考慮外部連接的布局、內(nèi)部電子組件的優(yōu)化布局、金屬連線和通孔的優(yōu)化布局、電磁保護(hù)、熱耗散等各種因素。優(yōu)秀的版圖

14、設(shè)計(jì)可以節(jié)約生產(chǎn)成本，達(dá)到良好的電路性能和散熱性能。簡(jiǎn)單的版圖設(shè)計(jì)可以用手工實(shí)現(xiàn)，復(fù)雜的版圖設(shè)計(jì)需要借助計(jì)算機(jī)輔助設(shè)計(jì)(CAD)實(shí)現(xiàn)。3. 1PCB的布局設(shè)計(jì)在設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的第一步。布局的方式分兩種，一種是交互式布局，另一種是自動(dòng)布局，一般是在自動(dòng)布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整，在布局時(shí)還可根據(jù)走線的情況對(duì)門電路進(jìn)行再分配，將兩個(gè)門電路進(jìn)行交換，使其成為便于布線的最佳布局。在布局完成后，還可對(duì)設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)

15、計(jì)能同步起來，同時(shí)對(duì)模擬的有關(guān)信息進(jìn)行更新，使得能對(duì)電路的電氣性能及功能進(jìn)行板級(jí)驗(yàn)證。3. 1.1布局前的準(zhǔn)備工作1 .查看捕捉點(diǎn)設(shè)置是否正確.08工藝為0.1,06工藝為0.05,05工藝為0.025.2 .Cell名稱不能以數(shù)字開頭.否則無法做DRACULA檢查.3 .布局前考慮好出PIN的方向和位置4 .布局前分析電路，完成同一功能的MOS管畫在一起5 .對(duì)兩層金屬走向預(yù)先訂好。一個(gè)圖中柵的走向盡量一致，不要有橫有豎。3.1.2布局原則1 .元件排列規(guī)則1) .在通常條件下，所有的元件均應(yīng)布置在印制電路的同一面上，只有在頂層元件過密時(shí)，才能將一些高度有限并且發(fā)熱量小的器件，如貼片電阻、貼

16、片電容、貼IC等放在底層。2) .在保證電氣性能的前提下，元件應(yīng)放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件盡量遠(yuǎn)離。3) .某元器件或?qū)Ь€之間可能存在較高的電位差，應(yīng)加大它們的距離，以免因放電、擊穿而引起意外短路。4) .5) .位于板邊緣的元件，離板邊緣至少有2個(gè)板厚的距離6) .元件在整個(gè)板面上應(yīng)分布均勻、疏密一致。2 .按照信號(hào)走向布局原則1) .通常按照信號(hào)的流程逐個(gè)安排各個(gè)功能電路單元的位置，以每個(gè)功能電路的核心元件為中心，圍繞它進(jìn)行布局。2) .元件的布局應(yīng)便于信號(hào)流通，使信號(hào)盡可能保持一致的方向。多數(shù)情況下，信號(hào)的流

17、向安排為從左到右或從上到下，與輸入、輸出端直接相連的元件應(yīng)當(dāng)放在靠近輸入、輸出接插件或連接器的地方。3 .防止電磁干擾1) .對(duì)輻射電磁場(chǎng)較強(qiáng)的元件，以及對(duì)電磁感應(yīng)較靈敏的元件，應(yīng)加大它們相互之間的距離或加以屏蔽，元件放置的方向應(yīng)與相鄰的印制導(dǎo)線交叉。2) .盡量避免高低電壓器件相互混雜、強(qiáng)弱信號(hào)的器件交錯(cuò)在一起。3) .對(duì)于會(huì)產(chǎn)生磁場(chǎng)的元件，如變壓器、揚(yáng)聲器、電感等，布局時(shí)應(yīng)注意減少磁力線對(duì)印制導(dǎo)線的切割，相鄰元件磁場(chǎng)方向應(yīng)相互垂直，減少彼此之間的耦合。4) .對(duì)干擾源進(jìn)行屏蔽，屏蔽罩應(yīng)有良好的接地。5) .在高頻工作的電路，要考慮元件之間的分布參數(shù)的影響。4 .抑制熱干擾1) .對(duì)于發(fā)熱元

18、件，應(yīng)優(yōu)先安排在利于散熱的位置，必要時(shí)可以單獨(dú)設(shè)置散熱器或小風(fēng)扇，以降低溫度，減少對(duì)鄰近元件的影響。2) .一些功耗大的集成塊、大或中功率管、電阻等元件，要布置在容易散熱的地方，并與其它元件隔開一定距離。3) .熱敏元件應(yīng)緊貼被測(cè)元件并遠(yuǎn)離高溫區(qū)域，以免受到其它發(fā)熱功當(dāng)量元件影響，引起誤動(dòng)作。4) .雙面放置元件時(shí)，底層一般不放置發(fā)熱元件。5 .可調(diào)元件的布局對(duì)于電位器、可變電容器、可調(diào)電感線圈或微動(dòng)開關(guān)等可調(diào)元件的布局應(yīng)考慮整機(jī)的結(jié)構(gòu)要求，若是機(jī)外調(diào)節(jié)，其位置要與調(diào)節(jié)旋鈕在機(jī)箱面板上的位置相適應(yīng)；若是機(jī)內(nèi)調(diào)節(jié)，則應(yīng)放置在印制電路板于調(diào)節(jié)的地方。3.2PCB的布線設(shè)計(jì)布線是整個(gè)PCB設(shè)計(jì)中最重

19、要的工序。這將直接影響著PCB板的性能好壞。在PCB的設(shè)計(jì)過程中，布線一般有這么三種境界的劃分：首先是布通，這時(shí)PCB設(shè)計(jì)時(shí)的最基本的要求。如果線路都沒布通，搞得到處是飛線，那將是一塊不合格的板子，可以說還沒入門。其次是電器性能的滿足。這是衡量一塊印刷電路板是否合格的標(biāo)準(zhǔn)。這是在布通之后，認(rèn)真調(diào)整布線，使其能達(dá)到最佳的電器性能。接著是美觀。假如你的布線布通了，也沒有什么影響電器性能的地方，但是一眼看過去雜亂無章的，加上五彩繽紛、花花綠綠的，那就算你的電器性能怎么好，在別人眼里還是垃圾一塊。這樣給測(cè)試和維修帶來極大的不便。布線要整齊劃一，不能縱橫交錯(cuò)毫無章法。這些都要在保證電器性能和滿足其他個(gè)別

20、要求的情況下實(shí)現(xiàn)，否則就是舍本逐末了。布線時(shí)主要按以下原則進(jìn)行：一般情況下，首先應(yīng)對(duì)電源線和地線進(jìn)行布線，以保證電路板的電氣性能。在條件允許的范圍內(nèi)，盡量加寬電源、地線，當(dāng)然要考慮美觀。寬度，最好是地線比電源線寬，它們的關(guān)系是：地線電源線信號(hào)線，通常信號(hào)線寬為：0.20.3mm,最細(xì)寬度可達(dá)0.050.07mm,電源線一般為1.22.5mm。對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路，即構(gòu)成一個(gè)地網(wǎng)來使用（模擬電路的地則不能這樣使用）預(yù)先對(duì)要求比較嚴(yán)格的線（如高頻線）進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行，以免產(chǎn)生反射干擾。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易廣生寄生

21、耦合。振蕩器外殼接地，時(shí)鐘線要盡量短，且不能引得到處都是。時(shí)鐘振蕩電路下面、特殊高速邏輯電路部分要加大地的面積，而不應(yīng)該走其它信號(hào)線，以使周圍電場(chǎng)趨近于零；盡可能采用45o的折線布線，不可使用90o折線，以減小高頻信號(hào)的輻射；（要求高的線還要用雙弧線）任何信號(hào)線都不要形成環(huán)路，如不可避免，環(huán)路應(yīng)盡量??；信號(hào)線的過孔要盡量少；關(guān)鍵的線盡量短而粗，并在兩邊加上保護(hù)地。通過扁平電纜傳送敏感信號(hào)和噪聲場(chǎng)帶信號(hào)時(shí)，要用“地線-信號(hào)-地線”的方式引出。關(guān)鍵信號(hào)應(yīng)預(yù)留測(cè)試點(diǎn)，以方便生產(chǎn)和維修檢測(cè)用原理圖布線完成后，應(yīng)對(duì)布線進(jìn)行優(yōu)化；同時(shí)，經(jīng)初步網(wǎng)絡(luò)檢查和DRC檢查無誤后，對(duì)未布線區(qū)域進(jìn)行地線填充，用大面積銅

22、層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用?；蚴亲龀啥鄬影澹娫?，地線各占用一層。3.3地線設(shè)計(jì)目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實(shí)踐證明，即使電路原理圖設(shè)計(jì)正確，印制電路板設(shè)計(jì)不當(dāng)，也會(huì)對(duì)電子設(shè)備的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細(xì)平行線靠得很近，則會(huì)形成信號(hào)波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設(shè)計(jì)印制電路板的時(shí)候，應(yīng)注意采用正確的方法。在電子設(shè)備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設(shè)計(jì)中應(yīng)

23、注意以下幾點(diǎn)：1 .正確選擇單點(diǎn)接地與多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHz,它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHz時(shí)，地線阻抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地。當(dāng)工作頻率在110MHz時(shí)，如果采用一點(diǎn)接地，其地線長(zhǎng)度不應(yīng)超過波長(zhǎng)的1/20,否則應(yīng)采用多點(diǎn)接地法。2 .將數(shù)字電路與模擬電路分開電路板上既有高速邏輯電路，又有線性電路，應(yīng)使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。3 .盡量加粗接地線若接地線很細(xì)，接地電位則隨電流的變化而變化，致

24、使電子設(shè)備的定時(shí)信號(hào)電平不穩(wěn)，抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗，使它能通過三位于印制電路板的允許電流。如有可能，接地線的寬度應(yīng)大于3mm。4 .將接地線構(gòu)成閉環(huán)路設(shè)計(jì)只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時(shí)，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時(shí)，因受接地線粗細(xì)的限制，會(huì)在地結(jié)上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結(jié)構(gòu)成環(huán)路，則會(huì)縮小電位差值，提高電子設(shè)備的抗噪聲能力3. 4電磁兼容性設(shè)計(jì)具有微處理器的電子系統(tǒng)，抗干擾和電磁兼容性是設(shè)計(jì)過程中必須考慮的問題，特別是對(duì)于微控制器是中頻率高、總線周期快的系統(tǒng)；含

25、有大功率、大電流驅(qū)動(dòng)電路的系統(tǒng)；含微弱模擬信號(hào)以及高精度A/D變換電路的系統(tǒng)。為增加系統(tǒng)抗電磁干擾能力應(yīng)該采取如下措施：(1)選用時(shí)鐘頻率低的微控制器。只要控制器性能能能夠滿足要求，時(shí)鐘頻率越低越好，低的時(shí)鐘可以有效降低噪聲和提高系統(tǒng)的抗干擾能力。由于方波中包含各種頻率成分，其高頻成分很容易成為噪聲源，一般情況下，時(shí)鐘頻率3倍的高頻噪聲是最具危害性的。(2)減小信號(hào)傳輸中的畸變。當(dāng)高速信號(hào)(信號(hào)頻率高、上升沿和下降沿快的信號(hào))在銅膜線上傳輸，由于銅膜線電感和電容的影響，會(huì)使信號(hào)發(fā)生畸變，當(dāng)即便過大時(shí)，就會(huì)使系統(tǒng)工作不可靠。一般要求，信號(hào)在電路板上傳輸?shù)你~膜線越短越好，過孔數(shù)目越少越好。典型值：

26、長(zhǎng)度不超過25cm,過孔數(shù)不超過2個(gè)。(3)減小信號(hào)間的交叉干擾。當(dāng)一條信號(hào)線具有脈沖信號(hào)時(shí)，會(huì)對(duì)另一條具有高輸入阻抗的弱信號(hào)線產(chǎn)生干擾，這是需要對(duì)弱信號(hào)線進(jìn)行隔離，方法是加一個(gè)接地的輪廓線將弱信號(hào)包圍起來，或者是增加線間距離，對(duì)于不同層面之間的干擾可以采用增加電源和地線層面的方法解決。(4)減小來自電源的噪聲。電源的向系統(tǒng)提供能源的同時(shí)，也將其噪聲加到所供電的系統(tǒng)中，系統(tǒng)中的復(fù)位、中斷以及其他一些控制信號(hào)最容易是外界噪聲的干擾，所以，應(yīng)該適當(dāng)增加電容來濾掉這些來自電源的噪聲。詳細(xì)內(nèi)容將會(huì)在下一節(jié)說明。(5)注意電路板與元器件的高頻特性。在高頻情況下，電路板上的銅膜線、焊盤、過孔、電阻、電容、

27、接插件的分布電感和電容不容易忽略。由于這些分布電容和電感的影響，當(dāng)銅膜線的長(zhǎng)度為信號(hào)或噪聲波長(zhǎng)的1/20時(shí)，就會(huì)產(chǎn)生天線效應(yīng)，對(duì)于內(nèi)部產(chǎn)生電磁干擾，對(duì)外發(fā)射電磁波。一般情況下，過孔和焊盤會(huì)產(chǎn)生0.6pf的電容，一個(gè)集成電路的封裝會(huì)產(chǎn)生2-6pf的電容，一個(gè)電路板接才1件會(huì)產(chǎn)生520nH的電感，而一個(gè)DIP-24插座有18nH的電感，這些電容和電感對(duì)低時(shí)鐘頻率的電路沒有任何影響，而對(duì)于高時(shí)鐘頻率的電路必須給予注意。(6)原件布置要合理分區(qū)。原件在電路板上排列的位置要充分考慮抗電磁干擾問題。原則之一就是各個(gè)元器件之間的銅膜線要盡量的短，在布局上，要把模擬電路、數(shù)字電路和產(chǎn)生大噪聲的電路(繼電器、大

28、電流開關(guān)等)合理分開，使他們相互間的信號(hào)耦合最小。(7)處理好地線。按照前面提及的單點(diǎn)會(huì)多點(diǎn)接地方式處理地線。將模擬地、數(shù)字地、大功率器件地分開連接，在匯集到電源的接地點(diǎn)。電路板以外的引線要用屏蔽電纜，對(duì)于高頻和數(shù)字信號(hào)，屏蔽電纜兩端都接地，低頻模擬信號(hào)用的屏蔽電纜，一般采用單端接地。對(duì)噪聲和干擾非常敏感的電路或高頻噪音特別嚴(yán)重的電路應(yīng)該用金屬屏蔽罩屏蔽。(8)去耦電容。去耦電容以瓷片電容或多層陶瓷電容的高頻特性較好。設(shè)計(jì)電路板時(shí)，每個(gè)集成電路的蓄能電容，提供和吸收該集成電路開門和關(guān)門瞬間的充放電電能。另一方面旁路掉該器件產(chǎn)生的高頻噪聲。數(shù)字電路中典型的去耦電容為0.1uf,這樣的電容有5nH

29、的分布電感，可以對(duì)10MHz以下的噪聲有較好的去耦作用。一般情況下，選擇0.01-0.1uF的電容都可以。一般要求每10片左右的集成電路增加一個(gè)10uF的充放電電容。另外在電源端、電路板的四角等位置應(yīng)該跨接一個(gè)10-100uF的電容。3. 5電源噪聲設(shè)計(jì)電源本身所固有的阻抗所導(dǎo)致的分布噪聲。高頻電路中，電源噪聲對(duì)高頻信號(hào)影響較大。因此，首先需要有低噪聲的電源。干凈的地和干凈的電源是同樣重要的；共模場(chǎng)干擾。指的是電源與接地之間的噪聲，它是因?yàn)槟硞€(gè)電源由被干擾電路形成的環(huán)路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場(chǎng)和磁場(chǎng)的相對(duì)的強(qiáng)弱來定。在高頻PCB板中，較重要的一類干擾便是電源噪聲。

30、通過對(duì)高頻PCB板上出現(xiàn)的電源噪聲特性和產(chǎn)生原因進(jìn)行系統(tǒng)分析，并結(jié)合工程應(yīng)用，提出了一些非常有效而又簡(jiǎn)便的解決辦法。電源噪聲的分析電源噪聲是指由電源自身產(chǎn)生或受擾感應(yīng)的噪聲。其干擾表現(xiàn)在以下幾個(gè)方面：1)電源本身所固有的阻抗所導(dǎo)致的分布噪聲。高頻電路中，電源噪聲對(duì)高頻信號(hào)影響較大。因此，首先需要有低噪聲的電源。干凈的地和干凈的電源是同樣重要的。理想情況下的電源是沒有阻抗的，因此其不存在噪聲。但是，實(shí)際情況下的電源是具有一定阻抗的，并且阻抗是分布在整個(gè)電源上的，因此，噪聲也會(huì)疊加在電源上。所以應(yīng)該盡可能減小電源的阻抗，最好有專門的電源層和接地層。在高頻電路設(shè)計(jì)中，電源以層的形式設(shè)計(jì)一般比以總線的

31、形式設(shè)計(jì)要好，這樣回路總可以沿著阻抗最小的路徑走。此外，電源板還得為PCB上所有產(chǎn)生和接受的信號(hào)提供一個(gè)信號(hào)回路，這樣可以最小化信號(hào)回路，從而減小噪聲。2)共模場(chǎng)干擾。指的是電源與接地之間的噪聲，它是因?yàn)槟硞€(gè)電源由被干擾電路形成的環(huán)路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場(chǎng)和磁場(chǎng)的相對(duì)的強(qiáng)弱來定。在該通道上，Ic的下降會(huì)在串聯(lián)的電流回路中引起共模電壓，影響接收部分。如果磁場(chǎng)占主要地位，在串聯(lián)地回路中產(chǎn)生的共模電壓的值是：Vcm=(AB/At)XS(1)式(1)中的AB為磁感應(yīng)強(qiáng)度的變化量，Wb/m2;S為面積，m2。如果是電磁場(chǎng)，已知它的電場(chǎng)值時(shí)，其感應(yīng)電壓為：Vcm=(LXhx

32、FXE/48)(2)式(2)一般適用于L=150/F以下，F(xiàn)為電磁波頻率MHz。如果超過這個(gè)限制的話，最大感應(yīng)電壓的計(jì)算可簡(jiǎn)化為：Vcm=2xhxE(3)3)差模場(chǎng)干擾。指電源與輸入輸出電源線間的干擾。在實(shí)際PCB設(shè)計(jì)中，筆者發(fā)現(xiàn)其在電源噪聲中所占的比重很小，因此這里可以不作討論。4)線間干擾。指電源線間的干擾。在兩個(gè)不同的并聯(lián)電路之間存在著互電容C和互感M1-2時(shí)，如果干擾源電路中有電壓VC和電流IC,則被干擾電路中將出現(xiàn)：a.通過容性阻抗耦合的電壓為Vcm=Rv*C1-2*AVc/At(4)式(4)中Rv是被干擾電路近端電阻和遠(yuǎn)端電阻的并聯(lián)值。b.通過感性耦合的串聯(lián)電阻V=M1-2*AIc

33、/At(5)如果干擾源中有共模噪聲，則線間干擾一般表現(xiàn)為共模和差模兩種形式。5)電源線耦合。是指交流或直流電源線受到電磁干擾后，電源線又將這些干擾傳輸?shù)狡渌O(shè)備的現(xiàn)象。這是電源噪聲間接地對(duì)高頻電路的干擾。需要說明的是：電源的噪聲并不一定是其本身產(chǎn)生的，也可能是外界干擾感應(yīng)的噪聲，再將此噪聲與本身產(chǎn)生的噪聲疊加起來(輻射或傳導(dǎo))去干擾其他的電路或者器件。消除電源噪聲干擾的對(duì)策針對(duì)以上所分析的電源噪聲干擾的不同表現(xiàn)形式及其成因，可以針對(duì)性地破壞其發(fā)生的條件，就能有效抑制電源噪聲的干擾。解決的方法有：1）注意板上通孔。通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大，勢(shì)必影響信

34、號(hào)回路，信號(hào)被迫繞行，回路面積增大，噪聲加大，同時(shí)如果一些信號(hào)線都集中在開口附近，共用這一段回路，公共阻抗將引發(fā)串?dāng)_。2）連接線需要足夠多的地線。每一信號(hào)需要有自己的專有的信號(hào)回路，而且信號(hào)和回路的環(huán)路面積盡可能小，也就是說信號(hào)與回路要并行。3）放置電源噪聲濾波器。它能有效抑制電源內(nèi)部的噪聲，提高系統(tǒng)的抗干擾性和安全性。并且它是雙向射頻濾波器，既能濾掉從電源線上引入的噪聲干擾（防止其他設(shè)備的干擾），又能濾掉自身所產(chǎn)生的噪聲（避免干擾其他設(shè)備），對(duì)串模共模干擾均起抑制作用。4）電源隔離變壓器。將電源環(huán)路或信號(hào)電纜的共模地環(huán)路分開，它能對(duì)高頻中所產(chǎn)生的共模環(huán)路電流進(jìn)行有效隔離。5）電源穩(wěn)壓器。重獲

35、一個(gè)更干凈的電源，能很大程度地降低電源噪聲大小。6）布線。電源的輸入輸出線應(yīng)避免布在介質(zhì)板的邊緣，否則容易產(chǎn)生輻射，干擾其他電路或設(shè)備。7）模擬與數(shù)字電源要分開。高頻器件一般對(duì)數(shù)字噪音非常敏感，所以兩者要分開，在電源的入口處接在一起。若信號(hào)要跨越模擬和數(shù)字兩部分的話，可以在信號(hào)跨越處放置一條回路以減小環(huán)路面積。如圖4。8）避免分開的電源在不同層間重疊。盡量將其錯(cuò)開，否則電源噪聲很容易通過寄生電容耦合過去。9）隔離敏感元件。有些元件如鎖相環(huán)（PLL）對(duì)電源噪聲非常敏感，應(yīng)讓它們離電源盡可能的遠(yuǎn)。10）放置電源線。為了減小信號(hào)回路，可通過放置電源線在信號(hào)線邊上來實(shí)現(xiàn)減小噪聲。11）為了防止電源噪聲

36、對(duì)電路板的干擾以及外界對(duì)電源的干擾而導(dǎo)致的累加噪聲，可以在干擾路徑上（輻射除外）并連一個(gè)旁路電容接地，這樣能將噪聲旁路到地以避免干擾其他設(shè)備和器件。電源噪聲是直接或者間接的從電源中產(chǎn)生出來的，并且對(duì)電路進(jìn)行干擾，在抑制它對(duì)電路的影響的時(shí)候，應(yīng)該遵循一個(gè)總的原則，那就是：一方面，要盡可能阻止電源噪聲對(duì)電路的影響，另一方面，也要盡可能減小外界或者電路對(duì)電源的影響，以免惡化電源的噪聲。第4章高速PCB設(shè)計(jì)隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過50MHZ,有的甚至超過100MHz。目前約50%的設(shè)計(jì)的時(shí)鐘頻率超過50

37、MHz,將近20%的設(shè)計(jì)主頻超過120MHz。當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無法工作。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。只有通過使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過程的可控性。4. 1什么是高速電路通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過45MHZ50MHz,而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說1/3），就稱為高速電路。實(shí)際上，信號(hào)邊沿的諧波頻率比信號(hào)本身的頻率高，是信號(hào)快速變化的上升沿與下降沿（或稱信號(hào)

38、的跳變）引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期結(jié)果。因此，通常約定如果線傳播延時(shí)大于1/2數(shù)字信號(hào)驅(qū)動(dòng)端的上升時(shí)間，則認(rèn)為此類信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)。信號(hào)的傳遞發(fā)生在信號(hào)狀態(tài)改變的瞬間，如上升或下降時(shí)間。信號(hào)從驅(qū)動(dòng)端到接收端經(jīng)過一段固定的時(shí)間，如果傳輸時(shí)間小于1/2的上升或下降時(shí)間，那么來自接收端的反射信號(hào)將在信號(hào)改變狀態(tài)之前到達(dá)驅(qū)動(dòng)端。反之，反射信號(hào)將在信號(hào)改變狀態(tài)之后到達(dá)驅(qū)動(dòng)端。如果反射信號(hào)很強(qiáng)，疊加的波形就有可能會(huì)改變邏輯狀態(tài)。4.2高速信號(hào)的確定上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件，但是如何得知線延時(shí)是否大于1/2驅(qū)動(dòng)端的信號(hào)上升時(shí)間？一般地，信號(hào)上升時(shí)間的典型值可通過器件手冊(cè)給出，而信號(hào)的

39、傳播時(shí)間在PCB設(shè)計(jì)中由實(shí)際布線長(zhǎng)度決定。下圖為信號(hào)上升時(shí)間和允許的布線長(zhǎng)度（延時(shí)）的對(duì)應(yīng)關(guān)系。PCB板上每單位英寸的延時(shí)為0.167ns.。但是，如果過孔多，器件管腳多，網(wǎng)線上設(shè)置的約束多，延時(shí)將增大。通常高速邏輯器件的信號(hào)上升時(shí)間大約為0.2ns。如果板上有GaAs芯片，則最大布線長(zhǎng)度為7.62mm。設(shè)Tr為信號(hào)上升時(shí)間，Tpd為信號(hào)線傳播延時(shí)。如果Tr>4Tpd,信號(hào)落在安全區(qū)域。如果2Tpd>Tr>4Tpd，信號(hào)落在不確定區(qū)域。如果Trw2Tpd,信號(hào)落在問題區(qū)域。對(duì)于落在不確定區(qū)域及問題區(qū)域的信號(hào)，應(yīng)該使用高速布線方法。4.3什么是傳輸線PCB板上的走線可等效為下圖

40、所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值0.25-0.55ohms/foot,因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zoo線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來。隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng)被稱為振蕩，信號(hào)的振蕩在信號(hào)的上升沿和下降沿經(jīng)常可以看到。4.4傳輸線效應(yīng)基于上述定義的傳

41、輸線模型，歸納起來，傳輸線會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來以下效應(yīng)。 反射信號(hào)Reflectedsignals 延時(shí)和時(shí)序錯(cuò)誤Delay&Timingerrors 多次跨越邏輯電平門限錯(cuò)誤FalseSwitching 過沖與下沖Overshoot/Undershoot 串?dāng)_InducedNoise(orcrosstalk) 電磁輻射EMIradiation4. 4.1反射信號(hào)如果一根走線沒有被正確終結(jié)(終端匹配)，那么來自于驅(qū)動(dòng)端的信號(hào)脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號(hào)輪廓失真。當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。同時(shí)，失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起設(shè)計(jì)失敗

42、。如果上述情況沒有被足夠考慮，EMI將顯著增加，這就不單單影響自身設(shè)計(jì)結(jié)果，還會(huì)造成整個(gè)系統(tǒng)的失敗。反射信號(hào)產(chǎn)生的主要原因：過長(zhǎng)的走線；未被匹配終結(jié)的傳輸線，過量電容或電感以及阻抗失配。5. 4.2延時(shí)和時(shí)序錯(cuò)誤信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號(hào)在邏輯電平的高與低門限之間變化時(shí)保持一段時(shí)間信號(hào)不跳變。過多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問題。電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保設(shè)計(jì)的正確性。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過載，走線過長(zhǎng)。6. 4.3多次跨越邏輯電平門限錯(cuò)誤信號(hào)在跳變的過程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯(cuò)誤。多次跨越邏輯電平門限錯(cuò)

43、誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。反射信號(hào)產(chǎn)生的原因：過長(zhǎng)的走線，未被終結(jié)的傳輸線，過量電容或電感以及阻抗失配。4.4.4過沖與下沖過沖與下沖來源于走線過長(zhǎng)或者信號(hào)變化太快兩方面的原因。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過沖電平會(huì)遠(yuǎn)遠(yuǎn)超過元件電源電壓范圍，損壞元器件。4.4.5用擾串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過時(shí)，在PCB板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱之為串?dāng)_。信號(hào)線距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號(hào)越小。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。因此解串?dāng)_的方法是移開發(fā)生串?dāng)_的信號(hào)

44、或屏蔽被嚴(yán)重干擾的信號(hào)。4.4.6電磁輻射EMI(Electro-MagneticInterference)即電磁干擾，產(chǎn)生的問題包含過量的電磁輻射及對(duì)電磁輻射的敏感性兩方面。EMI表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以及布局布線不合理。目前已有進(jìn)行EMI仿真的軟件工具，但EMI仿真器都很昂貴，仿真參數(shù)和邊界條件設(shè)置又很困難，這將直接影響仿真結(jié)果的準(zhǔn)確性和實(shí)用性。最通常的做法是將控制EMI的各項(xiàng)設(shè)計(jì)規(guī)則應(yīng)用在設(shè)計(jì)的每一環(huán)節(jié)，實(shí)現(xiàn)在設(shè)計(jì)各環(huán)節(jié)上的規(guī)則驅(qū)動(dòng)和控制。4.5避免傳輸線效應(yīng)的方法針對(duì)上述傳輸線問題所引

45、入的影響，我們從以下幾方面談?wù)効刂七@些影響的方法。4.5.1嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長(zhǎng)度如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問題。解決這個(gè)問題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz,布線長(zhǎng)度應(yīng)不大于7英寸。工作頻率在50MHz布線長(zhǎng)度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過75MHz布線長(zhǎng)度應(yīng)在1英寸。對(duì)于GaAs芯片最大的布線長(zhǎng)度應(yīng)為0.3英寸。如果超過這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問題。4. 5.2合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路

46、徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長(zhǎng)度保持很短，否則邊沿快速變化的信號(hào)將被信號(hào)主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(DaisyChain)布線和星形(Star)分布。對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來改變信號(hào)特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100啕?通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長(zhǎng)度盡可能短，安全的長(zhǎng)度值應(yīng)該是：StubDelay<=Trt*0.1.

47、例如，高速TTL電路中的分支端長(zhǎng)度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號(hào)接收端信號(hào)的接收是不同步的。星形拓?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號(hào)的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過手工計(jì)算，也可通過CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。在上面的兩個(gè)例子中使用了簡(jiǎn)單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號(hào)工作比較穩(wěn)定的情

48、況。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。串聯(lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號(hào)的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。串聯(lián)電阻匹配終端的優(yōu)勢(shì)還在于可以減少板上器件的使用數(shù)量和連線密度。最后一種方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號(hào)，并且可以很好的避免噪聲。典型的用于TTL輸入信號(hào)(ACT,HCT,FAST)。此外，對(duì)于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式。垂直安裝方式中電阻的一條安裝管腳很短，可以減少電阻和電路板間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。第5章PCB設(shè)計(jì)實(shí)例5. 1數(shù)控直流電流源的簡(jiǎn)介數(shù)控直流電流源是以AT89S52為核心，由D/A轉(zhuǎn)換器、A/D轉(zhuǎn)換器、字符液晶顯示塊、放大電路和大功率場(chǎng)效應(yīng)管組成能精確的輸出7MA-2000MA的數(shù)控可調(diào)直流恒流源，并且7MA步進(jìn)可調(diào)。通過4X4矩陣鍵盤輸入給定值，由D/A轉(zhuǎn)換器將數(shù)字信號(hào)