第4講 有源器件的選型

1、第一層第一層 有源器件的選型和印制板設有源器件的選型和印制板設計計翟翟 麗麗北京理工大學電動車輛工程技術(shù)中心北京理工大學電動車輛工程技術(shù)中心 68915202 68915202 在進行電磁兼容設計時，可根據(jù)所采取的措施在實現(xiàn)電在進行電磁兼容設計時，可根據(jù)所采取的措施在實現(xiàn)電磁兼容時的重要性，分層依次進行設計。磁兼容時的重要性，分層依次進行設計。 第一層為有源器件的選型和印制板設計。第一層為有源器件的選型和印制板設計。 第二層為接地設計。第二層為接地設計。 第三層為屏蔽設計。第三層為屏蔽設計。 第四層為濾波設計和瞬態(tài)騷擾抑制第四層為濾波設計和瞬態(tài)騷擾抑制. 并且在每一層進行接地、屏蔽和濾波的綜合

2、設計和軟件抗并且在每一層進行接地、屏蔽和濾波的綜合設計和軟件抗騷擾。這稱為騷擾。這稱為“分層與綜合設計法分層與綜合設計法”。電磁兼容設計的方法電磁兼容設計的方法 產(chǎn)品產(chǎn)品EMC設計設計,需要在不同級別需要在不同級別上實現(xiàn)上實現(xiàn).包括包括:元器件元器件,部件級部件級,PCB級級,模模塊級塊級,產(chǎn)品級產(chǎn)品級,集成系統(tǒng)級集成系統(tǒng)級. 解決元器件解決元器件,部件級部件級,PCB級的級的EMC問題問題,終究比解決模塊級終究比解決模塊級,產(chǎn)品級產(chǎn)品級,集成系統(tǒng)級更容易集成系統(tǒng)級更容易,更有效更有效,成本更低成本更低. 在電子設備或系統(tǒng)的在電子設備或系統(tǒng)的EMC設計中設計中,關鍵是有關鍵是有源器件的正確選型

3、和印制電路板源器件的正確選型和印制電路板(PCB)設計。設計。 它是分層與綜合設計法的第一層。它是分層與綜合設計法的第一層。 越接近越接近EMI源和敏感源源和敏感源,實現(xiàn)實現(xiàn)EMC所需成所需成本就越低本就越低,效果越好效果越好.芯片是主要的芯片是主要的EMI源和敏源和敏感源感源,深入了解這個機理深入了解這個機理,掌握芯片的封裝類型掌握芯片的封裝類型,偏置電壓和工藝技術(shù)偏置電壓和工藝技術(shù),準確選擇芯片準確選擇芯片,是是EMC設計的首要步驟設計的首要步驟. 一、有源器件的敏感度特性與發(fā)射特性一、有源器件的敏感度特性與發(fā)射特性 1. 1. 電磁敏感度特性電磁敏感度特性 模擬器件的模擬器件的靈敏度靈敏

4、度和和帶寬帶寬是評價是評價電磁敏感度特性電磁敏感度特性最最 重要的參數(shù)，靈敏度越高，帶寬越大，抗擾度越差重要的參數(shù)，靈敏度越高，帶寬越大，抗擾度越差模擬器件模擬器件: 帶內(nèi)帶內(nèi)敏感度特性取決于敏感度特性取決于靈敏度和帶寬靈敏度和帶寬; 帶外帶外敏感度特性用敏感度特性用帶外抑制特性表示帶外抑制特性表示.邏輯器件邏輯器件: 帶內(nèi)帶內(nèi)敏感度特性敏感度特性 取決于取決于噪聲容限噪聲容限或或噪聲噪聲抗擾度抗擾度;噪聲容限即疊加在輸入信號上的噪聲最大允許值噪聲容限即疊加在輸入信號上的噪聲最大允許值， 帶外帶外敏感度特性用敏感度特性用帶外抑制特性帶外抑制特性表示表示.噪聲抗擾度為：噪聲抗擾度為：）（）典型輸

5、出翻轉(zhuǎn)電壓（）直流噪聲容限（噪聲抗擾度%VV各種邏輯器件族單個門的典型特性各種邏輯器件族單個門的典型特性 集成電路電磁兼容試驗標準集成電路電磁兼容試驗標準: IEC61967 集成電路電磁發(fā)射集成電路電磁發(fā)射 IEC62132 集成電路電磁抗擾度集成電路電磁抗擾度 IEC62132標準：集成電路電磁抗擾度標準：集成電路電磁抗擾度 包括以下包括以下5部分：部分： 1， 通用條件和定義；通用條件和定義； 2，輻射抗擾度測量方法，輻射抗擾度測量方法-橫電磁波室法（橫電磁波室法（TEMCell）；）； 3，傳導抗擾度測量方法，傳導抗擾度測量方法-電流注入法（電流注入法（BCI）；）； 4，傳導抗擾度測

6、量方法，傳導抗擾度測量方法-直接激勵注入法（直接激勵注入法（DPI）；）； 5，傳導抗擾度測量方法，傳導抗擾度測量方法-WFC（Workbench Faraday Cage）法。）法。 2.2.電磁發(fā)射特性電磁發(fā)射特性 電子噪聲主要來自設備內(nèi)部的元器件。電子噪聲主要來自設備內(nèi)部的元器件。 包括熱噪聲、散彈噪聲、包括熱噪聲、散彈噪聲、1/f1/f噪聲和天線噪聲等噪聲和天線噪聲等 邏輯器件的電磁騷擾發(fā)射包括傳導騷擾和輻射騷擾邏輯器件的電磁騷擾發(fā)射包括傳導騷擾和輻射騷擾 * * 傳導騷擾傳導騷擾可通過電源線、信號線、接地線等可通過電源線、信號線、接地線等金屬導線傳輸；金屬導線傳輸； * * 輻射騷擾

7、輻射騷擾可由器件輻射或通過充當天線的互可由器件輻射或通過充當天線的互連線進行輻射。連線進行輻射。 l 輻射發(fā)射與輻射發(fā)射與f 2成正比成正比,傳導發(fā)射與傳導發(fā)射與 f 成正比成正比. 凡是有騷擾電流經(jīng)過的導線都會產(chǎn)生輻射凡是有騷擾電流經(jīng)過的導線都會產(chǎn)生輻射 發(fā)射發(fā)射 邏輯器件是一種騷擾發(fā)射較強的最常見邏輯器件是一種騷擾發(fā)射較強的最常見的寬帶騷擾源的寬帶騷擾源.器件翻轉(zhuǎn)時間器件翻轉(zhuǎn)時間 tr 越短，對應越短，對應邏輯脈沖所占頻譜越寬。邏輯脈沖所占頻譜越寬。 BW=1/ tr 實際輻射頻率范圍可能達到實際輻射頻率范圍可能達到BW的十倍的十倍以上以上. 在保證電路性能要求的前提下在保證電路性能要求的

8、前提下,應盡量選應盡量選用用tr長長,功耗低功耗低,集成度高的邏輯器件集成度高的邏輯器件.二、二、I 噪聲電流和瞬態(tài)負載電流是傳導騷擾噪聲電流和瞬態(tài)負載電流是傳導騷擾和輻射騷擾的初始源和輻射騷擾的初始源1. I 噪聲電流的產(chǎn)生和危害 當數(shù)字集成電路在加電工作時，它內(nèi)部的門電路將當數(shù)字集成電路在加電工作時，它內(nèi)部的門電路將會發(fā)生會發(fā)生“0”和和“1”的變換。在變換的過程中，該門電路的變換。在變換的過程中，該門電路中的晶體管中的晶體管 將發(fā)生導通和截止狀態(tài)的轉(zhuǎn)換，會有電流從將發(fā)生導通和截止狀態(tài)的轉(zhuǎn)換，會有電流從所接電源流入門電路，或從門電路流入地線，這個變化所接電源流入門電路，或從門電路流入地線，

9、這個變化的電流就是的電流就是I噪聲的初始源，亦稱為噪聲的初始源，亦稱為I噪聲電流。噪聲電流。 由于電源線和地線存在一定的引線電感，電流的變由于電源線和地線存在一定的引線電感，電流的變化將通過感阻抗引起尖峰電壓，并引發(fā)其電流電壓的波化將通過感阻抗引起尖峰電壓，并引發(fā)其電流電壓的波動，這個電源電壓的變化就是動，這個電源電壓的變化就是I噪聲電壓，會引起誤操噪聲電壓，會引起誤操作作. I噪聲電壓和噪聲電壓和I噪聲電流會產(chǎn)生電場和磁場噪聲電流會產(chǎn)生電場和磁場,其最高其最高頻率就是發(fā)射帶寬頻率就是發(fā)射帶寬.所以所以,引線電感引線電感是產(chǎn)生傳導騷擾和輻射是產(chǎn)生傳導騷擾和輻射騷擾的根源。騷擾的根源。1、I噪聲

10、電流噪聲電流 在導通狀態(tài)和截止狀態(tài)轉(zhuǎn)換期間在導通狀態(tài)和截止狀態(tài)轉(zhuǎn)換期間(tr(tr期間期間),),會有大的電流涌動從電源流入門電會有大的電流涌動從電源流入門電路路, ,或由門電路流入地線或由門電路流入地線. .使電源線或地線使電源線或地線上的電流發(fā)生瞬變上的電流發(fā)生瞬變, ,這個瞬變電流即這個瞬變電流即I噪噪聲電流。聲電流。 設： I=4mA，tr=2ns, L=500nH(p47)則： 1 3 CS 2 4 L VnsmAnHdtLdiV124500/Vcc噪聲電壓不僅引起了傳導和輻射發(fā)射，還造成電路的誤噪聲電壓不僅引起了傳導和輻射發(fā)射，還造成電路的誤動作，要想減少噪聲電壓的幅度，需要減小地

11、線電感。動作，要想減少噪聲電壓的幅度，需要減小地線電感。 設驅(qū)動線對地電容與驅(qū)動門輸入電容之和為設驅(qū)動線對地電容與驅(qū)動門輸入電容之和為Cs，平，平時被充電，其值為電源電壓。門時被充電，其值為電源電壓。門1由高電位翻轉(zhuǎn)為低電位時由高電位翻轉(zhuǎn)為低電位時， 放電電流即：放電電流即： 當?shù)湫洼敵龇D(zhuǎn)電壓為當?shù)湫洼敵龇D(zhuǎn)電壓為3.5V，翻轉(zhuǎn)時間為，翻轉(zhuǎn)時間為3ns時，設時，設單面單面 板上驅(qū)動線長度為板上驅(qū)動線長度為5cm，門電路共，門電路共5個端口，每個端口個端口，每個端口輸輸 入電容為入電容為510-12 f/門，則瞬態(tài)負載電流為：門，則瞬態(tài)負載電流為： IL=（5cm0.3pF/cm+55pF/門

12、）門）3.5V/3ns=30mA 3. 瞬態(tài)負載電流瞬態(tài)負載電流IL與與I噪聲電流的復合噪聲電流的復合2.瞬態(tài)負載電流瞬態(tài)負載電流 很高的開關速度和存在引線電感及驅(qū)動線對地電很高的開關速度和存在引線電感及驅(qū)動線對地電容容，產(chǎn)生很高的，產(chǎn)生很高的瞬態(tài)電壓和電流瞬態(tài)電壓和電流，它們是，它們是傳導騷傳導騷擾和輻射騷擾擾和輻射騷擾的初始源。的初始源。 克服辦法：克服辦法：減小電感、電容、噪聲電流、翻轉(zhuǎn)電壓，增加減小電感、電容、噪聲電流、翻轉(zhuǎn)電壓，增加dt；應優(yōu)選多層板，盡可能減小引線電感；應優(yōu)選多層板，盡可能減小引線電感；減小驅(qū)動線對地分布電容和驅(qū)動門輸入電容；減小驅(qū)動線對地分布電容和驅(qū)動門輸入電容；

13、正確選擇信號參數(shù)和脈沖參數(shù)；正確選擇信號參數(shù)和脈沖參數(shù)；安裝去耦電容，是抑制噪聲電流的一種方法。安裝去耦電容，是抑制噪聲電流的一種方法。三、去耦電容對三、去耦電容對I I噪聲電流的抑制作用噪聲電流的抑制作用 選擇安裝去耦電容可提供一個動態(tài)電流源選擇安裝去耦電容可提供一個動態(tài)電流源, ,以補償邏輯器件工作時所產(chǎn)生的以補償邏輯器件工作時所產(chǎn)生的I I噪聲電噪聲電流流, ,防止造成電源電壓和地電位的波動。將去防止造成電源電壓和地電位的波動。將去耦電容安裝在芯片封裝內(nèi)可以有效控制耦電容安裝在芯片封裝內(nèi)可以有效控制EMIEMI并并提高信號完整性。提高信號完整性。 電容可分為電容可分為去耦電容去耦電容、旁

14、路電容旁路電容和和容納電容納電容容三類。三類。 去耦電容去耦電容用來濾除高速器件在電源板上引用來濾除高速器件在電源板上引起的騷擾電流，為器件提供一個局域化的直起的騷擾電流，為器件提供一個局域化的直流，還能減低印制電路中的電流沖擊的峰值。流，還能減低印制電路中的電流沖擊的峰值。 旁路電容旁路電容能消除印制板上的高頻輻射噪聲能消除印制板上的高頻輻射噪聲, ,又稱為整體去耦電容又稱為整體去耦電容. .一般為去耦電容量的一般為去耦電容量的1010倍以上倍以上. . 容納電容容納電容則配合去耦電容濾除則配合去耦電容濾除I I噪聲。噪聲。a)去耦電容的典型位置去耦電容的典型位置b)推薦的去耦電容的位置推薦

15、的去耦電容的位置 去耦電容的位置去耦電容的位置去耦電容抑制作用的破壞去耦電容抑制作用的破壞 當當CMOSCMOS器件工作于較低速率時，器件工作于較低速率時，I I噪聲電流噪聲電流的能量主要集中于較低頻率，的能量主要集中于較低頻率，CMOSCMOS器件工作速率器件工作速率提高以后，提高以后，I I噪聲的能量也向高頻擴展。噪聲的能量也向高頻擴展。 當當f100MHzf100MHz后后, ,去耦電容的引線電感與去耦電去耦電容的引線電感與去耦電容發(fā)生容發(fā)生諧振諧振, ,在高于諧振頻率的范圍等效為電感在高于諧振頻率的范圍等效為電感, ,極大地增大了電路中電源線地線系統(tǒng)的阻抗嚴重極大地增大了電路中電源線地

16、線系統(tǒng)的阻抗嚴重破壞了去耦電容對破壞了去耦電容對I I噪聲的抑制作用。因此噪聲的抑制作用。因此, ,去去耦電容的應用存在耦電容的應用存在局限性局限性. . 當當f100MHzf100MHz后后, ,應采用應采用電源完整性方法電源完整性方法. .四、四、 掌握掌握IC設計和封裝特性抑制設計和封裝特性抑制EMI IC封裝也是產(chǎn)生電磁騷擾的原因之一封裝也是產(chǎn)生電磁騷擾的原因之一. IC封封裝包括芯片裝包括芯片,內(nèi)部內(nèi)部PCB以及焊盤以及焊盤.直接影響直接影響IC封裝的封裝的電容和電感電容和電感.目前目前,BGA(球柵陣列封裝球柵陣列封裝)具有最小的具有最小的電容和電感電容和電感.EMI可抑制到最小可

17、抑制到最小. 隨著全球隨著全球IC技術(shù)的發(fā)展技術(shù)的發(fā)展,封裝已進步到封裝已進步到CSP(Chip Size Package),已做到裸芯片有多大已做到裸芯片有多大,封裝封裝就多大就多大. 封裝是指安裝半導體集成電路芯片用的外殼封裝是指安裝半導體集成電路芯片用的外殼,它不僅起著安它不僅起著安放放,固定固定,密封密封,保護芯片和增強電熱性能的作用保護芯片和增強電熱性能的作用,而且還是溝通芯而且還是溝通芯片內(nèi)部世界與外部電路的橋梁片內(nèi)部世界與外部電路的橋梁-芯片上的接點用導線連接到封裝芯片上的接點用導線連接到封裝外殼的引腳上外殼的引腳上,這些引腳又通過印制板上的導線與其它器件建立這些引腳又通過印制板

18、上的導線與其它器件建立連接連接.衡量一個芯片封裝技術(shù)先進與否的重要指標是衡量一個芯片封裝技術(shù)先進與否的重要指標是芯片面積與芯片面積與封裝面積之比封裝面積之比,這個比值越接近這個比值越接近1越好越好.封裝技術(shù)已經(jīng)歷了好幾代封裝技術(shù)已經(jīng)歷了好幾代的變遷的變遷:一, DIP(Dual In-line Package)封裝: 70年代流行的雙列直插封裝,其芯片面積/封裝面積=1:8.6,離1相差很遠,說明封裝效率很低.二, 芯片載體封裝 :80年代出現(xiàn)了芯片載體封裝,有陶瓷無引線芯片載體LCCC(LeadlessCeramicChipCarrier),塑料有引線芯片載體PLCC(Plastic Lea

19、ded Chip Carrier),小尺寸封裝SOP(Small Outline Package),塑料四邊引出扁平封裝PQFP(Plastic Quad Flat Package).芯片面積/封裝面積=1:7.8 一）、雙列直插封裝一）、雙列直插封裝-DIP (Dual In-line Package) 特點特點常見封裝方法，可以插入插座中常見封裝方法，可以插入插座中(易于測試易于測試)，也可永久焊接到印刷電路板的小孔，也可永久焊接到印刷電路板的小孔上。上。70年代流行，有多層或單層陶瓷材料。芯片面積與封裝面積的比值較小。年代流行，有多層或單層陶瓷材料。芯片面積與封裝面積的比值較小。圖示圖示

20、 其他其他SDIP (Shrink DIP) 緊縮式雙列直插封裝，比常規(guī)緊縮式雙列直插封裝，比常規(guī)DIP針腳密度高針腳密度高PDIP (Plastics DIP) 塑料雙列直插封裝塑料雙列直插封裝,兩管腳間距比常規(guī)小，俗稱廋型兩管腳間距比常規(guī)小，俗稱廋型DIP二二).芯片載體封裝芯片載體封裝 為適應為適應SMT高密度的需要，集成電路的引線由兩側(cè)發(fā)展到四高密度的需要，集成電路的引線由兩側(cè)發(fā)展到四側(cè)，這種在封裝主體四側(cè)都有引線的形式稱為芯片載體側(cè)，這種在封裝主體四側(cè)都有引線的形式稱為芯片載體,通常通常有塑料及陶瓷封裝兩大類。有塑料及陶瓷封裝兩大類。(1)塑料有引線封裝（塑料有引線封裝（Plasti

21、c Leaded Chip Carrier）(簡簡稱稱:PLCC)引線形狀：引線形狀：J型型引線間距：引線間距：1.27mm引線數(shù)：引線數(shù)：18 - 84條條(2)陶瓷無引線封裝（陶瓷無引線封裝（Leadless Ceramic Chip Carrier）(簡簡稱稱:LCCC) 它的特點是：它的特點是： 無引線無引線 引出端是陶瓷外殼引出端是陶瓷外殼 四側(cè)的鍍金凹槽四側(cè)的鍍金凹槽 (常被稱作：城堡式常被稱作：城堡式)， 凹槽的中心距有凹槽的中心距有1.0mm、1.27mm兩種。兩種。3.方型扁平封裝（方型扁平封裝（Quad Flat Package） 它是專為小引線距（又稱細間距）表面安裝集成

22、電路而研制它是專為小引線距（又稱細間距）表面安裝集成電路而研制的。的。引線形狀：引線形狀： 帶有翼型引線的稱為帶有翼型引線的稱為QFP； 帶有帶有J型引線的稱為型引線的稱為QFJ。引線間距：引線間距： 0.65mm、0.5mm、 0.4mm、0.3mm、 0.25mm。引線數(shù)范圍：引線數(shù)范圍： 80500條。條。 三三). BGA封裝封裝 90年代隨著集成技術(shù)的進步和深亞微米技術(shù)的使年代隨著集成技術(shù)的進步和深亞微米技術(shù)的使用用,LSI,VLSI,ULSI相繼出現(xiàn)相繼出現(xiàn),芯片集成度不斷提高芯片集成度不斷提高,對封裝要對封裝要求更加嚴格求更加嚴格,I/O引腳數(shù)急劇增加引腳數(shù)急劇增加,功耗也隨之增

23、大功耗也隨之增大.為滿足發(fā)展為滿足發(fā)展的需要的需要,在原有封裝品種基礎上在原有封裝品種基礎上,又增添了新的品種又增添了新的品種-球柵陣列球柵陣列封裝簡稱封裝簡稱BGA(Ball Grid Array Package).成為成為CPU南北橋等南北橋等VLSI芯片的高密度芯片的高密度,高性能高性能,多功能及高多功能及高I/O引腳封裝的最佳選引腳封裝的最佳選擇擇.芯片面積芯片面積/封裝面積的比為封裝面積的比為1:4四四). 面向未來的新的封裝技術(shù)面向未來的新的封裝技術(shù) BGA封裝比封裝比QFP先進更比先進更比PGA好但它的芯片面積好但它的芯片面積/封裝面積的比值仍很低封裝面積的比值仍很低 . 199

24、4年年9月誕生了一種新的封月誕生了一種新的封裝形式命名為芯片尺寸封裝裝形式命名為芯片尺寸封裝,簡稱簡稱CSP(Chip Size Package或或ChipScale Package),芯片面積芯片面積/封裝面積封裝面積=1:1.1.也就是說也就是說,單個芯片有多大單個芯片有多大,封裝尺寸就有多大。封裝尺寸就有多大。4.球柵陣列封裝球柵陣列封裝 (Ball Grid Array)(簡稱簡稱:BGA) 集成電路的引線從封裝主體的四側(cè)又擴展到整個平面，集成電路的引線從封裝主體的四側(cè)又擴展到整個平面，有效地解決了有效地解決了QFP的引線間距縮小到極限的問題，被稱為的引線間距縮小到極限的問題，被稱為新

25、型的封裝技術(shù)。新型的封裝技術(shù)。 5.裸芯片組裝裸芯片組裝 隨著組裝密度和隨著組裝密度和IC的集成度的不斷提高，為適應這種的集成度的不斷提高，為適應這種趨勢，趨勢，IC的裸芯片組裝形式應運而生，并得到廣泛應用。的裸芯片組裝形式應運而生，并得到廣泛應用。 它是將大規(guī)模集成電路的芯片直接焊接在電路基板上，它是將大規(guī)模集成電路的芯片直接焊接在電路基板上，焊接方法有下列幾種。焊接方法有下列幾種。 板載芯片板載芯片(簡稱簡稱:COB) COB是將裸芯片直接粘在電路基板上，用引線鍵合是將裸芯片直接粘在電路基板上，用引線鍵合達到芯片與達到芯片與SMB的連接，然后用灌封材料包封，這種形的連接，然后用灌封材料包封

26、，這種形式主要用在消費類電子產(chǎn)品中。式主要用在消費類電子產(chǎn)品中。 當前當前,電子產(chǎn)品正朝著便攜式、小型化、網(wǎng)絡化和多媒體電子產(chǎn)品正朝著便攜式、小型化、網(wǎng)絡化和多媒體化方向發(fā)展，單位體積信息的提高化方向發(fā)展，單位體積信息的提高(高密度高密度)和單位時間處理和單位時間處理速度的提高速度的提高(高速化高速化)成為促進微電子封裝技術(shù)發(fā)展的重要因成為促進微電子封裝技術(shù)發(fā)展的重要因素。素。 在小型化方面，規(guī)格尺寸從在小型化方面，規(guī)格尺寸從 3216212516081005發(fā)展，目前最新出現(xiàn)的是發(fā)展，目前最新出現(xiàn)的是0603(長長0.6mm，寬，寬0.3mm)，體積，體積縮小為原來的縮小為原來的0.88%.。 集成化的元件可使集成化的元件可使Si效率效率(芯片面積芯片面積/基板面積基板面積)達到達到80%以上以上 . 微組裝技術(shù)是微組裝技術(shù)是90年代以來在半導體集成電路技術(shù)、混合年代以來在半導體集成電路技術(shù)、混合集成電路技術(shù)和表面組裝技術(shù)集成電路技術(shù)和表面組裝技術(shù)(SMT)的基礎上的基礎上 ,形成的高密度、形成的高密度、高速度、高可靠的三維立體機構(gòu)的高級微電子組件技術(shù)。多高速度、高可靠的三維立體機構(gòu)的高級微電子組件技術(shù)。多芯片組件芯片組件(MCM)就是當前微組裝技術(shù)