適用多功能數(shù)字鐘EDA技術(shù)課程設(shè)計(jì)報(bào)告

1、- - - .總結(jié)資料課課 程程 設(shè)設(shè) 計(jì)計(jì) 說說 明明 書書課程設(shè)計(jì)名稱：課程設(shè)計(jì)名稱： EDA 技術(shù)課程設(shè)計(jì) 題題 目：目：適用多功能數(shù)字鐘學(xué)學(xué) 生生 姓姓 名：名： 王 江 海專專 業(yè)：業(yè)： 信息工程 學(xué)學(xué) 號：號：指指 導(dǎo)導(dǎo) 教教 師：師： 坤 明日期：2021 年 6 月 18 日適用多功能數(shù)字鐘適用多功能數(shù)字鐘摘摘 要：要：Verilog 是廣泛應(yīng)用的硬件描述語言，可以用在硬件設(shè)計(jì)流程的建模、綜合和模擬等多個(gè)階段。隨著硬件設(shè)計(jì)規(guī)模的不斷擴(kuò)大，應(yīng)用硬件描述語言進(jìn)展描述的 CPLD構(gòu)造，成為設(shè)計(jì)專用集成電路和其他集成電路的主流。通過應(yīng)用 Verilog HDL 對適用多功能數(shù)字鐘的設(shè)計(jì)

2、，到達(dá)對 Verilog HDL 的理解，同時(shí)對 CPLD 器件進(jìn)展簡要了解。本文的研究容包括:應(yīng)用 Verilog HDL 對適用多功能數(shù)字鐘進(jìn)展設(shè)計(jì)。關(guān)鍵詞：關(guān)鍵詞：適用多功能數(shù)字鐘；硬件描述語言AbstractAbstract：Verilog is the most widely used hardware description language.It can be used to the modeling, synthesis, and simulation stages of the hardware system design flow. With the scale of ha

3、rdware design continually enlarging, describing the CPLD with HDL bee the mainstream of designing ASIC and other IC.To prehend Verilog HDL and get some knowledge of CPLD 成績 -. zdevice, we design a block with several functions with Verilog HDL.This thesis is about to discuss the above there aspects:

4、Design Apply to the multifunctional digital clock with Verilog HDL.KeywordsKeywords：Apply to the multifunctional digital clock; hardware description language- - - .總結(jié)資料目目 錄錄1 前言 11.1 課題的背景和目的 11.2 EDA 技術(shù)的介紹 11.3 EDA 技術(shù)的開展 21.4 EDA 技術(shù)的開展趨勢 22 總體方案設(shè)計(jì) 42.2 方案比擬 42.3 方案論證 52.4 方案選擇 53.單元模塊電路簡介與設(shè)計(jì) 73.1 晶

5、體振蕩電路模塊 73.2 JTAG 下載電路模塊 73.3 顯示電路模塊 73.4 鬧鐘驅(qū)動電路模塊 83.5 電源電路模塊 84.基于 VERILOG HDL 語言的軟件設(shè)計(jì) 115 系統(tǒng)仿真及調(diào)試 206 設(shè)計(jì)總結(jié) 236.1 設(shè)計(jì)小結(jié).23 6.2 設(shè)計(jì)收獲.23 6.3 設(shè)計(jì)改良.237 致 248 參考文獻(xiàn) 25附錄一：CPLD 中頂層模塊連接圖 26附錄二：在 QUARTUSII 軟件中利用硬件描述語言描述電路后，用 RTL VIEWERS 生成的對應(yīng)的電路圖如下 27-. z1 1 前言前言 隨著電子技術(shù)的開展，現(xiàn)場可編程們列 FPGA 和復(fù)雜可編程邏輯器件 CPLD 的出現(xiàn)，使

6、得電子系統(tǒng)的設(shè)計(jì)者利用與器件相應(yīng)的電子軟件 CAD，可以設(shè)計(jì)出自己專用的集成電路 ASIC 器件。這種可編程 ASIC 不僅使設(shè)產(chǎn)品到達(dá)小型化、集成化和和高可靠性。還減小設(shè)計(jì)本錢和設(shè)計(jì)周期，而且器件據(jù)用用戶可編程特性。在現(xiàn)現(xiàn)代計(jì)算機(jī)技術(shù)和電子工藝的開展，使得現(xiàn)代數(shù)字系統(tǒng)的設(shè)計(jì)和應(yīng)用進(jìn)入了新的階段。電子設(shè)計(jì)自動化EDA技術(shù)在數(shù)字設(shè)計(jì)中起的作用越來越重要，新的工具和新的設(shè)計(jì)方法不斷推出，可編程邏輯器件不斷增加新的模塊，功能也是越來越強(qiáng)，硬件設(shè)計(jì)語言也順應(yīng)形勢，推出新的標(biāo)準(zhǔn)，更加好用，更加便捷。1.11.1 課題的背景和目的課題的背景和目的二十一世紀(jì)是信息化高速開展的世紀(jì)，產(chǎn)業(yè)的信息化離不開硬件芯片

7、的支持。芯片技術(shù)的進(jìn)步是推動全球信息化的動力。因此在二十一世紀(jì)掌握芯片技術(shù)是十分有必要的。本次課題是計(jì)算機(jī)組成原理的課程設(shè)計(jì)，這次課題旨在通過自己對所需功能芯片的設(shè)計(jì)與實(shí)現(xiàn)來穩(wěn)固以前所學(xué)的計(jì)算機(jī)硬件根底知識，同時(shí)也提高動手實(shí)踐的能力，還有為將來進(jìn)展更大規(guī)模更復(fù)雜的開發(fā)積累經(jīng)歷。1.21.2 EDAEDA 技術(shù)的介紹技術(shù)的介紹EDA 是電子設(shè)計(jì)自動化Electronic Design Automation縮寫，是 90 年代初從CAD計(jì)算機(jī)輔助設(shè)計(jì) 、CAM計(jì)算機(jī)輔助制造 、CAT計(jì)算機(jī)輔助測試和 CAE計(jì)算機(jī)輔助工程的概念開展而來的。EDA 技術(shù)是以計(jì)算機(jī)為工具，根據(jù)硬件描述語言HDL Har

8、dware Description language完成的設(shè)計(jì)文件，自動地完成邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真以及對于特定目標(biāo)芯片的適配編譯和編程下載等工作。硬件描述語言 HDL 是相對于一般的計(jì)算機(jī)軟件語言，如：C、PASCAL 而言的。HDL語言使用與設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語言，它能描述電子系統(tǒng)的邏輯功能、電路構(gòu)造和連接方式。設(shè)計(jì)者可利用 HDL 程序來描述所希望的電路系統(tǒng)，規(guī)定器件構(gòu)造特征和電路的行為方式；然后利用綜合器和適配器將此程序編程能控制 FPGA 和 CPLD 部構(gòu)造，并實(shí)現(xiàn)相應(yīng)邏輯功能的的門級或更底層的構(gòu)造網(wǎng)表文件或下載文件。目前，就FPGA/CPLD 開發(fā)

9、來說，比擬常用和流行的 HDL 主要有 ABEL-HDL、AHDL 和 VHDL。1.31.3 EDAEDA 技術(shù)的開展技術(shù)的開展可將 EDA 技術(shù)分為三個(gè)階段：-. z1七十年代為 CAD 階段，人們開場用計(jì)算機(jī)輔助進(jìn)展 IC 幅員編輯、PCB 布局布線，取代了手工操作，產(chǎn)生了計(jì)算機(jī)輔助設(shè)計(jì)的概念。2八十年代為 CAE 階段，與 CAD 相比，除了純粹的圖形繪制功能外，又增加了電路功能設(shè)計(jì)和構(gòu)造設(shè)計(jì)，并且通過電氣連接網(wǎng)絡(luò)表將兩者結(jié)合在一起，實(shí)現(xiàn)了工程設(shè)計(jì)，這就是計(jì)算機(jī)輔助工程的概念。CAE 的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線，PCB 后分析。3九十年代為 ESDA 階

10、段，盡管 CAD/CAE 技術(shù)取得了巨大的成功，但并沒有把人從繁重的設(shè)計(jì)工作中徹底解放出來。在整個(gè)設(shè)計(jì)過程中，自動化和智能化程度還不高，各種 EDA 軟件界面千差萬別，學(xué)習(xí)使用困難，并且互不兼容，直接影響到設(shè)計(jì)環(huán)節(jié)間的銜接。基于以上缺乏，人們開場追求：貫徹整個(gè)設(shè)計(jì)過程的自動化，這就是ESDA 即電子系統(tǒng)設(shè)計(jì)自動化。1.41.4 EDAEDA 技術(shù)的開展趨勢技術(shù)的開展趨勢目前的 EDA 產(chǎn)業(yè)正處在一場大變革的前夕，對更低本錢、更低功耗的無止境追求和越來越短的產(chǎn)品上市壓力正迫使 IC 供給商提供采用 0.13m 或以下的千萬門級的系統(tǒng)芯片，而這些系統(tǒng)芯片的高復(fù)雜性設(shè)計(jì)更加依賴于 EDA 供給商提供

11、全新的設(shè)計(jì)工具和方法以實(shí)現(xiàn)模擬前后端、混合信號和數(shù)字電路的完全整合。然而，這些新的需求為當(dāng)代 EDA 工具和設(shè)計(jì)方法帶來了不少新的挑戰(zhàn)與時(shí)機(jī)。例如，如何在工藝上防止模擬電路與數(shù)字電路之間的干擾；現(xiàn)有的大部份 EDA 工具最多只能處理百萬門級設(shè)計(jì)規(guī)模，隨著 IC 設(shè)計(jì)向千萬門級以上規(guī)模開展，現(xiàn)有 EDA工具和方法必須進(jìn)展升級。如何融合各 EDA 供給商的工具，以便向 IC 設(shè)計(jì)界提供更高效能和更方便的 RTL-to-GDSII 或 Conc-ept-to-GDSII 整合設(shè)計(jì)環(huán)境；為保證深亞微米(0.13m 或以下)和更低核工作電壓(1.8V 或以下)時(shí)代的信號完整性和設(shè)計(jì)時(shí)序收斂，必須采用新的

12、設(shè)計(jì)方法。半導(dǎo)體工藝的每一次躍升都促使 EDA 工具改變自己，以適應(yīng)工藝的開展；反過來EDA 工具的進(jìn)步又推動設(shè)計(jì)技術(shù)的開展?？梢哉f EDA 工具是 IC 設(shè)計(jì)產(chǎn)業(yè)的背后推手。系統(tǒng)芯片SOC正在迅速地進(jìn)入主流產(chǎn)品的行列。由此引發(fā)的“芯片就等于整機(jī)的現(xiàn)象，將對整個(gè)電子產(chǎn)業(yè)形成重大的沖擊。種種跡象說明，整個(gè)電子產(chǎn)業(yè)正在醞釀著一場深刻的產(chǎn)業(yè)重組，這將為許多新興的企業(yè)提供進(jìn)入這一行業(yè)的最正確。-. z2 2 總體方案總體方案設(shè)計(jì)設(shè)計(jì)2.12.1 設(shè)計(jì)容設(shè)計(jì)容設(shè)計(jì)一個(gè)多功能的數(shù)字鐘，該數(shù)字鐘具有下述功能：1計(jì)時(shí)功能：包括時(shí)，分，秒。2定時(shí)與鬧鐘功能：能在設(shè)定的時(shí)間發(fā)出鬧鈴音。3校時(shí)功能：對小時(shí)，分鐘和秒

13、能手動調(diào)整以校準(zhǔn)時(shí)間。4整點(diǎn)報(bào)時(shí)功能：每逢整點(diǎn)，產(chǎn)生“嘀嘀嘀嘀嘟，四短一長的報(bào)時(shí)音。2.22.2 方案比擬方案比擬方案一：本方案是采用模擬器件來實(shí)現(xiàn)具體的電子鐘模塊的，計(jì)時(shí)模塊是由 10 進(jìn)制，6 進(jìn)制，24 進(jìn)制計(jì)數(shù)器分別級聯(lián)完成，輸出的信號經(jīng)過七段譯碼器由數(shù)碼管顯示出時(shí)間，再用三個(gè)鎖存器模塊對設(shè)定的具體時(shí)間鎖存，再由比擬器對設(shè)定時(shí)間和實(shí)際時(shí)間進(jìn)展比擬，判定是否相等來實(shí)現(xiàn)鬧鐘功能。圖 2.1 系統(tǒng)總體框圖方案二：本方案采用的是 CPLD 芯片及外圍電路實(shí)現(xiàn)。系統(tǒng)總體構(gòu)成包括最小系統(tǒng)局部、晶振模塊、電源模塊、JTAG 下載模塊、時(shí)間顯示模塊、鬧鐘報(bào)警模塊，CPLD 不僅完成對脈沖計(jì)數(shù)，完成時(shí)鐘

14、功能，還能同時(shí)對信號進(jìn)展譯碼，能設(shè)定鬧鐘時(shí)間，和對設(shè)定時(shí)間比擬鬧時(shí)。圖 2.2 系統(tǒng)組成框圖該圖是 CPLD 部原理模塊圖圖 2.3CPLD 部原理框圖2.32.3 方案論證方案論證方案一：該系統(tǒng)是利用數(shù)字電路中的進(jìn)制計(jì)數(shù)器、譯碼、觸發(fā)器、鎖存器，比擬器實(shí)現(xiàn)。這種小規(guī)模數(shù)字電路搭建起來比擬復(fù)雜。在設(shè)計(jì)中用到的芯片多，控制復(fù)雜，功耗大，在一些小型的設(shè)計(jì)中還可以，電路稍微復(fù)雜，則很難控制其時(shí)序，況且輸入組數(shù)不能很好的擴(kuò)展。方案二：本方案是使用復(fù)雜可編程邏輯器件的 CPLD 芯片實(shí)現(xiàn)。實(shí)現(xiàn)起來比擬簡單，一些功能模塊在 CPLD 里面用 Verilog HDL 編程實(shí)現(xiàn)，比方這次實(shí)現(xiàn)的電子鐘模塊 CP

15、LD一塊芯片就完成了包括七段譯碼，進(jìn)制計(jì)數(shù)，設(shè)定鬧時(shí)時(shí)間模塊和比擬鬧時(shí)模塊，其實(shí)我們還可以在 CPLD 再擴(kuò)展許多功能，設(shè)計(jì)方便，利于修改，且開發(fā)難度不高，很適合對于大規(guī)模的系統(tǒng)設(shè)計(jì)，還可以很容易在 QuetusII 中仿真系統(tǒng)工作時(shí)序。-. z2.42.4 方案選擇方案選擇上述兩個(gè)方案最大的區(qū)別就是：方案一采用的是數(shù)字編碼器等芯片，而方案二是用復(fù)雜可編程邏輯器件 CPLD。由于本設(shè)計(jì)針對電子鐘設(shè)計(jì)使用，而且要求根據(jù)相應(yīng)的要求進(jìn)展功能擴(kuò)展，使用 CPLD 在此方面更加有優(yōu)勢， ，而且要維護(hù)方便，調(diào)試簡單，穩(wěn)定性好，功耗低?；谏鲜鰞煞桨副葦M，論證，發(fā)現(xiàn)方案二更容易實(shí)現(xiàn)本次設(shè)計(jì)的要求，并且方案二

16、的電路較簡單，程序容易控制， ，而且是 EDA 的熱門技術(shù)，所以最終選擇方案二。-. z3.3.單元模塊電路簡介與設(shè)計(jì)單元模塊電路簡介與設(shè)計(jì)3.13.1 晶體振蕩電路模塊晶體振蕩電路模塊MA*EPM570 的時(shí)鐘電路比擬簡單，在其 2 腳 DCLOCK 輸入時(shí)鐘信號即可。本系統(tǒng)采用的 50M 有源晶振。3.3V 電源電壓對其供電，其原理圖如圖 3.1 所示：圖 3. .1 晶振電路模塊3.23.2 JTAGJTAG 下載電路模塊下載電路模塊JTAG 下載電路是為 MA*EPM570 在程序用的，其原理圖如圖 3.2 所示：圖 3.2 JTAG 下載電路3.33.3 顯示電路模塊顯示電路模塊 顯

17、示電路主要作用是顯示延時(shí)間和搶答組數(shù)。直接用 CPLD 驅(qū)動兩個(gè)數(shù)碼管顯示，數(shù)碼管為共陰極管，其電路原理圖如下：圖 3.3 顯示電路3.43.4 鬧鐘驅(qū)動電路模塊鬧鐘驅(qū)動電路模塊報(bào)警電路用一個(gè)三極管驅(qū)動一個(gè)蜂鳴器產(chǎn)生，當(dāng)時(shí)鐘走到設(shè)定的鬧鐘時(shí)間后，CPLD 的 beer 管腳會自動的給出高電平，驅(qū)動三極管，使蜂鳴器響：圖 3.4 蜂鳴報(bào)警電路3.53.5 電源電路模塊電源電路模塊電源電路主要是為系統(tǒng)提供電源，因?yàn)?CPLD 是 3.3V，故整個(gè)系統(tǒng)用 3.3V，用一個(gè)LM7805 穩(wěn)壓產(chǎn)生一個(gè) 5V 電壓，然后通過 LM1117 降壓為系統(tǒng)需要的標(biāo)準(zhǔn) 3.3V。外接 68V 直流電壓輸入，通過二

18、極管整流，電容 C 濾波后送入 LM7805 穩(wěn)壓，一路送入 LM1117 中降壓，一路送入蜂鳴器提供驅(qū)動。原理圖如下列圖 3.7 和 3.8 所示：圖 3.5 5V 電源電路圖 3.6 3.3V 電源電路7805 為三端穩(wěn)壓電路，主要的三端穩(wěn)壓電路屬性如表 3.1 所示表 3.1 三端穩(wěn)壓電路參數(shù) 型號極性PD(w)Vi(v)Vo(v)Iq(A)封裝-. z78050.625/100.625/1030305 5 0.250.250.055/10.055/1T0.92 T0.22078060.625/100.625/1030306 6 0.30.30.060/10.060/1T0.92 T0.

19、22078090.625/100.625/1030309 9 0.450.450.060/10.060/1T0.92 T0.22078120.625/100.625/1030301212 0.60.60.060/10.060/1T0.92 T0.22079050.625/100.625/1030305 5 0.250.250.055/10.055/1T0.92 T0.22079060.625/100.625/1030306 6 0.30.30.060/10.060/1T0.92 T0.22079090.625/100.625/1030309 9 0.450.450.060/10.060/1T0

20、.92 T0.22079120.625/1030120.60.060/1T0.92 T0.220LM1117 是一個(gè)低壓差電壓調(diào)節(jié)器系列。其壓差在 1.2V 輸出，負(fù)載電流為 800mA 時(shí)為 1.2V。它與國家半導(dǎo)體的工業(yè)標(biāo)準(zhǔn)器件 LM317 有一樣的管腳排列。LM1117 有可調(diào)電壓的版本，通過 2 個(gè)外部電阻可實(shí)現(xiàn) 1.2513.8V 輸出電壓圍。另外還有 5 個(gè)固定電壓輸出1.8V、2.5V、2.85V、3.3V和 5V的型號。 LM1117 提供電流限制和熱保護(hù)。電路包含 1 個(gè)齊納調(diào)節(jié)的帶隙參考電壓以確保輸出電壓的精度在1%以。LM1117 系列具有 LLP、TO.263、SOT.

21、223、TO.220 和 TO.252 D.PAK 封裝。輸出端需要一個(gè)至少 10uF 的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)定性。提供1.8V、2.5V、2.85V、3.3V、5V 和可調(diào)電壓的型號，節(jié)省空間的 SOT.223 和 LLP 封裝及電流限制和熱保護(hù)功能，輸出電流可達(dá) 800mA， 線性調(diào)整率：0.2% (Ma*) 負(fù)載調(diào)整率：0.4% (Ma*) 溫度圍LM1117：0125 LM1117I：.40125。-. z4.4.基于基于 VerilogVerilog HDLHDL 語言的軟件設(shè)計(jì)語言的軟件設(shè)計(jì)/ 多功能數(shù)字鐘/*信號定義：clk：標(biāo)準(zhǔn)時(shí)鐘信號，本例中，其頻率為 4Hz；clk_1

22、k：產(chǎn)生鬧鈴音、報(bào)時(shí)音的時(shí)鐘信號，本例中其頻率為 1024Hz；mode：功能控制信號；為 0：計(jì)時(shí)功能；為 1：鬧鐘功能；為 2：手動校時(shí)功能；turn：接按鍵，在手動校時(shí)功能時(shí)，選擇是調(diào)整小時(shí)，還是分鐘；假設(shè)長時(shí)間按住該鍵，還可使秒信號清零，用于準(zhǔn)確調(diào)時(shí)；change：接按鍵，手動調(diào)整時(shí)，每按一次，計(jì)數(shù)器加 1；如果長按，則連續(xù)快速加 1，用于快速調(diào)時(shí)和定時(shí)；hour,min,sec：此三信號分別輸出并顯示時(shí)、分、秒信號，皆采用 BCD 碼計(jì)數(shù)，分別驅(qū)動 6 個(gè)數(shù)碼管顯示時(shí)間；alert：輸出到揚(yáng)聲器的信號，用于產(chǎn)生鬧鈴音和報(bào)時(shí)音；鬧鈴音為持續(xù) 20 秒的急促的嘀嘀嘀音，假設(shè)按住chang

23、e鍵，則可屏蔽該音；整點(diǎn)報(bào)時(shí)音為嘀嘀嘀嘀-嘟四短一長音；LD_alert： 接發(fā)光二極管，指示是否設(shè)置了鬧鐘功能；LD_hour： 接發(fā)光二極管，指示當(dāng)前調(diào)整的是小時(shí)信號；LD_min：接發(fā)光二極管，指示當(dāng)前調(diào)整的是分鐘信號。 */module clock(clk,clk_1k,mode,change,turn,alert,hour,min,sec,secH,secL,minH,minL,hourH,hourL, LD_alert,LD_hour,LD_min);input clk,clk_1k,mode,change,turn; output alert,LD_alert,LD_hour,L

24、D_min;output7:0hour,min,sec,secH,secL,minH,minL,hourH,hourL;reg7:0 hour,min,sec,hour1,min1,sec1,ahour,amin,secH,secL, minH,minL,hourH,hourL;reg1:0 m,fm,num1,num2,num3,num4;reg1:0 loop1,loop2,loop3,loop4,sound;reg LD_hour,LD_min; reg clk_1Hz,clk_2Hz,minclk,hclk;reg alert1,alert2,ear; reg count1,count

25、2,counta,countb;-. zwire ct1,ct2,cta,ctb,m_clk,h_clk;always (posedge clk) begin clk_2Hz=clk_2Hz;if(sound=3) begin sound=0;ear=1;end/ear 信號用于產(chǎn)生或屏蔽聲音else begin sound=sound+1;ear=0;end end always (posedge clk_2Hz) /由 4Hz 的輸入時(shí)鐘產(chǎn)生 1Hz 的時(shí)基信號clk_1Hz=clk_1Hz;always (posedge mode) /mode 信號控制系統(tǒng)在三種功能間轉(zhuǎn)換 begin

26、if(m=2) m=0; else m=m+1; endalways (posedge turn) fm=fm;always /產(chǎn)生 count1,count2,counta,countb 四個(gè)信號 begin case(m) 2:begin if(fm) begin count1=change;LD_min,LD_hour=2;endelse begin counta=change;LD_min,LD_hour=1;endcount2,countb=0;end 1:begin if(fm) begin count2=change;LD_min,LD_hour=2;end else begin

27、 countb=change;LD_min,LD_hour=1;endcount1,counta=2b00;enddefault:count1,count2,counta,countb,LD_min,LD_hour=0;endcase end always (negedge clk)/如果長時(shí)間按下change鍵，則生成num1信號用于連續(xù)快速加 1if(count2) begin if(loop1=3) num1=1;else begin loop1=loop1+1;num1=0;endendelse begin loop1=0;num1=0;endalways (negedge clk)

28、/產(chǎn)生 num2 信號if(countb) begin if(loop2=3) num2=1;else begin loop2=loop2+1;num2=0;endend-. zelse begin loop2=0;num2=0;endalways (negedge clk)if(count1) begin if(loop3=3) num3=1;else begin loop3=loop3+1;num3=0;endendelse begin loop3=0;num3=0;endalways (negedge clk)if(counta) begin if(loop4=3) num4=1;els

29、e begin loop4=loop4+1;num4=0;endendelse begin loop4=0; num4=0; endassign ct1=(num3&clk)|(!num3&m_clk); /ct1 用于計(jì)時(shí)、校時(shí)中的分鐘計(jì)數(shù)assign ct2=(num1&clk)|(!num1&count2); /ct2 用于定時(shí)狀態(tài)下調(diào)整分鐘信號assign cta=(num4&clk)|(!num4&h_clk); /cta 用于計(jì)時(shí)、校時(shí)中的小時(shí)計(jì)數(shù)assign ctb=(num2&clk)|(!num2&countb); /ctb 用于定時(shí)狀態(tài)下調(diào)整小時(shí)信號always (pose

30、dge clk_1Hz) /秒計(jì)時(shí)和秒調(diào)整進(jìn)程if(!(sec18h59)|turn&(!m)begin sec1=0;if(!(turn&(!m) minclk=1;end/按住turn按鍵一段時(shí)間，秒信號可清零，該功能用于手動準(zhǔn)確調(diào)時(shí)else begin if(sec13:0=4b1001)begin sec13:0=4b0000;sec17:4=sec17:4+1;endelse sec13:0=sec13:0+1;minclk=0;endassign m_clk=minclk|count1;always (posedge ct1) /分計(jì)時(shí)和分調(diào)整進(jìn)程 begin if(min1=8h

31、59) begin min1=0;hclk=1;endelse begin if(min13:0=9)begin min13:0=0;min17:4=min17:4+1;endelse min13:0=min13:0+1;hclk=0;end endassign h_clk=hclk|counta;always (posedge cta) /小時(shí)計(jì)時(shí)和小時(shí)調(diào)整進(jìn)程if(hour1=8h23) hour1=0;elseif(hour13:0=9) begin hour17:4=hour17:4+1;hour13:0=0;end-. zelse hour13:0=hour13:0+1;always

32、 (posedge ct2) /鬧鐘定時(shí)功能中的分鐘調(diào)節(jié)進(jìn)程if(amin=8h59) amin=0;elseif(amin3:0=9)begin amin3:0=0;amin7:4=amin7:4+1;endelse amin3:0=amin3:0+1;always (posedge ctb) /鬧鐘定時(shí)功能中的小時(shí)調(diào)節(jié)進(jìn)程if(ahour=8h23) ahour=0;elseif(ahour3:0=9)begin ahour3:0=0;ahour7:4=ahour7:4+1;endelse ahour3:0=ahour3:0+1;always /鬧鈴功能if(min1=amin)&(hou

33、r1=ahour)&(amin|ahour)&(!change)/假設(shè)按住change鍵不放，可屏蔽鬧鈴音if(sec18h20) alert1=1;/控制鬧鈴的時(shí)間長短else alert1=0; else alert1=0;always /時(shí)、分、秒的顯示控制case(m)3b00: begin hour=hour1;min=min1;sec=sec1;end/計(jì)時(shí)狀態(tài)下的時(shí)、分、秒顯示3b01: begin hour=ahour;min=amin;sec=8hzz;end/定時(shí)狀態(tài)下的時(shí)、分、秒顯示3b10: begin hour=hour1;min=min1;sec8h54)|(!(m

34、in1|sec1) if(sec18h54) alert2=ear&clk_1k; /產(chǎn)生短音else alert2=!ear&clk_1k;/產(chǎn)生長音else alert2=0;endalways /秒顯示的譯碼 begin case(sec)-. z 8h00: begin secH=8b11111100;secL=8b11111100; end 8h01: begin secH=8b11111100;secL=8b01100000; end 8h02: begin secH=8b11111100;secL=8b11011010; end 8h03: begin secH=8b111111

35、00;secL=8b11110010; end 8h04: begin secH=8b11111100;secL=8b01100110; end 8h05: begin secH= 8b11111100;secL=8b10110110; end 8h06: begin secH=8b11111100;secL=8b00111110; end 8h07: begin secH=8b11111100;secL=8b11100000; end 8h08: begin secH= 8b11111100;secL=8b11111110; end 8h09: begin secH=8b11111100;s

36、ecL=8b11100110; end 8h10: begin secH=8b01100000;secL=8b11111100; end 8h11: begin secH=8b01100000;secL=8b01100000; end 8h12: begin secH= 8b01100000;secL=8b11011010; end 8h13: begin secH=8b01100000;secL=8b11110010; end 8h14: begin secH=8b01100000;secL=8b01100110; end 8h15: begin secH= 8b01100000;secL=

37、8b10110110; end 8h16: begin secH=8b01100000;secL=8b00111110; end 8h17: begin secH=8b01100000;secL=8b11100000; end 8h18: begin secH= 8b01100000;secL=8b11111110; end 8h19: begin secH=8b01100000;secL=8b11100110; end 8h20: begin secH=8b11011010;secL=8b11111100; end 8h21: begin secH=8b11011010;secL=8b011

38、00000; end 8h22: begin secH=8b11011010;secL=8b11011010; end 8h23: begin secH=8b11011010;secL=8b11110010; end 8h24: begin secH=8b11011010;secL=8b01100110; end 8h25: begin secH= 8b11011010;secL=8b10110110; end 8h26: begin secH= 8b11011010;secL=8b00111110; end 8h27: begin secH=8b11011010;secL=8b1110000

39、0; end 8h28: begin secH=8b11011010;secL=8b11111110; end 8h29: begin secH=8b11011010;secL=8b11100110; end 8h30: begin secH=8b11110010;secL=8b11111100; end 8h31: begin secH= 8b11110010;secL=8b01100000; end 8h32: begin secH=8b11110010;secL=8b11011010; end 8h33: begin secH= 8b11110010;secL=8b11110010; e

40、nd 8h34: begin secH=8b11110010;secL=8b01100110; end-. z 8h35: begin secH=8b11110010;secL=8b10110110; end 8h36: begin secH=8b11110010;secL=8b00111110; end 8h37: begin secH= 8b11110010;secL=8b11100000; end 8h38: begin secH= 8b11110010;secL=8b11111110; end 8h39: begin secH=8b11110010;secL=8b11100110; e

41、nd 8h40: begin secH= 8b01100110;secL=8b11111100; end 8h41: begin secH= 8b01100110;secL=8b01100000; end 8h42: begin secH=8b01100110;secL=8b11011010; end 8h43: begin secH=8b01100110;secL=8b11110010; end 8h44: begin secH=8b01100110;secL=8b01100110; end 8h45: begin secH=8b01100110;secL=8b10110110; end 8

42、h46: begin secH=8b01100110;secL=8b00111110; end 8h47: begin secH= 8b01100110;secL=8b11100000; end 8h48: begin secH= 8b01100110;secL=8b11111110; end 8h49: begin secH=8b01100110;secL=8b11100110; end 8h50: begin secH=8b10110110;secL=8b11111100; end 8h51: begin secH=8b10110110;secL=8b01100000; end 8h52:

43、 begin secH= 8b10110110;secL=8b11011010; end 8h53: begin secH= 8b10110110;secL=8b11110010; end 8h54: begin secH= 8b10110110;secL=8b01100110; end 8h55: begin secH=8b10110110;secL=8b10110110; end 8h56: begin secH= 8b10110110;secL=8b00111110; end 8h57: begin secH=8b10110110;secL=8b11100000; end 8h58: b

44、egin secH= 8b10110110;secL=8b11111110; end 8h59: begin secH=8b10110110;secL=8b11100110; end endcase endalways /分顯示的譯碼 begin case(min) 8h00: begin minH=8b11111100;minL=8b11111100; end 8h01: begin minH=8b11111100;minL=8b01100000; end 8h02: begin minH=8b11111100;minL=8b11011010; end 8h03: begin minH=8b

45、11111100;minL=8b11110010; end 8h04: begin minH=8b11111100;minL=8b01100110; end 8h05: begin minH= 8b11111100;minL=8b10110110; end 8h06: begin minH=8b11111100;minL=8b00111110; end-. z 8h07: begin minH=8b11111100;minL=8b11100000; end 8h08: begin minH= 8b11111100;minL=8b11111110; end 8h09: begin minH=8b

46、11111100;minL=8b11100110; end 8h10: begin minH=8b01100000;minL=8b11111100; end 8h11: begin minH=8b01100000;minL=8b01100000; end 8h12: begin minH= 8b01100000;minL=8b11011010; end 8h13: begin minH=8b01100000;minL=8b11110010; end 8h14: begin minH=8b01100000;minL=8b01100110; end 8h15: begin minH= 8b0110

47、0000;minL=8b10110110; end 8h16: begin minH=8b01100000;minL=8b00111110; end 8h17: begin minH=8b01100000;minL=8b11100000; end 8h18: begin minH= 8b01100000;minL=8b11111110; end 8h19: begin minH=8b01100000;minL=8b11100110; end 8h20: begin minH=8b11011010;minL=8b11111100; end 8h21: begin minH=8b11011010;

48、minL=8b01100000; end 8h22: begin minH=8b11011010;minL=8b11011010; end 8h23: begin minH=8b11011010;minL=8b11110010; end 8h24: begin minH=8b11011010;minL=8b01100110; end 8h25: begin minH= 8b11011010;minL=8b10110110; end 8h26: begin minH= 8b11011010;minL=8b00111110; end 8h27: begin minH=8b11011010;minL

49、=8b11100000; end 8h28: begin minH=8b11011010;minL=8b11111110; end 8h29: begin minH=8b11011010;minL=8b11100110; end 8h30: begin minH=8b11110010;minL=8b11111100; end 8h31: begin minH= 8b11110010;minL=8b01100000; end 8h32: begin minH=8b11110010;minL=8b11011010; end 8h33: begin minH= 8b11110010;minL=8b1

50、1110010; end 8h34: begin minH=8b11110010;minL=8b01100110; end 8h35: begin minH=8b11110010;minL=8b10110110; end 8h36: begin minH=8b11110010;minL=8b00111110; end 8h37: begin minH= 8b11110010;minL=8b11100000; end 8h38: begin minH= 8b11110010;minL=8b11111110; end 8h39: begin minH=8b11110010;minL=8b11100

51、110; end 8h40: begin minH= 8b01100110;minL=8b11111100; end 8h41: begin minH= 8b01100110;minL=8b01100000; end-. z 8h42: begin minH=8b01100110;minL=8b11011010; end 8h43: begin minH=8b01100110;minL=8b11110010; end 8h44: begin minH=8b01100110;minL=8b01100110; end 8h45: begin minH=8b01100110;minL=8b10110

52、110; end 8h46: begin minH=8b01100110;minL=8b00111110; end 8h47: begin minH= 8b01100110;minL=8b11100000; end 8h48: begin minH= 8b01100110;minL=8b11111110; end 8h49: begin minH=8b01100110;minL=8b11100110; end 8h50: begin minH=8b10110110;minL=8b11111100; end 8h51: begin minH=8b10110110;minL=8b01100000;

53、 end 8h52: begin minH= 8b10110110;minL=8b11011010; end 8h53: begin minH= 8b10110110;minL=8b11110010; end 8h54: begin minH= 8b10110110;minL=8b01100110; end 8h55: begin minH=8b10110110;minL=8b10110110; end 8h56: begin minH= 8b10110110;minL=8b00111110; end 8h57: begin minH=8b10110110;minL=8b11100000; e

54、nd 8h58: begin minH= 8b10110110;minL=8b11111110; end 8h59: begin minH=8b10110110;minL=8b11100110; end endcase endalways /小時(shí)顯示的譯碼 begin case(hour) 8h00: begin hourH=8b11111100;hourL=8b11111100; end 8h01: begin hourH=8b11111100;hourL=8b01100000; end 8h02: begin hourH=8b11111100;hourL=8b11011010; end 8

55、h03: begin hourH=8b11111100;hourL=8b11110010; end 8h04: begin hourH=8b11111100;hourL=8b01100110; end 8h05: begin hourH= 8b11111100;hourL=8b10110110; end 8h06: begin hourH=8b11111100;hourL=8b00111110; end 8h07: begin hourH=8b11111100;hourL=8b11100000; end 8h08: begin hourH= 8b11111100;hourL=8b1111111

56、0; end 8h09: begin hourH=8b11111100;hourL=8b11100110; end 8h10: begin hourH=8b01100000;hourL=8b11111100; end 8h11: begin hourH=8b01100000;hourL=8b01100000; end 8h12: begin hourH= 8b01100000;hourL=8b11011010; end 8h13: begin hourH=8b01100000;hourL=8b11110010; end-. z 8h14: begin hourH=8b01100000;hour

57、L=8b01100110; end 8h15: begin hourH= 8b01100000;hourL=8b10110110; end 8h16: begin hourH=8b01100000;hourL=8b00111110; end 8h17: begin hourH=8b01100000;hourL=8b11100000; end 8h18: begin hourH= 8b01100000;hourL=8b11111110; end 8h19: begin hourH=8b01100000;hourL=8b11100110; end 8h20: begin hourH=8b11011010;hourL=8b11111100; end 8h21: begin hourH=8b11011010;hourL=8b01100000; end 8h22: begin hourH=8b11011010;hourL=8b11011010; end 8h23: begin hourH=8b11011010;hourL=8b11110010; end endcase endendmodule-. z5 5 系統(tǒng)仿真及調(diào)試系統(tǒng)仿真及調(diào)試5.15.1 系統(tǒng)仿真系統(tǒng)仿真長按 turn 使秒信號清零：如圖 51 所示設(shè)定輸入信號圖 51計(jì)時(shí)功能：如圖 52、圖 53、圖 54 所示