第81章時(shí)序邏輯電路

1、第二篇第二篇2022-6-818.2 時(shí)序邏輯電路時(shí)序邏輯電路8.2.1時(shí)序邏輯電路的特征8.2.2計(jì)數(shù)器電路的分析與應(yīng)用8.2.3中規(guī)模集成計(jì)數(shù)器的應(yīng)用8.1 集成雙穩(wěn)態(tài)觸發(fā)器集成雙穩(wěn)態(tài)觸發(fā)器8.1.1雙穩(wěn)態(tài)觸發(fā)器的基本特征8.1.2常用觸發(fā)器8.2.3觸發(fā)器的應(yīng)用舉例第二篇第二篇2022-6-82 掌握掌握觸發(fā)器和門電路的基本區(qū)別；觸發(fā)器和門電路的基本區(qū)別； 理解和牢記各類觸發(fā)器的功能及其觸發(fā)方式；理解和牢記各類觸發(fā)器的功能及其觸發(fā)方式； 掌握時(shí)序邏輯電路的分析方法；掌握時(shí)序邏輯電路的分析方法； 理解時(shí)序邏輯電路的設(shè)計(jì)思路及學(xué)會(huì)簡(jiǎn)單的同步理解時(shí)序邏輯電路的設(shè)計(jì)思路及學(xué)會(huì)簡(jiǎn)單的同步時(shí)序邏輯電

2、路的設(shè)計(jì)方法；時(shí)序邏輯電路的設(shè)計(jì)方法； 理解計(jì)數(shù)器、寄存器的概念和功能分析；理解計(jì)數(shù)器、寄存器的概念和功能分析； 學(xué)習(xí)利用數(shù)字電路實(shí)驗(yàn)臺(tái)進(jìn)行寄存器、計(jì)數(shù)器實(shí)學(xué)習(xí)利用數(shù)字電路實(shí)驗(yàn)臺(tái)進(jìn)行寄存器、計(jì)數(shù)器實(shí)驗(yàn)的步驟和方法。驗(yàn)的步驟和方法。第第2頁(yè)頁(yè)2022-6-838.1.1 雙穩(wěn)態(tài)觸發(fā)器的基本特征 時(shí)序邏輯電路與組合邏輯電路并駕齊驅(qū)，是數(shù)字電路兩大重要分支之一。時(shí)序邏輯電路的顯著特點(diǎn)是：電路任何一個(gè)時(shí)刻的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，還與電路原來(lái)的狀態(tài)有關(guān)。因此，時(shí)序電路必須含有具有記憶功能的存儲(chǔ)器件。觸發(fā)器具有記憶功能，可用來(lái)保存二進(jìn)制信息。 觸發(fā)器是最簡(jiǎn)單、最基本的時(shí)序邏輯電路，常用的時(shí)序觸

3、發(fā)器是最簡(jiǎn)單、最基本的時(shí)序邏輯電路，常用的時(shí)序邏輯電路寄存器、計(jì)數(shù)器等，通常都是由各類觸發(fā)器構(gòu)成邏輯電路寄存器、計(jì)數(shù)器等，通常都是由各類觸發(fā)器構(gòu)成的。的。門電路是組合邏輯電路的基本單元，時(shí)序邏輯電路的基本單元?jiǎng)t是我們本章要重點(diǎn)介紹的觸發(fā)器。觸發(fā)器的內(nèi)觸發(fā)器的內(nèi)部電路是由門電路加上適當(dāng)?shù)姆答伈侩娐肥怯砷T電路加上適當(dāng)?shù)姆答?線耦合而成，通常觸發(fā)線耦合而成，通常觸發(fā)器有雙穩(wěn)態(tài)、單穩(wěn)態(tài)和無(wú)穩(wěn)態(tài)，我們要學(xué)習(xí)的是雙穩(wěn)態(tài)觸器有雙穩(wěn)態(tài)、單穩(wěn)態(tài)和無(wú)穩(wěn)態(tài)，我們要學(xué)習(xí)的是雙穩(wěn)態(tài)觸發(fā)器，簡(jiǎn)稱觸發(fā)器。發(fā)器，簡(jiǎn)稱觸發(fā)器。2022-6-84 輸入信號(hào)發(fā)生變化之前的觸發(fā)器狀態(tài)稱為現(xiàn)態(tài)，用輸入信號(hào)發(fā)生變化之前的觸發(fā)器狀態(tài)稱為現(xiàn)

4、態(tài)，用Q Qn n和和Q Qn n來(lái)表示，而把來(lái)表示，而把輸入信號(hào)變化之后觸發(fā)器所進(jìn)入的狀態(tài)稱為次態(tài)，用輸入信號(hào)變化之后觸發(fā)器所進(jìn)入的狀態(tài)稱為次態(tài)，用Q Qn+1n+1和和Q Qn+1n+1來(lái)表示。若來(lái)表示。若用用X X表示輸入信號(hào)的集合，則觸發(fā)器的次態(tài)是現(xiàn)態(tài)和輸入信號(hào)的函數(shù)，即：表示輸入信號(hào)的集合，則觸發(fā)器的次態(tài)是現(xiàn)態(tài)和輸入信號(hào)的函數(shù)，即： Q Qn+1n+1=f(Q=f(Qn n ， X) ( X) (式式8.1)8.1)式式8.18.1稱為觸發(fā)器的次態(tài)方程稱為觸發(fā)器的次態(tài)方程, ,又稱狀態(tài)方程又稱狀態(tài)方程, ,由于每種觸發(fā)器都有自己的狀由于每種觸發(fā)器都有自己的狀態(tài)態(tài), ,所以也稱特征方程

5、，是描述時(shí)序邏輯電路最基本的表達(dá)式。所以也稱特征方程，是描述時(shí)序邏輯電路最基本的表達(dá)式。X X表示輸入信號(hào)的集合。表示輸入信號(hào)的集合。 觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)：觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)：“0 0”狀態(tài)和狀態(tài)和“1 1狀態(tài)；狀態(tài)； 不同的輸入情況下，它可以被置成不同的輸入情況下，它可以被置成0 0狀態(tài)或狀態(tài)或1 1狀態(tài)；狀態(tài)； 當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。當(dāng)輸入信號(hào)消失后，所置成的狀態(tài)能夠保持不變。2022-6-85 觸發(fā)器定義：將能夠存儲(chǔ)觸發(fā)器定義：將能夠存儲(chǔ)1位二進(jìn)制信息的邏輯電路稱觸發(fā)器。位二進(jìn)制信息的邏輯電路稱觸發(fā)器。觸發(fā)器觸發(fā)器可以記憶可以記憶1 1位二值信號(hào)位二值信號(hào)。

6、 根據(jù)邏輯功能的不同，觸發(fā)器可以分為基本的根據(jù)邏輯功能的不同，觸發(fā)器可以分為基本的RS觸發(fā)器、時(shí)鐘控制的觸發(fā)器、時(shí)鐘控制的RS觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、 D觸發(fā)器、觸發(fā)器、T和和T 觸發(fā)器；觸發(fā)器； 按照觸發(fā)方式的不同，又可分為電位觸發(fā)器和邊沿觸發(fā)器；按照觸發(fā)方式的不同，又可分為電位觸發(fā)器和邊沿觸發(fā)器； 按存儲(chǔ)信號(hào)的原理不同，可分為靜態(tài)型和動(dòng)態(tài)型。按存儲(chǔ)信號(hào)的原理不同，可分為靜態(tài)型和動(dòng)態(tài)型。 基本RS觸發(fā)器是任何結(jié)構(gòu)復(fù)雜的觸發(fā)器必須包含的一個(gè)最基礎(chǔ)的組成單元，它可以由兩個(gè)與非門或兩個(gè)或非門交叉連接構(gòu)成。例如由兩個(gè)與非門構(gòu)成的RS觸發(fā)器：1. 基本RS觸發(fā)器RS門1門2正常情況下，兩個(gè)

7、輸出端子應(yīng)保持狀態(tài)。一對(duì)互非的輸入端子字母上面橫杠表示觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)：輸出端Q=1時(shí)，觸發(fā)器為 態(tài)；輸出端Q=0時(shí)，觸發(fā)器處 態(tài)。8.1.2 常用觸發(fā)器2022-6-86(1)基本RS觸發(fā)器的工作原理RS門1門2次態(tài)Q n+1=0, Q n+1=1 現(xiàn)態(tài)有0出1全1出0現(xiàn)態(tài)次態(tài)Q n+1=0, Q n+1=1 觸發(fā)器狀態(tài)由1變?yōu)?，置0功能！觸發(fā)器狀態(tài)不變，仍為置0功能！1基本的RS觸發(fā)器的兩個(gè)與非門通過(guò)反饋線交叉組合在一起。只要兩個(gè)輸入端狀態(tài)不同且輸入端R= ，無(wú)論輸出現(xiàn)態(tài)如何，次態(tài)總是為 ，因此通常把R稱作。2022-6-87(1)基本RS觸發(fā)器的工作原理RS門1門2次態(tài)Q n+1=

8、1, Q n+1=0 現(xiàn)態(tài)有0出1全1出0現(xiàn)態(tài)次態(tài)Q n+1=1, Q n+1=0 觸發(fā)器狀態(tài)由 變?yōu)?，置1功能！觸發(fā)器狀態(tài)不變，仍為置1功能！2只要基本RS觸發(fā)器的兩個(gè)輸入端狀態(tài)不同且輸入端S= 處低電平有效態(tài)，無(wú)論輸出現(xiàn)態(tài)如何，次態(tài)總是為 ，因此通常把S稱作。2022-6-88(1)基本RS觸發(fā)器的工作原理RS門1門2次態(tài)Q n+1=0, Q n+1=1 現(xiàn)態(tài)全1出0有0出1現(xiàn)態(tài)次態(tài)Q n+1=1, Q n+1=0 觸發(fā)器狀態(tài)不變，保持功能！觸發(fā)器狀態(tài)不變，保持功能！3當(dāng)基本RS觸發(fā)器的兩輸入端狀態(tài)相同均為 時(shí)，都處無(wú)效狀態(tài)。輸出不會(huì)發(fā)生改變，繼續(xù)保持原來(lái)的狀態(tài)。因此在兩個(gè)輸入端同時(shí)為高

9、電平時(shí)觸發(fā)器起。2022-6-89(1)基本RS觸發(fā)器的工作原理RS門1門2次態(tài)Q n+1=1, Q n+1=1 現(xiàn)態(tài)有0出1 觸發(fā)器的兩個(gè)互非輸出端出現(xiàn)相同的邏輯混亂情況，顯然這是觸發(fā)器正常工作條件下不允許發(fā)生的，因此必須加以防范。4當(dāng)基本RS觸發(fā)器的兩輸入狀態(tài)相同均為 時(shí)，都處有效狀態(tài)，此時(shí)互非輸出無(wú)法正確選擇指令而發(fā)生邏輯混亂。我們把兩輸入同時(shí)為 的狀態(tài)稱為，電路正常工作時(shí)不允許此情況發(fā)生。有0出12022-6-810(2)基本RS觸發(fā)器邏輯功能的描述 觸發(fā)器的邏輯功能通常可用特征方程、狀態(tài)圖、真值表和波形圖進(jìn)行描述。 特征方程S + R= 1(約束條件) 由于基本RS觸發(fā)器不允許輸入同

10、時(shí)為低電平，所以加一約束條件。Q n+1 = S + R Q n 狀態(tài)圖1 0SR觸發(fā)器的“ ”態(tài)觸發(fā)器的“ ”態(tài)0 1SR11SR11RS 狀態(tài)圖可直觀反映出觸發(fā)器狀態(tài)轉(zhuǎn)換條件與狀態(tài)轉(zhuǎn)換結(jié)果之間的關(guān)系，是時(shí)序邏輯電路分析中的重要工具之一。2022-6-811 功能真值表 功能真值表以表格的形式反映了觸發(fā)器從現(xiàn)態(tài)Qn向次態(tài)Qn+1轉(zhuǎn)移的規(guī)律。這種方法很適合在時(shí)序邏輯電路的分析中使用。0 0 0禁止態(tài)禁止態(tài)0 0 1禁止態(tài)禁止態(tài)0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 2022-6-812 時(shí)序波形圖

11、 反映觸發(fā)器輸入信號(hào)取值和狀態(tài)之間對(duì)應(yīng)關(guān)系的線段圖形稱為。置0RS保持QQ2022-6-813 用與非門構(gòu)成的基本RS觸發(fā)器，設(shè)初始狀態(tài)為0，輸入R、S的波形和輸出Q、 的波形，如圖8-1所示。圖8-1虛線所示為考慮門電路的延遲時(shí)間的情況。 Q圖8-1基本RS觸發(fā)器工作波形圖2022-6-814圖8-2 與非門組成的基本RS觸發(fā)器（5）圖8-2 與非門組成的基本RS觸發(fā)器的邏輯圖和符號(hào)2022-6-815 基本RS觸發(fā)器的特點(diǎn)（1）有兩個(gè)互補(bǔ)的輸出端，有兩個(gè)穩(wěn)定的狀態(tài)；（2）有復(fù)位（Q=0）、置位（Q=1）、保持原狀態(tài)三種功能；（3）R為復(fù)位輸入端，S為置位輸入端，可以是低電平有效，也可以是高

12、電平有效，取決于觸發(fā)器的結(jié)構(gòu)；（4）由于反饋線的存在，無(wú)論是復(fù)位還是置位，有效信號(hào)只需要作用很短的一段時(shí)間，即“一觸即發(fā)”。2022-6-816 在數(shù)字電路中，凡根據(jù)輸入信號(hào)R、S情況的不同，具有置0、置1和保持功能的電路，都稱為RS觸發(fā)器。常用的集成RS觸發(fā)器芯片有74LS279和CC4044等。下圖為它們的管腳排列圖： 16 15 14 13 12 11 10 974LS279 1 2 3 4 5 6 7 8VCC 4S 4R 4Q 3SA 3SB 3R 3Q1R 1SA 1SB 1Q 2 R 2 S 2Q GND 16 15 14 13 12 11 10 9CC4044 1 2 3 4

13、5 6 7 8VDD 4S 4R 1Q 2R 2 S 3Q 2Q4Q 1Q 1 S 1 R EN 1 R 1S VSS2022-6-81774LS279有四個(gè)基本觸發(fā)器，其中一、三觸發(fā)器有兩個(gè)S輸入端。CC4044的EN是允許輸出控制端。2. D觸發(fā)器 維持阻塞型D觸發(fā)器的邏輯電路圖如下所示：門5門2門1門3門4 圖中門1和門2是基本RS觸發(fā)器，門1門4構(gòu)成鐘控RS觸發(fā)器，門5是D的反相器，D是輸入信號(hào)端。可以克服基本RS觸發(fā)器不定的情況。 當(dāng)CP= 時(shí)，門3和門4的輸出 為 ，使鐘控RS觸發(fā)器的狀態(tài)維持不變。2022-6-818 當(dāng)CP上升沿到來(lái)時(shí)刻，門5、D的輸出進(jìn)入門3和門4，D=0時(shí)，

14、Qn+1=0；D=1時(shí)，Qn+1=1 D觸發(fā)器的輸出在時(shí)鐘脈沖到來(lái)時(shí)隨著輸入D的變化而變化。在CP=0時(shí)維持原來(lái)輸入信號(hào)D的作用結(jié)果，而輸入信號(hào)的變化在此時(shí)被有效地阻塞掉了。D觸發(fā)器邏輯功能的描述 特征方程：CP=1時(shí) D=1 狀態(tài)圖觸發(fā)器的“ ”態(tài)觸發(fā)器的“ ”態(tài)n1nDQ D=0D=0D=12022-6-819邏輯符號(hào)邏輯符號(hào)波形圖波形圖 上升沿觸發(fā)的D觸發(fā)器輸入、輸出波形 D觸發(fā)器邏輯符號(hào)和波形圖2022-6-820D觸發(fā)器電路圖符號(hào)不加圈表示上升沿觸發(fā) 維持阻塞型D觸發(fā)器具有置“ ”和置“ ”功能，且輸出隨輸入的變化只在時(shí)鐘脈沖上升沿到來(lái)時(shí)觸發(fā)。常用的集成D觸發(fā)器有雙D觸發(fā)器74LS7

15、4、四D觸發(fā)器74LS75和六D觸發(fā)器74LS176等。下圖所示為74LS74的管腳排列圖： 14 13 12 11 10 9 8 74LS74 D觸發(fā)器 1 2 3 4 5 6 7 VCCD2R 2D 2CP D2S 2QQ2 D1R 1D 1CP D1S 1Q Q1 GND Qn+100置011置1觸發(fā)器的功能真值表 CP上升沿到來(lái)時(shí)觸發(fā)，可有效地抑制空翻。具有置0、置1兩種功能，且輸出跟隨輸入的變化。使用方便靈活，抗干擾能力極強(qiáng)，工作速度很高。2022-6-8213. JK觸發(fā)器邊沿觸發(fā)的主從型JK觸發(fā)器是目前功能最完善、使用較靈活和通用性較強(qiáng)的一種觸發(fā)器。(1) 電路組成KJRDSDR

16、DSD 圖示為主從型JK觸發(fā)器邏輯電路結(jié)構(gòu)圖。其中門1門4構(gòu)成從，輸入通過(guò)一個(gè)非門和CP控制端相連。 門5門8構(gòu)成主，主觸發(fā)器直接與CP控制端相連。 從觸發(fā)器Q端與門7的一個(gè)輸入相連，Q端和門8的一個(gè)輸入端相連，構(gòu)成兩條反饋線。從觸發(fā)器主觸發(fā)器2022-6-822(2) JK觸發(fā)器的工作原理KJRDSDRDSDCP= 期間：1 從觸發(fā)器因CP=0被封鎖，輸出狀態(tài)保持不變。 主觸發(fā)器由于CP=1被觸發(fā)，接受JK 的一次變化信號(hào)。 設(shè)輸出現(xiàn)態(tài)Q=1、J=1，K=0 主觸發(fā)器把CP=1時(shí)的狀態(tài)記憶下來(lái)，在CP下跳沿到來(lái)時(shí)作為輸入狀態(tài)送入從觸發(fā)器中。12022-6-823(2) JK觸發(fā)器的工作原理K

17、JRDSDRDSDCP：10 主觸發(fā)器因CP=0被封鎖，輸出狀態(tài)保持不變。 從觸發(fā)器由于CP=1被觸發(fā)，接受主觸發(fā)器的狀態(tài)輸入。并在CP=0期間保持不變。此狀態(tài)一直保持到下一個(gè)時(shí)鐘脈沖下跳沿的到來(lái)。2為什么在CP=0期間輸出狀態(tài)不變？2022-6-824(2) JK觸發(fā)器的工作原理 顯然邊沿觸發(fā)的主從型JK觸發(fā)器有效地抑制了“空翻”現(xiàn)象。在時(shí)鐘脈沖CP下降沿到來(lái)時(shí)，其輸出、輸入端子之間的對(duì)應(yīng)關(guān)系為：J0，K0時(shí)，觸發(fā)器無(wú)論現(xiàn)態(tài)如何，次態(tài)Qn+1Qn，功能；當(dāng)J1，K0時(shí)，無(wú)論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+11，功能；當(dāng)J0，K1時(shí)，無(wú)論觸發(fā)器現(xiàn)態(tài)如何，次態(tài)Qn+10；功能；當(dāng)J1，K1時(shí)，無(wú)論觸發(fā)

18、器現(xiàn)態(tài)如何，次態(tài)Qn+1Qn，功能。JK不同時(shí)，輸出次態(tài)總是隨著J的變化而變化；JK均為0時(shí)，輸出保持不變；JK均為1時(shí)，輸出發(fā)生翻轉(zhuǎn)。2022-6-825JK觸發(fā)器邏輯功能的描述 特征方程 11，10 狀態(tài)圖JK觸發(fā)器的“ ”態(tài)觸發(fā)器的“ ”態(tài)nn1nQKQJQ 01，1100010010RDSDKJQQJK觸發(fā)器電路圖符號(hào)此符號(hào)表示邊沿觸發(fā)加圈表示下降沿觸發(fā)2022-6-826JK觸發(fā)器功能真值表J KQnQn+10 000保持0 011保持0 100置“0”0 110置“0” 001置“1”1 011置“1” 101翻轉(zhuǎn)1 110翻轉(zhuǎn)2022-6-827 CP J K Q JK觸發(fā)器時(shí)序

19、波形圖 邊沿觸發(fā)，即CP邊沿到來(lái)時(shí)觸發(fā)。具有置0、置1、保持、翻轉(zhuǎn)四種功能，能夠有效地抑制 空翻現(xiàn)象。使用方便靈活，抗干擾能力極強(qiáng)，工作速度很高。2022-6-828 主從JK觸發(fā)器的邏輯圖和邏輯符號(hào)所示。2022-6-829 16 15 14 13 12 11 10 9 74LS112 1 2 3 4 5 6 7 8 VCC D1RD2R 2CP 2K 2J D2S 2Q 1CP 1K 1J D1S 1Q 1 Q Q2 GND 實(shí)際應(yīng)用中大多采用集成JK觸發(fā)器。常用的集成芯片型號(hào)有下降沿觸發(fā)的雙JK觸發(fā)器74LS112、上升沿觸發(fā)的雙JK觸發(fā)器CC4027和共用置1、清0端的74LS276四

20、JK觸發(fā)器等。 下圖所示為74LS112其管腳排列圖：(3) 常用集成JK觸發(fā)器 芯片型號(hào)中含有74表示TTL集成芯片；含有CC或CD表示CMOS集成芯片。2022-6-830 74LS112芯片芯片中包括兩個(gè)中包括兩個(gè)JK觸發(fā)器，因此也稱為雙觸發(fā)器，因此也稱為雙JK觸發(fā)器，采用觸發(fā)器，采用邊沿觸發(fā)方式。管腳排列圖中的邊沿觸發(fā)方式。管腳排列圖中的J和和K是控制信號(hào)輸入端；是控制信號(hào)輸入端；Q和和Q是互非的是互非的輸出端；輸出端；CP是時(shí)鐘脈沖輸入端；是時(shí)鐘脈沖輸入端；SD、RD是直接置是直接置1端和置端和置0端；字符前面端；字符前面的數(shù)字是區(qū)分兩個(gè)觸發(fā)器的標(biāo)志數(shù)字。的數(shù)字是區(qū)分兩個(gè)觸發(fā)器的標(biāo)志

21、數(shù)字。74LS112每個(gè)JK觸發(fā)器的真值表DRJKCPQn+1功 能010直接置0101直接置11100Qn保持11010置011101置11111翻轉(zhuǎn)真值表中“”表示CP脈沖的下降沿時(shí)刻。當(dāng)、同時(shí)為“1”時(shí)，觸發(fā)器狀態(tài)在CP脈沖的下降沿時(shí)刻由輸入信號(hào)JK確定。DS4. T觸發(fā)器和T觸發(fā)器 把JK觸發(fā)器的兩輸入端子J和K連在一起作為一個(gè)輸入端子T時(shí)，即可構(gòu)成一個(gè)T觸發(fā)器。當(dāng)時(shí)，即J=K=1，觸發(fā)器具有功能；當(dāng)，即J=K=0，觸發(fā)器具有功能。 顯然T觸發(fā)器只具有保持和翻轉(zhuǎn)兩種功能。(1) T觸發(fā)器2022-6-832nn1nQTQTQn1nQQnQQ 1nT 觸發(fā)器的功能表T1nQ功能0nQ保持

22、1nQ翻轉(zhuǎn) 當(dāng)CP下降沿到來(lái)時(shí)，若T = 0時(shí)，相當(dāng)于J = 0、K = 0，觸發(fā)器維持原狀態(tài)不變，即Qn+1 =Qn。 當(dāng)CP下降沿到來(lái)時(shí)，若T = 1時(shí)，相當(dāng)于J = 1、K = 1，觸發(fā)器翻轉(zhuǎn)，即Qn+1= Qn ，即T = 1時(shí)，每來(lái)一個(gè)CP脈沖，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，為計(jì)數(shù)工作狀態(tài)；T=0時(shí)，保持原狀態(tài)不變。具有可控制的計(jì)數(shù)功能。1nQ1nQ邏輯功能分析邏輯功能分析 T觸發(fā)器狀態(tài)方程：Qn+1=T Qn +T Qn 2022-6-8Page 33 將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器的邏輯電路及邏輯符號(hào)如下圖（a）所示。將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器的邏輯電路及邏輯符號(hào)如下圖（b）所示。(2) T觸發(fā)

23、器 讓T觸發(fā)器恒輸入“ ”時(shí)，顯然只具有了一種功能，此時(shí)T觸發(fā)器就變成了T觸發(fā)器。2022-6-834T觸發(fā)器的邏輯功能：每來(lái)一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次。只具有只具有一種功能。一種功能。T觸發(fā)器狀態(tài)方程：Qn+1=Qn 具有分頻功能。例8-1 下圖為描述JK觸發(fā)器邏輯功能的波形圖（下降沿觸發(fā)），假定觸發(fā)器的初始狀態(tài)Q = 0。試畫出CP脈沖作用下輸出端Q的波形。解：判斷CP脈沖下降沿瞬間J、K的狀態(tài)。在第1個(gè)CP的下降沿瞬間，J = 1，K = 0，則觸發(fā)器置1，即Q = 1。在第2個(gè)CP的下降沿瞬間，J = 0，K = 1，則觸發(fā)器置0，即Q = 0。在第3個(gè)CP的下降沿瞬間，J = 1，K =

24、1，則觸發(fā)器狀態(tài)翻轉(zhuǎn)，即Q = 1。在第4個(gè)CP的下降沿瞬間，J =0， K = 0，則觸發(fā)器保持原態(tài)，即Q = 1。 例8-2 下圖為某D觸發(fā)器CP、D端的輸入波形。若D觸發(fā)器的初態(tài)為0，時(shí)鐘脈沖CP為下降沿觸發(fā)。試畫出與之對(duì)應(yīng)的輸出端Q和的波形。 解：觸發(fā)器的次態(tài)只取決于CP脈沖下降沿到來(lái)時(shí)D端的狀態(tài)，與該時(shí)刻前、后D端的狀態(tài)無(wú)關(guān)，Q端的波形如下圖所示。 在雙穩(wěn)態(tài)觸發(fā)器中，除了在雙穩(wěn)態(tài)觸發(fā)器中，除了RS觸發(fā)器和觸發(fā)器和JK觸發(fā)器外，根據(jù)電路觸發(fā)器外，根據(jù)電路結(jié)構(gòu)和工作原理的不同，還有眾多具有不同邏輯功能的觸發(fā)器。結(jié)構(gòu)和工作原理的不同，還有眾多具有不同邏輯功能的觸發(fā)器。根據(jù)實(shí)際需要，可將某種

25、邏輯功能的觸發(fā)器經(jīng)過(guò)改接或附加一些根據(jù)實(shí)際需要，可將某種邏輯功能的觸發(fā)器經(jīng)過(guò)改接或附加一些門電路后，轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器。下圖是由門電路后，轉(zhuǎn)換為另一種邏輯功能的觸發(fā)器。下圖是由JK觸發(fā)器觸發(fā)器構(gòu)成的構(gòu)成的D觸發(fā)器觸發(fā)器。 D DS D CP DR Q Q J C K Q Q 1 CP D 觸觸發(fā)發(fā)器器的的構(gòu)構(gòu)成成及及其其邏邏輯輯符符號(hào)號(hào) (a) 電電路路 (b)邏邏輯輯符符號(hào)號(hào) nn1nQKQJQnnnnnnQDQDQQDDQnn1n)(DKDJ372022-6-8381、公式法公式法 寫出源觸發(fā)器和目標(biāo)觸發(fā)器的特性方程，從而導(dǎo)出源觸發(fā)器輸入寫出源觸發(fā)器和目標(biāo)觸發(fā)器的特性方程，從而導(dǎo)

26、出源觸發(fā)器輸入端與目標(biāo)觸發(fā)器輸入端及狀態(tài)之間的邏輯關(guān)系。端與目標(biāo)觸發(fā)器輸入端及狀態(tài)之間的邏輯關(guān)系。2、圖表法圖表法依據(jù)是觸發(fā)器的功能表和特征方程，使用卡諾圖。先列出要實(shí)現(xiàn)依據(jù)是觸發(fā)器的功能表和特征方程，使用卡諾圖。先列出要實(shí)現(xiàn)的目標(biāo)觸發(fā)器的功能真值表，該表反映的是不同的輸入組合及不的目標(biāo)觸發(fā)器的功能真值表，該表反映的是不同的輸入組合及不同的現(xiàn)態(tài)下，目標(biāo)觸發(fā)器的次態(tài)值。再根據(jù)源觸發(fā)器使用的特征同的現(xiàn)態(tài)下，目標(biāo)觸發(fā)器的次態(tài)值。再根據(jù)源觸發(fā)器使用的特征方程，在上述真值表中列出每一行不同狀態(tài)的轉(zhuǎn)變對(duì)應(yīng)源觸發(fā)器方程，在上述真值表中列出每一行不同狀態(tài)的轉(zhuǎn)變對(duì)應(yīng)源觸發(fā)器輸入端的值，最后以此表為依據(jù)推導(dǎo)出源觸

27、發(fā)器輸入端與目標(biāo)觸輸入端的值，最后以此表為依據(jù)推導(dǎo)出源觸發(fā)器輸入端與目標(biāo)觸發(fā)器輸入端及狀態(tài)之間的邏輯關(guān)系。發(fā)器輸入端及狀態(tài)之間的邏輯關(guān)系。2022-6-839例；將例；將T觸發(fā)器轉(zhuǎn)變?yōu)橛|發(fā)器轉(zhuǎn)變?yōu)镈觸發(fā)器。觸發(fā)器。1、畫表一前三列是目標(biāo)畫表一前三列是目標(biāo)觸發(fā)器觸發(fā)器D觸發(fā)器的真值表，最后一列為依據(jù)源觸觸發(fā)器的真值表，最后一列為依據(jù)源觸發(fā)器發(fā)器T觸發(fā)器特征方程和觸發(fā)器特征方程和Qn、 Qn+1值得出的輸入端得出的輸入端T對(duì)應(yīng)的值。如第三行，對(duì)應(yīng)的值。如第三行，當(dāng)當(dāng)D=0，Qn=1時(shí)時(shí),D觸發(fā)器的次態(tài)觸發(fā)器的次態(tài) Qn+1=0，狀態(tài)由狀態(tài)由1變?yōu)樽優(yōu)?，則要求則要求T觸發(fā)觸發(fā)器的輸入端器的輸入端T

28、為為1。第四行，第四行，Qn=1， Qn+1=1，狀態(tài)不變，則要求狀態(tài)不變，則要求T=0。2、推出推出T與與D及及Qn的關(guān)系，由表一可推出的關(guān)系，由表一可推出 ，若表，若表達(dá)式復(fù)雜可使用卡諾圖化簡(jiǎn)。達(dá)式復(fù)雜可使用卡諾圖化簡(jiǎn)。nnQDQDTDQnQn+1T0000010110111110表一表一2022-6-840CX(D/T)Qn Qn+1 JK00000 x0011x001011x0110 x110000 x10101x1101x11111x01、前四列是目標(biāo)前四列是目標(biāo)觸發(fā)器觸發(fā)器D/T觸發(fā)器的真值表，最后二列為依據(jù)源觸發(fā)器觸發(fā)器的真值表，最后二列為依據(jù)源觸發(fā)器T觸觸發(fā)器特征方程和發(fā)器特征

29、方程和Qn、 Qn+1值得出的輸入端得出的輸入端J、K對(duì)應(yīng)的值對(duì)應(yīng)的值2022-6-841例8-4寫出下圖1邏輯圖中各電路的狀態(tài)方程。2022-6-842nQnQnQnQ解：（a）Qn+1=A （b）Qn+1=D （C）Qn+1= （d）Qn+1= （e）Qn+1= （f）Qn+1=作業(yè)題：作業(yè)題：P2512528.1 8.3 8.5如何有效解決觸發(fā)器如何有效解決觸發(fā)器“不定不定”狀態(tài)？狀態(tài)？能否寫出能否寫出JK觸發(fā)器觸發(fā)器的次態(tài)方程？能否的次態(tài)方程？能否寫出寫出JK觸發(fā)器的狀觸發(fā)器的狀態(tài)真值表？態(tài)真值表？本章共介紹了幾類觸發(fā)本章共介紹了幾類觸發(fā)器？能否準(zhǔn)確地說(shuō)出各器？能否準(zhǔn)確地說(shuō)出各類觸發(fā)器

30、的功能？類觸發(fā)器的功能？答案在書中找答案在書中找你能不能根據(jù)邏輯圖符你能不能根據(jù)邏輯圖符號(hào)來(lái)區(qū)別觸發(fā)器的觸發(fā)號(hào)來(lái)區(qū)別觸發(fā)器的觸發(fā)方式？方式？第第2頁(yè)頁(yè)2022-6-8432022-6-8441時(shí)序邏輯電路的特點(diǎn)是：輸出不僅取決于當(dāng)時(shí) 輸入 的狀態(tài)還與電路 原來(lái) 的狀態(tài)有關(guān)。2欲使JK觸發(fā)器實(shí)現(xiàn) 的功能，則輸入端J應(yīng)接 “1” ，K應(yīng)接 “1” 。nnQQ13JK觸發(fā)器具有 保持 、 翻轉(zhuǎn) 、 置0 和 置1 的功能。4D觸發(fā)器具有 置0 和 置1 的功能。5、 ？觸發(fā)器具有 保持 、 翻轉(zhuǎn) 6、只具有翻轉(zhuǎn)功能的觸發(fā)器是 ？8.1.3 觸發(fā)器應(yīng)用舉例 由于一個(gè)觸發(fā)器能夠存儲(chǔ)一位二進(jìn)制碼，在實(shí)際的

31、數(shù)字系統(tǒng)中，通常要求一次傳送或儲(chǔ)存多位二進(jìn)制代碼信息。為此，我們可把若干個(gè)觸發(fā)器并行使用，各個(gè)觸發(fā)器（數(shù)據(jù)端）要傳送或儲(chǔ)存的數(shù)據(jù)是獨(dú)立的，但共用一個(gè)信號(hào)來(lái)控制。把能夠用來(lái)存儲(chǔ)或傳送一組二進(jìn)制代碼的同步時(shí)序邏輯電路稱為寄存器或鎖存器。2022-6-8451.數(shù)據(jù)鎖存器與寄存器區(qū)別：區(qū)別：寄存器是同步時(shí)鐘控制，寄存器是同步時(shí)鐘控制，而鎖存器是電平信號(hào)控制鎖存器是電平信號(hào)控制。應(yīng)用場(chǎng)合應(yīng)用場(chǎng)合：若數(shù)據(jù)有效一定滯后于時(shí)鐘信號(hào)有效，則只能使用鎖若數(shù)據(jù)有效一定滯后于時(shí)鐘信號(hào)有效，則只能使用鎖存器存器，這意味著時(shí)鐘信號(hào)先到，數(shù)據(jù)信號(hào)后到。若時(shí)鐘有效遲后于數(shù)據(jù)有效，則可用寄存器來(lái)存放數(shù)據(jù)，則可用寄存器來(lái)存放數(shù)

32、據(jù)，這意味著數(shù)據(jù)信號(hào)先建立，時(shí)鐘信號(hào)后建立。 寄存器與鎖存器都是用來(lái)暫存數(shù)據(jù)的器件，在本質(zhì)上沒(méi)有區(qū)別，不過(guò)寄存器的輸出端平時(shí)不隨輸入端的變化而變化，只有在時(shí)鐘有效時(shí)才將輸入端的數(shù)據(jù)送輸出端（打入寄存器），而鎖存器的輸出端平時(shí)總隨輸入端變化而變化。2022-6-846圖8-1 8位寄存器74LS374的邏輯圖和功能表圖8-2 8位鎖存器74LS373的邏輯圖和功能表(1) 移位寄存器 如果在時(shí)鐘控制下，所寄存的數(shù)據(jù)是向右或向左移位的，則稱為移位寄存器。在存數(shù)操作之前，先將各個(gè)觸發(fā)器清零。當(dāng)出現(xiàn)第1個(gè)移位脈沖CP時(shí)，待存數(shù)碼的最高位和4個(gè)觸發(fā)器的數(shù)碼同時(shí)右移1位，即待存數(shù)碼的最低位存入Q0，而寄存

33、器原來(lái)所存數(shù)碼的最高位從Q3輸出；出現(xiàn)第2個(gè)移位脈沖時(shí)，待存數(shù)碼的次低位和寄存器中的4位數(shù)碼又同時(shí)右移1位。依此類推，在4個(gè)移位脈沖作用下，寄存器中的4位數(shù)碼同時(shí)右移4次，待存的4位數(shù)碼便可存入寄存器。 1D C 1D C 1D C 1D C FF0 FF1 FF2 FF3 Q Q Q Q Q0Q1Q2Q3串行輸入端串行輸出端2022-6-847 1D C 1D C 1D C 1D C FF0 FF1 FF2 FF3 Q0Q1Q2Q3QCrQCrQCrQCr右移位寄存器右移移位工作過(guò)程演示右移輸入端右移輸出端雙向移位寄存器右移移位狀態(tài)轉(zhuǎn)換真值表2022-6-848左移位寄存器左移移位工作過(guò)程演

34、示雙向移位寄存器左移移位狀態(tài)轉(zhuǎn)換真值表2022-6-849 Q0 Q1 Q2 Q3 1D C 1D C 1D C 1D C Q0 Q1 Q2 Q3 CP 移位時(shí)鐘脈沖移位時(shí)鐘脈沖 左移輸出左移輸出 左移輸入左移輸入 Di Q0 Q1 Q2 Q3 FF0 FF1 FF2 FF3 常用的寄存器芯片有四位雙穩(wěn)鎖存器74LS77、CC4042和CC40194；八位雙穩(wěn)鎖存器74LS100；六位寄存器74LS174等。其中鎖存器屬于，在送數(shù)狀態(tài)下，輸入端送入的數(shù)據(jù)電位不能變化，否則將發(fā)生“空翻”。下圖所示是四位雙向移位寄存器CC40194的管腳引線排列圖：41235671516DSRD0D1D2VSSQ

35、3Q2VDD891011121413D3S0DSLS1Q1Q0Cr移位寄存器不僅具有普通寄存器存儲(chǔ)二進(jìn)制代碼的功能，還可以實(shí)現(xiàn)數(shù)據(jù)的串行與并行之間的相互轉(zhuǎn)換，為數(shù)據(jù)處理提供一個(gè)合適的傳輸方式 CC40194雙向移位寄存器內(nèi)部有四個(gè)雙穩(wěn)觸發(fā)器，共用一個(gè)時(shí)鐘脈沖輸入端CP，上升沿觸發(fā)。 CC40194(或74LS194)是典型的雙向移位寄存器芯片。邏輯電路通常由4位上升沿(或下降沿)觸發(fā)的觸發(fā)器和4選1數(shù)據(jù)選擇器的輸入控制電路組成。2022-6-850移位寄存器的工作性能41235671516DRABCGNDQ DQCUCC891011121413DS0DLS1QBQACr來(lái)一個(gè)低脈沖，無(wú)論電路狀

36、態(tài)如何，輸出均刷新為 ，異步清零功能時(shí)鐘脈沖無(wú)上升沿到來(lái)時(shí)，移位寄存器輸出狀態(tài)不變。靜態(tài)保持功能S1S0=00時(shí)，在CP作用下，各觸發(fā)器次態(tài)等于原態(tài)。動(dòng)態(tài)保持功能S1S0=11時(shí)，在CP作用下，并行輸入數(shù)據(jù)端ABCD被送入寄存器，輸出次態(tài)等于輸入A B C D 并行輸入功能S1S0=01時(shí)，在移位脈沖上升沿作用下，電路完成右移移位過(guò)程。右移移位功能 S1S0=10時(shí)，在移位脈沖上升沿作用下，電路完成左移移位過(guò)程。左移移位功能顯然，74LS194芯片功能有異步清零、靜態(tài)保持、動(dòng)態(tài)保持、并行輸入、左移移位和右稱移位六項(xiàng)功能2022-6-851Q0Q1Q2Q300100001(2) 移位寄存器的應(yīng)用

37、(a) 構(gòu)成環(huán)形計(jì)數(shù)器移位寄存器的D0和Q3相連可構(gòu)成工作時(shí)序?yàn)?的環(huán)形計(jì)數(shù)器1DFF01DFF11DFF21DFF3D0D2D1D3Q0Q1Q2Q3N位移位寄存器可以計(jì)n個(gè)數(shù)，實(shí)現(xiàn)模n計(jì)數(shù)器。狀態(tài)為1的輸出端的序號(hào)等于計(jì)數(shù)脈沖的個(gè)數(shù)，移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器時(shí)通常不需要譯碼電路。010010001DFF01DFF11DFF21DFF3D0D2D1D3Q0Q1Q2Q32022-6-85241235671516DRABCGNDQ DUCC891011121413DS0DLS1QACrQBQC啟動(dòng)信號(hào)Q0Q1Q2Q310 0 00 1移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器時(shí)，正常工作過(guò)程中清零端狀態(tài)始終為1。根

38、據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。即當(dāng)連續(xù)輸入CP脈沖時(shí)，環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或Q端，將輪流地出現(xiàn)矩形脈沖。74LS194構(gòu)成的四位環(huán)形計(jì)數(shù)器2022-6-853Q0Q1Q3Q2四位環(huán)形計(jì)數(shù)器波形圖 四位移位寄存器的循環(huán)狀態(tài)一般有16個(gè)，但構(gòu)成環(huán)形計(jì)數(shù)器后只能從這些循環(huán)時(shí)序中選出一個(gè)來(lái)工作，這就是環(huán)形計(jì)數(shù)器的工作時(shí)序，也稱為正常時(shí)序或有效時(shí)序。其它末被選中的循環(huán)時(shí)序稱為異常時(shí)序或無(wú)效時(shí)序。例如上述分析的環(huán)形計(jì)數(shù)器只循環(huán)一個(gè)“1”，因此不用經(jīng)過(guò)譯碼就可從各位觸發(fā)器的Q端得到順序脈沖輸出。2022-6-854(b

39、) 用移位寄存器構(gòu)成扭環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器是從Q3端反饋到D端，而扭環(huán)形計(jì)數(shù)器則是從Q3端反饋到D端。從Q3端扭向Q3端，故得名稱。扭環(huán)型計(jì)數(shù)器也稱約翰遜計(jì)數(shù)器。FF0Q0FF1Q1FF2Q2FF3Q3D0D1D2D3Q0Q1Q2Q3000010001100111000010011011111112022-6-855 扭環(huán)形計(jì)數(shù)器有2n個(gè)有效狀態(tài)，其余為無(wú)效狀態(tài)，存在自行啟動(dòng)問(wèn)題。附加適當(dāng)反饋邏輯可使約翰遜計(jì)數(shù)器自行啟動(dòng)。具體原則就是使非工作時(shí)序中的狀態(tài)向正常時(shí)序過(guò)渡。nnnnQQQQ3210Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CP0 Q1 Q2 Q3Q&FF0FF1FF2FF3邏輯電路圖0000100011001110111101110011000110011101010110110110001010100100無(wú)效狀態(tài)總能進(jìn)入有效循環(huán)體，有自啟動(dòng)能力2022-6-856FF0Q0FF1Q1FF2Q2FF3Q3D0D1D