第二十一章門電路和組合電路

1、 數(shù)字電路與模擬電路第1419章 模擬電路 第2023章 數(shù)字電路模擬信號：在數(shù)值上和時(shí)間上連續(xù)變化的信號。數(shù)字（脈沖）信號：在數(shù)值上和時(shí)間上均不連續(xù)的信號。模擬電路：輸入和輸出信號均為模擬信號的電子電路。數(shù)字電路：輸入和輸出信號均為數(shù)字信號的電子電路。研究模擬電路的目標(biāo)：研究輸入和輸出信號的大小和相位關(guān)系。數(shù)字電路的特點(diǎn)： 1、輸入和輸出信號均為脈沖信號。 2、電子元件工作在開關(guān)狀態(tài)（飽和或截止）。 3、研究的目標(biāo)是輸入和輸出間的邏輯關(guān)系。4、研究的工具是邏輯代數(shù)和二進(jìn)制計(jì)數(shù)法。5、抗干擾能力強(qiáng)，準(zhǔn)確度高。數(shù)字電路通常分為雙極型（TTL管）和場效應(yīng)管型（MOS管）兩類。 第第20章章 門電路

2、和組合邏輯電路門電路和組合邏輯電路P215 20.1 分立元件門電路分立元件門電路 P218一、最基本的三種邏輯關(guān)系一、最基本的三種邏輯關(guān)系1、與與 邏輯邏輯 （邏輯乘） 決定一件事情是否發(fā)生，所有條件必須全部具備，缺一不可。輸入（開關(guān)）：閉合為“1”， 打開為“0”。輸出（燈泡）：亮為“1”，滅為“0”。則：CBAZ2、或或邏輯邏輯 （邏輯加） 決定一件事情是否發(fā)生，只要具備一個(gè)（或一個(gè)以上）條件都行。條條大路通羅馬！CBAZ3、非非邏輯邏輯 （邏輯否定）AZ 二、分立元件門電路二、分立元件門電路1、二極管、二極管 與與門門 電路與符號 P220符號（AND 電路）工作原理0CBAVVV即為

3、低電平時(shí)CBADDD、同時(shí)導(dǎo)通左右VVZ3 . 0（一般為鍺管）則 Z= 0 （低電平） VVVVCBA30 ，（高電平）時(shí)D A 壓差大，首先導(dǎo)通。把 Z 點(diǎn)的電位鉗位在0.3V （低）。D B、D C 截止。Z 仍 = 0 （低電平） A、B、C中一個(gè)或一個(gè)以上為 低電平時(shí)。顯然 Z = 0VVVVCBA3（高電平）時(shí)VVZ3 . 3（高電平）則 Z = 1注意：高于多少伏為高電平?低于多少伏算低電平?不同場合，規(guī)定也不同。TTL 74系列中規(guī)定：00.5（0.8）V為輸出（入）低電平2.7（2.0）5V為輸出（入）高電平。在 CMOS 電路中：允許輸入低電平：基本上是 DDV3 . 0電

4、源電壓允許輸入高電平：基本上是 DDV7 . 0輸出電壓低電平：VVVSSOL05. 0為零電位即電源負(fù)極輸出電壓高電平：VVVDDOH05. 0 數(shù)字集成電路中，因不同的集成塊品種或同一種產(chǎn)品中的差異，其高、低電平值也有差異，因此以上所述數(shù)值并不是絕對的，可作為主要參考數(shù)值。真值表真值表（邏輯狀態(tài)表） 用符號和0、1 兩個(gè)數(shù)字表示輸入和輸出邏輯關(guān)系的表格。 輸 入 輸 出 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 CBAZ10000000 波形圖波形圖用試驗(yàn)21.1.1驗(yàn)證真值表用邏輯轉(zhuǎn)換儀（仍用實(shí)驗(yàn)21.1.1） 顯示真值表

5、、邏輯表達(dá)式用邏輯分析儀、字信號發(fā)生器驗(yàn)證波形圖（實(shí)驗(yàn)21.1.2）2、二極管、二極管 或門或門 電路與符號電路與符號 P220符號：1（OR電路）工作原理工作原理 輸入都為低電平時(shí)，三個(gè)二 極管同時(shí)導(dǎo)通，Z = 0有一個(gè)或一個(gè)以上為高電平時(shí)， Z就 鉗位在高電平。真值表真值表把實(shí)驗(yàn) 21.1.1 中的與門 改為或門，通過實(shí)驗(yàn)列出真值表、表達(dá)式，并驗(yàn)證真值表。 波形圖波形圖 把實(shí)驗(yàn) 21.1.2 中的與門換成或門，通過實(shí)驗(yàn)畫波形圖。3、三極管非門、三極管非門 電路與符號電路與符號 P221電路符號：1（NOT 電路）工作原理工作原理當(dāng) A 為低電平時(shí)，（適當(dāng)選擇R B1、R B2），使 T 截

6、止，D 導(dǎo)通則，Z 點(diǎn)電位被鉗位在3.3V左右， Z = 1當(dāng) A 為高電平時(shí)，正好 T 飽和導(dǎo)通，Z 點(diǎn)電位為0.3V 左右。則：Z = 0 真值表、波形圖略真值表、波形圖略4、與非門、與非門 與門輸出接非門222頁符號：（NAND 電路）ABCZ 5、或非門、或非門 1（NOR 電路）CBAZ20.2 集成門電路集成門電路一、一、TTL 與非門與非門1、電路、電路 225（218頁）2、工作原理、工作原理 226（218219頁）二、二、TTL 異或門異或門1、符號、符號 =1（XOR 電路）BABABAZ2、邏輯表達(dá)式、邏輯表達(dá)式 3、真值表、真值表 11輸 入輸 出ABBAZ00001

7、11100輸入相異時(shí)，輸出為 1。輸入相同時(shí)，輸出為0。與重合電路（同或門）正好相反。同或門BABABAZ 在使用 IC 卡的自動(dòng)提款機(jī)中，插入 IC 卡并輸入密碼后，要將輸入的密碼與原存的密碼進(jìn)行對照，確認(rèn)二者一致后，方能提取現(xiàn)金。 相當(dāng)于調(diào)查輸入信號是否與最初設(shè)定的信號相一致（重合），執(zhí)行這種操作的邏輯電路稱之為重合電路。三、三、TTL 三態(tài)輸出與非門三態(tài)輸出與非門三態(tài)門 TS 門1、符號、符號 E 、 控制端（使能端）EE 高電平（=1）有效，BAZ當(dāng) E = 0 時(shí)，無電 流出入， 即高阻態(tài)。E 低電平有效。2、應(yīng)用、應(yīng)用 230（223頁） 計(jì)算機(jī)中被廣泛應(yīng)用，總線傳遞信號時(shí)，讓各三

8、態(tài)門的控制端輪流處于高電平，使總線輪流接受各三態(tài)門的輸出。 利用一條總線就可以把多組數(shù)據(jù)送出去。20.3 邏輯代數(shù)（邏輯代數(shù)（P240）（布爾代數(shù)） 是研究邏輯關(guān)系的一種數(shù)學(xué)工具，被廣泛應(yīng)用于數(shù)字電路的分析和設(shè)計(jì)中。一、常用公式和定律一、常用公式和定律1、常量與常量之間的關(guān)系、常量與常量之間的關(guān)系 注意對偶規(guī)則：對函數(shù) F 進(jìn)行：0 1、1 0 +、+ 、A A的變換，且保持運(yùn)算的先后順序不變，所得的函數(shù)即為原函數(shù) F 的對偶式，記為 。F公式1：000公式 ：1111公式2：010公式 ：2101公式3：111公式 ：3000公式4：10 公式 ：01 2、常量與變量之間的關(guān)系、常量與變量之

9、間的關(guān)系 公式5：00 A公式 ：11A5公式6：AA1公式 ：AA06自等律公式7：1 AA公式 ：70 AA互補(bǔ)律)(AAFF配項(xiàng)43、與普通代數(shù)相似的定律、與普通代數(shù)相似的定律 交換律公式8：ABBA公式 ：8ABBA 結(jié)合律公式9：)()(CBACBA公式 ：9)()(CBACBA 分配律公式10：ACABCBA)(公式 ：01 )()(CABACBA該公式最難記，用得最多！可列真值表證明。4、幾個(gè)特殊的定律、幾個(gè)特殊的定律 同一律（重疊律）公式11：AAA公式 ：AAA11 AAAAAAAAAA同一變量相與、相或都等于該變量。結(jié)論： 還原律（非非律）公式12：AA 摩根定律（反演律）

10、摘帽公式公式13：CBACBA公式 ：31 CBACBA25個(gè)基本公式5、幾個(gè)常用重要公式、幾個(gè)常用重要公式 公式14：ABAAB（合并）公式15：ABAA（吸收）公式16：CAABBCCAAB找其中的規(guī)律證明：左邊=)(AABCCAAB)()(CBACAABCAB（吸收）CAAB公式17：BABAA（消去）證明：用公式01 左邊=)(BAAABA公式18：CABACAAB找其中的規(guī)律二、邏輯函數(shù)的表示方法二、邏輯函數(shù)的表示方法1、真值表、真值表 （狀態(tài)表）（狀態(tài)表）ZC00輸 入輸 出AB000001101110010111101110010110 用（邏輯）狀態(tài)表來表示一個(gè)邏輯關(guān)系，是比較

11、直觀的，能比較清楚地反映一個(gè)邏輯關(guān)系中輸出和輸入之間的關(guān)系。該狀態(tài)表是一個(gè)偶數(shù)判別電路。當(dāng)輸入變量中有偶數(shù)個(gè)1 時(shí) Z = 1。2、邏輯函數(shù)表達(dá)式、邏輯函數(shù)表達(dá)式 用與、或、非等運(yùn)算符號連接起來的等式。 由由真值表真值表列寫列寫邏輯表達(dá)式邏輯表達(dá)式243（233頁） 把真值表中函數(shù)值為 1 的各乘積項(xiàng)相加即可。乘積項(xiàng)輸入為0，則用其反變量。輸入為1，則用其原變量。輸入為，與其原變量無關(guān)，不用乘進(jìn)去。CABCBABCACBAZ 注意：如果函數(shù)值為0 的項(xiàng)少，也可以把為0 的乘積項(xiàng)相加，先求出 。Z3、邏輯圖、邏輯圖 由單元門電路按一定邏輯關(guān)系連接起來的電路圖。用軟件中的邏輯轉(zhuǎn)換儀驗(yàn)證。看實(shí)驗(yàn)21

12、.3.1 由邏輯表達(dá)式畫邏輯圖豎著畫 如262（251頁）習(xí)慣上為輸出，下為輸入。橫著畫 如255（243頁）習(xí)慣左為輸入，右為輸出。橫要平，豎要直，走線盡量不交叉。偶數(shù)判別電路的邏輯圖橫豎結(jié)合 如245（234頁）習(xí)慣輸入豎著，在上；輸出橫 著，在右。1111用軟件畫邏輯圖用實(shí)驗(yàn)23.3.2 驗(yàn)證 邏輯表達(dá)式 真值表 U1NOT1U2NOT1U3NOT1U4AND3&U5AND3&U6AND3&U7AND3&U81OR4 已知邏輯圖寫邏輯表達(dá)式由前向后，逐級列寫?？?51頁圖 20.6.2列邏輯表達(dá)式 4、卡諾圖、卡諾圖 將狀態(tài)表中每一個(gè)取值組合（即每一個(gè)最小

13、項(xiàng)），都用一個(gè)小方塊來表示，然后將所有小方塊按一定規(guī)則排列起來。20.4 邏輯函數(shù)的化簡（邏輯函數(shù)的化簡（P245） 一個(gè)確定的邏輯關(guān)系，如能找到最簡的表達(dá)式，不僅能夠更方便、更直觀地分析其邏輯關(guān)系，而且在設(shè)計(jì)具體的邏輯電路時(shí)，所用的元件也最少，一來降低了成本，性價(jià)比提高；二來提高了可靠性。常用方法1、公式法2、卡諾圖法一、公式法一、公式法 方便，但技巧性較強(qiáng)。要求熟練掌握和靈活運(yùn)用公式、定律。1、常用的方法、公式和定律、常用的方法、公式和定律 合并法：（整個(gè)消去某一變量）ABAAB 吸收法： （整個(gè)消去一項(xiàng)）AABACAABBCCAAB 消去法 ：（消去多余部分的變量）BABAA 配項(xiàng)法：把

14、某項(xiàng)乘（ ）AA目的以獲得新項(xiàng)，有利于重新組合。 加項(xiàng)法：AAABCCAABCAAB 分配律：)(CABABCA摩根定律（摘帽公式） CABACAAB2、舉例、舉例 ABCCABCBABCAF)()()(ABCCABABCCBAABCBCAABACBC 看246頁（235 例21.6.2） DBCDCBAABDABCYCDCBADBABDABC)()(DADBABDBADB)( CDCBADBABABC)(CDCBADBABCDDBCAAB)(CDDBCBABDBBCCDAB)(DBBDBCCDAB)(CDCBDBBDAB)(CDCBBAB)(CDB通過實(shí)驗(yàn) 21.3.1 中的邏輯轉(zhuǎn) 換儀驗(yàn)證

15、。（該軟件化簡邏輯表達(dá)式必須先得到真值表，而后由真值表再得到最簡式。）二、卡諾圖法二、卡諾圖法 不需記公式，能直接變成最簡形式，且易于掌握。但變量超過六個(gè)時(shí)，卡諾圖化簡也難于進(jìn)行。1、畫變量卡諾圖（規(guī)則）、畫變量卡諾圖（規(guī)則） 兩變量卡諾圖0001101100（ ）BA01（ ）BA10（ ）BA11（ ）AB簡化，把二進(jìn)制00、01、10、11碼變?yōu)?421碼。1021112081011如：0123且0、1、2、3這些編號不用寫出來。自己心里清楚就行了。 三變量卡諾圖 注意：按循環(huán)碼排列，以保證任意兩個(gè)相鄰的最小項(xiàng)之間只有一個(gè)變量改變。013245 76 四變量卡諾圖0132456712 1

16、3 15 148911 102、填卡諾圖、填卡諾圖 由真值表填卡諾圖看11幻燈片中的偶數(shù)判別電路 的真值表。 首先根據(jù)輸入變量的個(gè)數(shù)畫出 對應(yīng)的變量卡諾圖。 在函數(shù)值為 1 的最小項(xiàng)對應(yīng)的 卡諾圖小格中填 1 即可。 最小項(xiàng)最小項(xiàng)：每個(gè)變量最多只出現(xiàn)一次。BAA是最小項(xiàng)嗎？不是。 A、B、C 三個(gè)變量先畫三變量卡諾圖填 1 1111 由邏輯表達(dá)式填卡諾圖 首先將表達(dá)式展開成與或式。 畫變量卡諾圖。 在存在的最小項(xiàng)對應(yīng)的小格 中填 1 即可。例：ABCCABCBABCAF只有 A、B、C 三個(gè)變量畫三變量卡諾圖如右下圖所示填 1 1111 由最小項(xiàng)編號的邏輯函數(shù)填卡 諾圖。如 上式 F 用最小項(xiàng)

17、編號表示為：）， 7653(mF習(xí)慣按遞增順序排列！又如：），1310850(mFNn2（N 最小項(xiàng)最大編號）n 變量個(gè)數(shù) 應(yīng)畫 變量卡諾圖四填 1111113、卡諾圖化簡、卡諾圖化簡 -與或式與或式 首先按照上述方法畫出卡諾 圖。 將取值為 1，幾何相鄰的 個(gè)最小項(xiàng)，用矩形或方形圈 起來進(jìn)行合并。n2幾何相鄰： 相接、相對、重合。即：兩個(gè)（ ）22 n相鄰的項(xiàng)相鄰的 個(gè)項(xiàng)合并為一項(xiàng)，并消去 個(gè)因子。n2n即：保留一個(gè)圈內(nèi)最小項(xiàng)相同的變量，除去不同的變量。實(shí)際上用到公式：BBAAB合并，消去 1 個(gè)變量。四個(gè)（ ）相鄰的項(xiàng)合并，消去 2 個(gè)變量。42 n八個(gè)（ ） 相鄰的項(xiàng)合并，可消去 個(gè)變量

18、。82 n3畫圈的原則：畫圈的原則： 能畫大圈的，要盡量畫大圈。 用最少的圈覆蓋全部最小項(xiàng)， 每圈一個(gè)新圈，至少要有一個(gè) 新的最小項(xiàng)，以免產(chǎn)生多余項(xiàng)。 每一個(gè)取值為 1 的小方塊可以 被圈多次。應(yīng)用應(yīng)用：1、化簡：ABCCBACBACBAF1111相接，用封閉的圖形。相對，用半開口。相接的兩項(xiàng)合并，消B ，保留A C。相對的兩項(xiàng)合并，消B，保留CACAACF使乘積項(xiàng)的個(gè)數(shù)最少且不漏項(xiàng)。 一般先圈小圈，后圈大圈。2、DCBADCBAABCDDCABBCDADCBADCBADCBAF畫四變量卡諾圖填 111111111四個(gè)項(xiàng)相接，豎消 A ，橫消C。四個(gè)項(xiàng)重合，豎消 A，橫消 C。保留：BD保留：

19、DB看237238頁例題。數(shù)字電路按邏輯功能分類：組合邏輯電路時(shí)序邏輯電路下面先介紹組合邏輯電路數(shù)字電路要求：1、會(huì)分析常見的組合邏輯電路 的邏輯功能。如編碼器、 譯碼器、加法器、選擇器等。2、會(huì)設(shè)計(jì)簡單的組合邏輯電路。 如表決器、電機(jī)控制電路、燈 光控制電路等。20.5 組合邏輯電路組合邏輯電路一、定義、特點(diǎn)和基本表示方法一、定義、特點(diǎn)和基本表示方法1、定義、定義 任意時(shí)刻的穩(wěn)定輸出，只由該時(shí)刻各個(gè)輸入信號的取值組合來決定，而與電路的原狀態(tài)無關(guān)，這類電路稱為組合邏輯電路。（沒有記憶功能）2、特點(diǎn)、特點(diǎn) 輸出與原狀態(tài)無關(guān)。否則叫 時(shí)序邏輯電路（如計(jì)數(shù)器）。一般有多個(gè)輸入端、多個(gè)輸出 端，無反饋

20、，無記憶元件。 一般由基本門電路構(gòu)成。3、邏輯功能的表示方法、邏輯功能的表示方法 函數(shù)表達(dá)式），CBAfZ(適合小規(guī)模的 真值表（狀態(tài)表）適合小、中規(guī)模的 邏輯電路 卡諾圖 方框圖組合邏輯 電路n個(gè)輸入m個(gè)輸出二、組合邏輯電路的分析和設(shè)計(jì)方法二、組合邏輯電路的分析和設(shè)計(jì)方法邏輯 圖表達(dá) 式 化簡或變換真值 表功能分析流程設(shè)計(jì)流程表達(dá) 式化簡1、分析、分析 （P250） 根據(jù)給定的邏輯圖寫出各輸出 的邏輯函數(shù)表達(dá)式。從前（輸入）向后（輸出）， 逐級推寫。 對邏輯表達(dá)式進(jìn)行化簡或變換。 列出輸出函數(shù)的真值表。 將各種可能的輸入信號的取值組合代入簡化的表達(dá)式中進(jìn)行計(jì)算，求出真值表。 根據(jù)真值表，說明

21、給定電路的 基本功能?？?51（241頁 例21.7.2）2、設(shè)計(jì)（、設(shè)計(jì)（P252） 對提出的實(shí)際問題進(jìn)行邏輯抽象確定哪些是輸入變量？哪些是輸出函數(shù)？以及它們之間的相互關(guān)系等。 設(shè)定變量。輸入、輸出信號一般用英文字母來表示。狀態(tài)賦值：用 0 或 1 表示信號的 有關(guān)狀態(tài)，可用正邏輯，也可用負(fù)邏輯。 根據(jù)題意列其真值表。 根據(jù)題目的因果關(guān)系，把變量的各種取值和相應(yīng)的函數(shù)值，以表格形式一一列出。 由真值表寫出其邏輯表達(dá)式 ，并進(jìn)行化簡。 一般寫成標(biāo)準(zhǔn)的與非表達(dá)式，以便用中、大規(guī)模的集成電路實(shí)現(xiàn)之。 根據(jù)最簡邏輯表達(dá)式,（按要求）畫邏輯電路圖?？?52（241頁例21.7.3） 254（243頁例21.7.6） 20.6 加法器加法器 一、半加器一、半加器258（247頁）二、全加器二、全加器258（248頁）用實(shí)驗(yàn)21.6.1 驗(yàn)證20.7 編碼器、譯碼器及編碼器、譯碼器及 數(shù)字顯示數(shù)字顯示 實(shí)現(xiàn)一位二進(jìn)制加法，而不考慮低位的進(jìn)位數(shù)的 加法器。用于最低位的求和運(yùn)算。 不僅實(shí)現(xiàn)本位求和，還要考慮與低位的進(jìn)位數(shù)求和的二進(jìn)制加法運(yùn)算器。一、編碼器（一、編碼器（P261）1、概念、概念