D01邏輯門與觸發(fā)器應(yīng)用

1、12022-6-11周次實(shí)驗(yàn)內(nèi)容1、2儀器使用、運(yùn)放基本應(yīng)用 （16學(xué)時(shí)） 3單管放大器PSPICE軟件仿真過(guò)程（8學(xué)時(shí)）4、5單管放大器電路安裝、調(diào)試與性能參數(shù)測(cè)量 （16學(xué)時(shí)）6、7音響放大器設(shè)計(jì)（4學(xué)時(shí)）8 （4學(xué)時(shí)）9、10小規(guī)模數(shù)字集成電路應(yīng)用 （16學(xué)時(shí)）22022-6-11（4學(xué)時(shí)）17多功能數(shù)字鐘設(shè)計(jì)（24學(xué)時(shí)）14、15、1613籃球競(jìng)賽30s定時(shí)器設(shè)計(jì) （16學(xué)時(shí)）11、121832022-6-1142022-6-111. 集成邏輯門的應(yīng)用集成邏輯門的應(yīng)用 6.1.5 實(shí)驗(yàn)任務(wù)實(shí)驗(yàn)任務(wù) (p144)2. D觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì)觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì) 6.4.5 設(shè)

2、計(jì)任務(wù)設(shè)計(jì)任務(wù) 設(shè)計(jì)課題設(shè)計(jì)課題2 （ p163）52022-6-11從制造工藝分，有從制造工藝分，有TTL、CMOS門兩大類，從邏輯門兩大類，從邏輯功能上分，門電路有哪些主要的類型？功能上分，門電路有哪些主要的類型？門電路有哪些主要參數(shù)？如何測(cè)試這些參數(shù)？門電路有哪些主要參數(shù)？如何測(cè)試這些參數(shù)？在使用門電路時(shí)，應(yīng)該注意哪些問(wèn)題？在使用門電路時(shí)，應(yīng)該注意哪些問(wèn)題？門電路輸出端可以直接相連，實(shí)現(xiàn)門電路輸出端可以直接相連，實(shí)現(xiàn)“線與線與”嗎？嗎？如何給輸入端提供高、低電平？如何給輸入端提供高、低電平？62022-6-116.1.1 TTL門電路的主要參數(shù)及使用規(guī)則門電路的主要參數(shù)及使用規(guī)則1. T

3、TL與非門電路的主要參數(shù)與非門電路的主要參數(shù)2. TTL器件的使用規(guī)則器件的使用規(guī)則6.1.2 CMOS門電路的主要參數(shù)及使用規(guī)則門電路的主要參數(shù)及使用規(guī)則1. CMOS與非門電路的主要參數(shù)與非門電路的主要參數(shù)2. CMOS器件的使用規(guī)則器件的使用規(guī)則6.1.3 集成邏輯門的基本應(yīng)用集成邏輯門的基本應(yīng)用（以自學(xué)為主）（以自學(xué)為主）6.1.4 數(shù)字電路的調(diào)試技術(shù)數(shù)字電路的調(diào)試技術(shù)（以自學(xué)為主）（以自學(xué)為主）72022-6-111. TTL與非門電路的主要參數(shù)與非門電路的主要參數(shù) 靜態(tài)功耗靜態(tài)功耗PD: 輸出高電平輸出高電平VOH : 輸出低電平輸出低電平VOL : 扇出系數(shù)扇出系數(shù)NO :PD

4、50 mWVOH 3.5 V，為邏輯，為邏輯1；VOL 0.4 V，為邏輯，為邏輯0；NO = IOL/IIS & mA +5V IIS 1k RP 100 +VCC （+5V） + VO0.4V 為合格 mA V & 82022-6-111. TTL與非門電路的主要參數(shù)與非門電路的主要參數(shù) 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間tpd : 直流噪聲容限直流噪聲容限VNH和和VNL :tPLH50%50%50%50%tPHL輸入輸入同相同相輸出輸出tpd= (tPLH+tPHL)/2 tpd的數(shù)值很小，一般為幾納秒至幾十納秒。的數(shù)值很小，一般為幾納秒至幾十納秒。指輸入端所允許的輸入電

5、壓變化的極限范圍。指輸入端所允許的輸入電壓變化的極限范圍。VNH= VOH minVIH minVNL= VIL maxVOL max92022-6-112. TTL器件的使用規(guī)則器件的使用規(guī)則電源電壓電源電壓+VCC: 只允許在只允許在+5V10%范圍內(nèi)，超過(guò)范圍內(nèi)，超過(guò)該范圍可能會(huì)損壞器件或使邏輯功能混亂。該范圍可能會(huì)損壞器件或使邏輯功能混亂。電源濾波電源濾波 TTL器件的高速切換，會(huì)產(chǎn)生電流跳變，器件的高速切換，會(huì)產(chǎn)生電流跳變，其幅度約其幅度約4mA5mA。該電流在公共走線上的壓降會(huì)。該電流在公共走線上的壓降會(huì)引起噪聲干擾，因此，要引起噪聲干擾，因此，要盡量縮短地線以減小干擾盡量縮短地線

6、以減小干擾?？稍陔娫炊丝稍陔娫炊瞬⒔硬⒔?個(gè)個(gè)100 F的電容作為低頻濾波及的電容作為低頻濾波及1個(gè)個(gè)0.01 F0.1 F的電容的電容作為高頻濾波。作為高頻濾波。102022-6-11輸出端的連接輸出端的連接 不允許輸出端直接接不允許輸出端直接接+5V或接地或接地。除。除OC門門和三態(tài)和三態(tài)(TS)門外，其它門電路的輸出端門外，其它門電路的輸出端不允許并聯(lián)使用不允許并聯(lián)使用，否，否則，會(huì)引起邏輯混亂或損壞器件。則，會(huì)引起邏輯混亂或損壞器件。輸入端的連接：輸入端的連接：或門、或非門或門、或非門等等TTL電路的多余的輸入端電路的多余的輸入端只能接地只能接地，不，不能懸空；能懸空； 與門、與非門與

7、門、與非門等等TTL電路的多余輸入端電路的多余輸入端可以懸空可以懸空(相當(dāng)于相當(dāng)于接高電平接高電平)，但易受到外界干擾，可將它們接，但易受到外界干擾，可將它們接+VCC或與其它或與其它輸入端并聯(lián)使用，輸入端并聯(lián)時(shí)，從信號(hào)獲取的電流將增輸入端并聯(lián)使用，輸入端并聯(lián)時(shí)，從信號(hào)獲取的電流將增加。加。高電平輸入高電平輸入輸入端串入輸入端串入1只只1k 10k 電阻與電源連接電阻與電源連接 或直接接電源電壓或直接接電源電壓+VCC低電平輸入低電平輸入輸入端直接接地輸入端直接接地112022-6-111. CMOS與非門電路的主要參數(shù)與非門電路的主要參數(shù) 電源電壓電源電壓+VDD: +VDD一般在一般在+5

8、V+15V范圍內(nèi)均可范圍內(nèi)均可正常工作，并允許波動(dòng)正常工作，并允許波動(dòng)10%。靜態(tài)功耗靜態(tài)功耗PD : 約在微瓦量級(jí)。約在微瓦量級(jí)。輸出高電平輸出高電平VOH : VOHVDD 0.5V為邏輯為邏輯1。 輸出低電平輸出低電平VOL:VOLVSS+0.5V為邏輯為邏輯0(VSS=0V)。扇出系數(shù)扇出系數(shù)NO :在工作頻率較低時(shí)，扇出系數(shù)不受在工作頻率較低時(shí)，扇出系數(shù)不受限制。但在高頻工作時(shí)，由于后級(jí)門的輸入電容限制。但在高頻工作時(shí)，由于后級(jí)門的輸入電容成為主要負(fù)載，扇出系數(shù)將受到限制，一般成為主要負(fù)載，扇出系數(shù)將受到限制，一般NO=1020。122022-6-111. CMOS與非門電路的主要參

9、數(shù)與非門電路的主要參數(shù) 平均傳輸延遲時(shí)間平均傳輸延遲時(shí)間tpd : CMOS電路的平均傳輸延遲電路的平均傳輸延遲時(shí)間比時(shí)間比TTL電路的長(zhǎng)得多，通常電路的長(zhǎng)得多，通常tpd 200ns。直流噪聲容限直流噪聲容限VNH和和VNL : CMOS器件的噪聲容限通器件的噪聲容限通常以電源電壓常以電源電壓+VDD的的30%來(lái)估算。來(lái)估算。 當(dāng)當(dāng)+VDD= +5V時(shí)，時(shí)，VNH VNL=1.5V，可見(jiàn)，可見(jiàn)CMOS器件的噪聲容限比器件的噪聲容限比TTL電路的要大得多，因此，電路的要大得多，因此，抗干擾能力也強(qiáng)得多?？垢蓴_能力也強(qiáng)得多。 提高電源電壓提高電源電壓+VDD是提高是提高CMOS器件抗干擾能力器件

10、抗干擾能力的有效措施。的有效措施。132022-6-11l 電源電壓電源電壓+VDD:電源電壓不能接反，規(guī)定電源電壓不能接反，規(guī)定+VDD接電接電源正極，源正極，VSS接電源負(fù)極接電源負(fù)極(通常接地通常接地)。6.1.2 CMOS門電路的主要參數(shù)及使用規(guī)則門電路的主要參數(shù)及使用規(guī)則 輸出端的連接：輸出端的連接：輸出端不允許直接接輸出端不允許直接接+VDD或地，或地，除三態(tài)門外，不允許兩個(gè)器件的輸出端連接使用。除三態(tài)門外，不允許兩個(gè)器件的輸出端連接使用。輸入端的連接：輸入端的連接：輸入信號(hào)輸入信號(hào)Vi應(yīng)為應(yīng)為VSSViVDD，超出該，超出該范圍會(huì)損壞器件內(nèi)部的保護(hù)二極管或絕緣柵極，可在范圍會(huì)損壞

11、器件內(nèi)部的保護(hù)二極管或絕緣柵極，可在輸入端串接一只限流電阻輸入端串接一只限流電阻(10100 ) k ； 工作速度不高時(shí)，允許輸入端并聯(lián)使用。工作速度不高時(shí)，允許輸入端并聯(lián)使用。 多余的輸入端多余的輸入端不能懸空不能懸空，應(yīng)按邏輯要求接，應(yīng)按邏輯要求接+VDD或或VSS(地地)；142022-6-11 3. 門電路構(gòu)成的觸發(fā)器門電路構(gòu)成的觸發(fā)器 (a) (b) +5V R 1k vo vO S K 由由 1 到到 2 K 由由 2 到到 1 Q SR Q & 3.3k2 S 5V 74LS00 K 1 2 R & Q 152022-6-11 VCC(5V) Rc 4 130 R

12、c 2 1.6k Rb2 1.6k T4 T2 T3 T1 A B Re 2 1k D VC C(5V ) Rc 4 130 Rc 2 1.6 k Rb2 1.6 k T4 T2 T3 T1 A B Re 2 1k D vOHvOLX6.1.3 集成邏輯門的基本應(yīng)用集成邏輯門的基本應(yīng)用 為何普通與為何普通與非門的輸出端非門的輸出端不能并聯(lián)（線不能并聯(lián)（線與）使用？與）使用？162022-6-11 TTL 電路電路 TTL 電路電路 D C B A T1 T2 VCC RP L 6.1.3 集成邏輯門的基本應(yīng)用集成邏輯門的基本應(yīng)用 CDABRL A B C D & VCC172022-6

13、-11VOH 4. OC門和三態(tài)門和三態(tài)(TS)門的應(yīng)用門的應(yīng)用 因因OC門輸出端是懸空的，門輸出端是懸空的，使用時(shí)一定要在使用時(shí)一定要在輸出端與電輸出端與電源源之間接一電阻之間接一電阻RL。 & 5V 74LS00 RL & & VCC 74LS03 & m & n n個(gè)個(gè)OC門線與驅(qū)動(dòng)門線與驅(qū)動(dòng)TTL門電路門電路IHOHmin OHCCmaxLImnIVVR IIHIIHILIOH182022-6-11 4. OC門和三態(tài)門和三態(tài)(TS)門的應(yīng)用門的應(yīng)用 因因OC門輸出端是懸空的，門輸出端是懸空的，使用時(shí)一定要在使用時(shí)一定要在輸出端與電輸出端與電源源

14、之間接一電阻之間接一電阻RL。IHOHmin OHCCmaxLImnIVVR VOL & 5V 74LS00 RL & & VCC 74LS03 & m & n n個(gè)個(gè)OC門線與驅(qū)動(dòng)門線與驅(qū)動(dòng)TTL門電路門電路IILIILILIOLVOHVOHIOHILOLmax OLCCmin LmIIVVR 192022-6-11 A1 C1 1 EN Y1 74LS1251A1C1EN1EN1EN1A2C2A3C3Y1Y2Y3總線6.1.3 集成邏輯門的基本應(yīng)用集成邏輯門的基本應(yīng)用 三態(tài)三態(tài)(TS)(TS)門與普通門電路不同之處在于多了一個(gè)門與普通門電路不同之處在

15、于多了一個(gè)控制端控制端( (又稱禁止端或又稱禁止端或使能端使能端ENEN) ) 。 將三態(tài)緩沖驅(qū)動(dòng)器的將三態(tài)緩沖驅(qū)動(dòng)器的輸出端輸出端直接并聯(lián)到一條直接并聯(lián)到一條公共總線上公共總線上，當(dāng)它們的，當(dāng)它們的控制端控制端Ci 輪流為低電平輪流為低電平時(shí)，可將各組數(shù)據(jù)輪流時(shí)，可將各組數(shù)據(jù)輪流地傳送到總線上。地傳送到總線上。 202022-6-111. 集成邏輯門的應(yīng)用集成邏輯門的應(yīng)用 6.1.5 實(shí)驗(yàn)任務(wù)實(shí)驗(yàn)任務(wù) (p144)2. D觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì)觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì) 6.4.5 設(shè)計(jì)任務(wù)設(shè)計(jì)任務(wù) 設(shè)計(jì)課題設(shè)計(jì)課題2 （ p163）212022-6-11Lmin OHCCmaxLIVV

16、R 1. 集成邏輯門的應(yīng)用：集成邏輯門的應(yīng)用： P144 對(duì)發(fā)光二極管：對(duì)發(fā)光二極管：VF1.5V，IF=2mA進(jìn)行計(jì)算。進(jìn)行計(jì)算。 74LS00 & 5V RD & & 74LS03 vi D RL vo1 vo2 vo VOHILIIHIOHIF電流電流 IL=2*IIH +IOH+IF 輸出為高電平輸出為高電平VOH時(shí)：時(shí)：FFmin OHDIVVR 輸出為低電平輸出為低電平VOL時(shí)：時(shí)：ILOLmax OLCCminL*2IIVVR 74LS00 & 5V RD & & 74LS03 vi D RL vo1 vo2 vo VoLIOLIL

17、IIL222022-6-11 D觸發(fā)器最常見(jiàn)的觸發(fā)方式是觸發(fā)器最常見(jiàn)的觸發(fā)方式是上升沿觸發(fā)上升沿觸發(fā)。D觸觸發(fā)器的特征方程為發(fā)器的特征方程為 Qn+1=Dn 常見(jiàn)的常見(jiàn)的D觸發(fā)器有觸發(fā)器有雙雙D(74LS74） 4D(74LS175) 8D(74LS273) 等等 D觸發(fā)器除用來(lái)組成觸發(fā)器除用來(lái)組成計(jì)數(shù)器計(jì)數(shù)器、鎖存器鎖存器、移位寄存器移位寄存器等時(shí)等時(shí)序邏輯電路外，還可用來(lái)實(shí)現(xiàn)序邏輯電路外，還可用來(lái)實(shí)現(xiàn)某些特定功能某些特定功能。 74LS74功能表功能表輸輸 入入輸輸 出出預(yù)置預(yù)置PR消除消除CLR時(shí)鐘時(shí)鐘CPDQ0110100100不不定定11 11011 001110Q0232022-6

18、-11Q1Q0Y3Y2Y1Y0001110011101101011110111 設(shè)計(jì)要求（見(jiàn)框圖）：設(shè)計(jì)要求（見(jiàn)框圖）： 請(qǐng)用請(qǐng)用74LS74和邏輯門設(shè)計(jì)并組裝一個(gè)模和邏輯門設(shè)計(jì)并組裝一個(gè)模4的計(jì)數(shù)器，時(shí)鐘的計(jì)數(shù)器，時(shí)鐘CP為為1Hz； 用邏輯門設(shè)計(jì)并組裝一個(gè)用邏輯門設(shè)計(jì)并組裝一個(gè)“2-4線譯碼器線譯碼器”（見(jiàn)真值表）；（見(jiàn)真值表）； 譯碼器的輸出接發(fā)光二極管，每次只允許一只發(fā)光管亮，譯碼器的輸出接發(fā)光二極管，每次只允許一只發(fā)光管亮，使發(fā)光二極管輪流發(fā)光；使發(fā)光二極管輪流發(fā)光；3. D觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì)觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì):模模4計(jì)計(jì)數(shù)數(shù)器器2-4線線譯譯碼碼器器12k5 VCP

19、CLRQ1Q0Y3Y2Y1Y02-4線譯碼器真值表線譯碼器真值表問(wèn)題問(wèn)題1：設(shè)計(jì)一個(gè)模設(shè)計(jì)一個(gè)模4的計(jì)數(shù)器，需要用幾個(gè)的計(jì)數(shù)器，需要用幾個(gè) D觸發(fā)器？觸發(fā)器？問(wèn)題問(wèn)題2：根據(jù)設(shè)計(jì)框圖，你推測(cè)會(huì)看到什么根據(jù)設(shè)計(jì)框圖，你推測(cè)會(huì)看到什么樣的實(shí)驗(yàn)結(jié)果？樣的實(shí)驗(yàn)結(jié)果？242022-6-111. 集成邏輯門集成邏輯門 信號(hào)源用信號(hào)源用TTL OUT端子輸出信號(hào)；端子輸出信號(hào)； 電源（電源（5V），核對(duì)無(wú)誤，再接入?。?，核對(duì)無(wú)誤，再接入！ 觀察波形時(shí)，示波器用觀察波形時(shí)，示波器用直流耦合直流耦合輸入方式；輸入方式； 驗(yàn)收時(shí)，要有驗(yàn)收時(shí)，要有RL、 RD的計(jì)算過(guò)程的計(jì)算過(guò)程; 用坐標(biāo)紙畫出用坐標(biāo)紙畫出vi、vo、vo1、vo2的波形并標(biāo)出的波形并標(biāo)出VOH、VOL的值；的值； 畫出邏輯電路圖（應(yīng)標(biāo)上管腳號(hào)）畫出邏輯電路圖（應(yīng)標(biāo)上管腳號(hào)）;252022-6-112. D觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì)觸發(fā)器與邏輯門應(yīng)用電路設(shè)計(jì) P1