394——計(jì)算機(jī)組成原理

1、計(jì)算機(jī)組成原理?課程模擬試題 A卷一、單項(xiàng)選擇題1. 計(jì)算機(jī)操作的最小單位時(shí)間是A .A. 時(shí)鐘周期；B. 指令周期；C. CPU周期;D. 中斷周期.2. 一個(gè)16KX 32位的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是 B_.A. 48;B. 46;C. 36;D. 32.3. 在單總線結(jié)構(gòu)的CPU中,連接在總線上的多個(gè)部件 B oA. 某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù),并且只有一個(gè)可以從總線接收 數(shù)據(jù)；B. 某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù),但可以有多個(gè)同時(shí)從總線接收 數(shù)據(jù)；C. 可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù), 并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；D. 可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù),但可以有一個(gè)

2、同時(shí)從總線接收數(shù)據(jù).4. 存儲(chǔ)字長是指B.A. 存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼組合個(gè)數(shù)；B. 存放在一個(gè)存儲(chǔ)單元中的二進(jìn)制代碼位數(shù)；C. 存儲(chǔ)單元的個(gè)數(shù)；D. 機(jī)器指令的位數(shù).5. 以下器件中存取速度最快的是C .A. Cache；B. 主存；C. 存放器；D. 輔存.6. 主存和CPU之間增加高速緩沖存儲(chǔ)器的目的是 .A. 解決CPU和主存之間的速度匹配問題；B. 擴(kuò)大主存容量；C. 既擴(kuò)大主存容量,乂提升了存取速度；D. 擴(kuò)大輔存容量.7. 下述說法中 C 正確的.A. 半導(dǎo)體RAM信息可讀可寫,且斷電后仍能保存信息；B. 半導(dǎo)體RAM屆丁易失性存儲(chǔ)器,但靜態(tài)RAM中的存儲(chǔ)信息是不易失的

3、；C. 半導(dǎo)體RAM屆丁易失性存儲(chǔ)器,其中靜態(tài) RAM只有在不掉電時(shí),所存 儲(chǔ)的信息是不易失的；D. 半導(dǎo)體ROM雖然是只讀存儲(chǔ)器,但斷電后信息仍會(huì)喪失.8. DMA方式的接口電路中有程序中斷部件,其作用是 C oA. 實(shí)現(xiàn)數(shù)據(jù)傳送；B. 向CPU提出總線使用權(quán)；C. 數(shù)據(jù)傳輸結(jié)束時(shí)向CPU發(fā)送中斷請求；D. 實(shí)現(xiàn)周期挪用.9. 在中斷周期中,將允許中斷觸發(fā)器置“ 0的操作由 A _充成.A. 硬件；B. 關(guān)中斷指令；C. 開中斷指令；D. 軟件10. 計(jì)算機(jī)中表示地址時(shí),采用 D oA. 原碼；B. 補(bǔ)碼；C. 反碼；D. 無符號(hào)數(shù).11. 運(yùn)算器由許多部件組成,其核心局部是 B_.A. 數(shù)

4、據(jù)總線；B. 算術(shù)邏輯運(yùn)算單元；C. 累加存放器；D. 多路開關(guān).12. 當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí),應(yīng)該執(zhí)行以下操作 _C oA. 向左規(guī)格化；B. 向右規(guī)格化；C. 發(fā)出出錯(cuò)信息；D. 舍入處理.13. 某計(jì)算機(jī)字長是16位,存儲(chǔ)容量是1MB,按字編址,它的尋址范圍是A. 512K;B. 1M;C. 512KBD. 1MB.14. 直接、間接、立即三種尋址方式指令的執(zhí)行速度,由快至慢的排序是C.A. 直接、立即、間接；B. 直接、間接、立即；C. 立即、直接、間接；D. 立即、間接、直接.15. 以下表達(dá)中錯(cuò)誤的選項(xiàng)是 B.A. 指令周期的第一個(gè)操作是取指令；B. 為了進(jìn)行取指令操作,限制器需要

5、預(yù)先得到相應(yīng)的指令；C. 取指令操作是限制器自動(dòng)進(jìn)行的；D. 指令第一字節(jié)含操作碼.16. 在二地址指令中D 是*確的.A. 指令的地址碼字段存放的一定是操作數(shù)；B. 指令的地址碼字段存放的一定是操作數(shù)地址；C. 運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中；D. 指令的地址碼字段存放的一定是操作碼.17. DMA訪問主存時(shí),讓CPU處于等待狀態(tài),等DMA 的一批數(shù)據(jù)訪問結(jié)束后,CPU再恢復(fù)工作,這種情況稱作AA. 停止CPU訪問主存；B. 周期挪用；C. DMA與CPU交替訪問；D. DMA.18. 在CPU的存放器中,B 用戶是完全透明的.A. 程序計(jì)數(shù)器；B. 指令存放器；C. 狀態(tài)存

6、放器；D. 通用存放器.19. 以下表達(dá) C 正確的.A. 外部設(shè)備一旦發(fā)出中斷請求,便立即得到CPU的響應(yīng)；B. 外部設(shè)備一旦發(fā)出中斷請求,CPU應(yīng)立即響應(yīng)；C. 中斷方式一般用于處理隨機(jī)出現(xiàn)的效勞請求；D. 程序查詢用于鍵盤中斷.20. 微程序放在 B 中.A. 存儲(chǔ)器限制器；B. 限制存儲(chǔ)器；C. 主存儲(chǔ)器；D. Cache二、計(jì)算題1、設(shè)機(jī)器數(shù)字長為8位含1位符號(hào)位在內(nèi),寫出真值-13/64對(duì)應(yīng) 的原碼、反碼和補(bǔ)碼形式；解：首先寫出真值-1364的二進(jìn)制代碼形式：即-13/64= -0.00110101 該真值對(duì)應(yīng)的原碼：1.00110102 由原碼求出對(duì)應(yīng)的反碼：1.11001013

7、 由原碼求出對(duì)應(yīng)的補(bǔ)碼：1.1100110.2、 X = -0.10101, Y = +0.110111求X+Y卜和X-Y卜,采用雙符號(hào)位方案判別運(yùn)算結(jié)果是否溢出.解：采用雙符號(hào)位方案, 兇補(bǔ)= 11.01011, Y補(bǔ)=00.11011, -Y補(bǔ)=11.00101 那么：X+Yh=兇補(bǔ)+Y補(bǔ)= 11.01011+00.11011=00.00110 運(yùn)算結(jié)果的兩 個(gè)符號(hào)位相同,無溢出.X-Y卜=兇補(bǔ)+-Y補(bǔ)= 11.01011 + 11.00101 = 10.10000 運(yùn)算結(jié)果的兩個(gè)符 號(hào)位不相同,溢出.2計(jì)算XX Y源=?寫出詳細(xì)計(jì)算步驟.設(shè)存放器A=00.00000 初始局部積B=|X|

8、=00.10101存放被乘數(shù),C=|Y|=.11011存放乘數(shù)步數(shù)條件操作AC Cn J判斷位00.00000.11011第1步Cn =1+B+00.1010100.1010100.010101.1101第2步Cn =1+B+00.1010100.1111100.0111111.110第3步Cn =0+ 0+00.0000000.0111100.00111111.11第4步Cn =1+B+00.1010100.1110000.011100111.1第5步Cn =1+B+00.1010101.0001100.1000110111加符號(hào)位Sm&=1,得原碼乘法的乘積為XX Y原=1.113、 X=

9、2七X 0.101100, Y=2七10x P.100100用浮點(diǎn)規(guī)格化補(bǔ)碼加法求X+Yh 階碼、尾數(shù)均用補(bǔ)碼表示要求寫出計(jì)算步驟.解：X補(bǔ)= 1,101, 00.101100Yh=1,110, 11.011100 浮點(diǎn)補(bǔ)碼格式1判零,對(duì)階,X尾右移 階碼加1, X補(bǔ)= 1,110, 00.010110. 文寸階后尾數(shù)求和,X+Y卜= 1,110, 11.110010.2尾數(shù)規(guī)格化X+Y*左移2位,階碼減2,得最后結(jié)果：X+Y=1,100, 11.001000,即 X+Y=2100x - 0.111000三、簡做題1、中斷響應(yīng)的條件是什么？中斷響應(yīng)主要完成哪些操作？參考答案：CPU響應(yīng)中斷的條

10、件如下：1有中斷請求；2 CPU允許中斷,即中斷允許狀態(tài)IF=1 或EINT=1;3一條指令執(zhí)行結(jié)束.中斷響應(yīng)主要完成的操作包括：1保護(hù)程序的斷點(diǎn)；2關(guān)中斷；3轉(zhuǎn)中斷效勞程序入口.上述操作,在中斷周期中,由硬件中斷隱指令完成.2、簡要說明動(dòng)態(tài)RAM的各種刷新方式及其特點(diǎn).參考答案:動(dòng)態(tài)RAM的刷新方式有集中式刷新、分散式刷新、異步式刷 新和透明式刷新等四種方式.集中式刷新的特點(diǎn)：在最大刷新間隔時(shí)間內(nèi),集中安排一段時(shí)間進(jìn)行刷新. 其缺點(diǎn)是進(jìn)行刷新時(shí)必須停止讀、寫操作.這對(duì)主機(jī)而言是個(gè)“死區(qū)分散式刷新的特點(diǎn)：刷新工作安排在系統(tǒng)的存取周期內(nèi)進(jìn)行, 對(duì)主機(jī)而言不 再有“死區(qū).但該方式加長了系統(tǒng)的存取周

11、期,存在無謂刷新,降低了整機(jī)運(yùn) 行效率.因此,分散方式刷新不適用丁高速存儲(chǔ)器.異步式刷新的特點(diǎn)：結(jié)合了上述兩種方式的優(yōu)點(diǎn),充分利用了最大刷新間隔. 相對(duì)丁分散式刷新而言,它減少了刷新次數(shù)；相對(duì)丁集中方式來說,主機(jī)的“死 區(qū) 乂縮短很多.因此,這種方式使用得比擬多.透明式刷新的特點(diǎn)：該方式不占用CPU時(shí)間,對(duì)CPU而言是透明的操作； 但限制線路復(fù)雜.3、比擬組合邏輯限制方式和微程序限制方式的優(yōu)缺點(diǎn).參考答案：1組合邏輯限制器的優(yōu)點(diǎn)是運(yùn)行速度快,缺點(diǎn)是設(shè)計(jì)與實(shí)現(xiàn)復(fù)雜,調(diào)試或 修改困難,但隨著EDA工具的成熟,該缺點(diǎn)已得到很大緩解.2微程序的限制器的優(yōu)點(diǎn)是結(jié)構(gòu)規(guī)整,設(shè)計(jì)效率高,易丁修改,適用丁實(shí) 現(xiàn)

12、系列計(jì)算機(jī)產(chǎn)品的限制器,缺點(diǎn)是運(yùn)行速度慢.四、分析設(shè)計(jì)題1、采用4KX 8的RAM芯片,構(gòu)成8KX 16的存儲(chǔ)器.1畫出存儲(chǔ)器的邏輯框圖,圖中標(biāo)明信號(hào)線的種類、方向、條數(shù).2用十六進(jìn)制寫出該存儲(chǔ)器占用的地址空間.答：2.該存儲(chǔ)器占用的地址空間：0000H-7FFFH 按字編址2、 設(shè)CPU中各部件及其相互連接關(guān)系如以下圖所示.圖中W是寫限制標(biāo)志, R是讀限制標(biāo)志,PC具有自動(dòng)加1功能.此外,還有B、C、E、F、H、L等6個(gè) 存放器,它們各自的輸入端和輸出端都與內(nèi)部總線 Bus相連,并分別受限制信號(hào) 限制.對(duì)丁指令A(yù)DD己C 指令功能：B + C tB,二者均為存放器直接尋 址方式,要求寫出完成

13、該指令所需要的全部微操作及節(jié)拍安排要求：從取指令開始CPU微操作命令形成部件MARIR11 PC內(nèi)部總線Bus* MDRACCR1ALUR2計(jì)算機(jī)組成原理?課程模擬試題 B卷、單項(xiàng)選擇題CPU響應(yīng)中斷的時(shí)間是A .中斷源提出請求.指令的取指周期結(jié)束C.指令的執(zhí)行周期結(jié)束.指令的間址周期結(jié)束2.在運(yùn)算器中不包含A .狀態(tài)存放器.內(nèi)部數(shù)據(jù)總線.地址存放器3.總線中地址線的作用是.只用丁選擇存儲(chǔ)器單元;.由設(shè)備向主機(jī)提供地址;.用丁選擇指定存儲(chǔ)器單元和I/O設(shè)備接口電路的地址;.即傳送地址乂傳送數(shù)據(jù).4.存取周期是指A. 存儲(chǔ)器的寫入時(shí)間;B. 存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間;C. 存儲(chǔ)器進(jìn)

14、行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間;D. 指令執(zhí)行時(shí)間.5. 存放欲執(zhí)行指令的存放器是 D oA. MARB. PC;C. MDRD. IR.6. 計(jì)算機(jī)中表小地址時(shí),米用 DoA. 原碼；B. 補(bǔ)碼；C. 反碼；D. 無符號(hào)數(shù).7 .采用變址尋址可擴(kuò)大尋址范圍,且 CA. 變址存放器內(nèi)容由用戶確定,在程序執(zhí)行過程中不可變；B. 變址存放器內(nèi)容由操作系統(tǒng)確定,在程序執(zhí)行過程中可變；C. 變址存放器內(nèi)容由用戶確定,在程序執(zhí)行過程中可變；D. 變址存放器內(nèi)容由操作系統(tǒng)確定,在程序執(zhí)行過程不中可變8.一個(gè)512KB的存儲(chǔ)器,其地址線和數(shù)據(jù)線的總和是 CA. 17;B. 19;C. 27;D. 29

15、.9 .設(shè)機(jī)器字長為 64位,存儲(chǔ)容量為128MB假設(shè)按字編址,它的尋址范圍是B oA. 16MBB. 16MC. 32MD. 32MB10.在浮點(diǎn)機(jī)中,判斷補(bǔ)碼規(guī)格化形式的原那么是 _C oA. 尾數(shù)的符號(hào)位與第一數(shù)位不同；B. 尾數(shù)的第一數(shù)位為1,數(shù)符任意；C. 尾數(shù)的符號(hào)位與第一數(shù)位相同；D. 階符與數(shù)符不同.11. I/O與主機(jī)交換信息的方式中,中斷方式的特點(diǎn)是 C oA. CPU與設(shè)備申行工作,數(shù)據(jù)傳送與主程序申行工作；B. CPU與設(shè)備申行工作,數(shù)據(jù)傳送與主程序并行工作；C. CPU與設(shè)備并行工作,數(shù)據(jù)傳送與主程序申行工作；D. CPU與設(shè)備并行工作,數(shù)據(jù)傳送與主程序并行工作.12

16、 .設(shè)存放器內(nèi)容為,假設(shè)它等于-127,那么為 DA. 原碼；B. 補(bǔ)碼；C. 反碼；D. 移碼.13. 在程序的執(zhí)行過程中,Cache與主存的地址映象是由 _D.A. 程序員調(diào)度的；B. 操作系統(tǒng)治理的；C. 由程序員和操作系統(tǒng)共同協(xié)調(diào)完成的；D. 硬件自動(dòng)完成的.14. I/O采用統(tǒng)一編址時(shí),進(jìn)行輸入輸出操作的指令是 C oA. 限制指令；B. 訪存指令；C. 輸入輸出指令；D. 程序指令.15. 在二地址指令中 正確的.A. 指令的地址碼字段存放的一定是操作數(shù)；B. 指令的地址碼字段存放的一定是操作數(shù)地址；C. 運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中；D. 指令的地址碼字段存放的

17、一定是操作碼.16 .總線的異步通信方式 .A. 不采用時(shí)鐘信號(hào),只采用握手信號(hào)；B. 既采用時(shí)鐘信號(hào),乂采用握手信號(hào)；C. 既不采用時(shí)鐘信號(hào),乂不采用握手信號(hào)；D. 采用時(shí)鐘信號(hào),不采用握手信號(hào).17. CPU不包括 A A. 地址存放器；B. 指令存放器IR;C. 地址譯碼器；D. 通用存放器.18. 當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí),應(yīng)該執(zhí)行以下操作 .A. 向左規(guī)格化；B. 向右規(guī)格化；C. 發(fā)出出錯(cuò)信息；D. 舍入處理.19. 在中斷周期中,由 D允許中斷觸發(fā)器置“ 0.A. 關(guān)中斷指令；B. 機(jī)器指令；C. 開中斷指令；D. 中斷隱指令.20 .下述說法中 B 正確的.A. EPROMS可改寫

18、的,因而也是隨機(jī)存儲(chǔ)器的一種；B. EPROMS可改寫的,但它不能用作為隨機(jī)存儲(chǔ)器用；C. EPROMR能改寫一次,故不能作為隨機(jī)存儲(chǔ)器用；D. EPROMS可改寫的,但它能用作為隨機(jī)存儲(chǔ)器用.二、計(jì)算題x = -0.1011, y = +0.1101,機(jī)器數(shù)的符號(hào)位采用雙符號(hào)位表示.求 1. X 原=?丫原=?2. X 補(bǔ)=?丫補(bǔ)=?3. X+Y =?X-Y補(bǔ)=?并分別討論其溢出情況.參考答案：1 . X 原=11. 1011Y原=00.11012. X # =11.0101Y補(bǔ)=00.11013. X+YR =X 補(bǔ) +Y卜=11.0101+00.1101=00.0010結(jié)果的兩個(gè)符 號(hào)位

19、相同,無溢出.X-丫葉=X 補(bǔ) +-Y卜=11.0101 + 11.0011 = 10.1000結(jié)果的兩個(gè)符號(hào)位不 相同,為10,產(chǎn)生下溢.三、簡做題1、I/O設(shè)備與主機(jī)交換信息時(shí),共有哪幾種限制方式？簡述它們的特點(diǎn)2、說明微程序限制器的根本工作原理.3、試比擬靜態(tài)RAM日動(dòng)態(tài)RAM勺特點(diǎn).1、I/O設(shè)備與主機(jī)交換信息時(shí),共有哪幾種限制方式？簡述它們的特點(diǎn)參考答案:I/O設(shè)備與主機(jī)交換信息時(shí),共有5種限制方式：程序查詢方式、程序中斷方式、DMA 方式、I/O通道方式和I/O處理機(jī)方式.其中前 3種方式是根本的且廣泛應(yīng)用的限制方式.程序查詢方式的特點(diǎn)：限制簡單,硬件開銷?。籆PU與外設(shè)是串行工作

20、的,系統(tǒng)效率低.適用于CPU不太忙且傳送速度要求不太高的場合.程序中斷方式的特點(diǎn)：CPU和外設(shè)可并行工作,提升了 CPU的效率,不僅適于主機(jī)和 外設(shè)之間的數(shù)據(jù)交換,還特別適于對(duì)外界隨機(jī)事件的處理.適用于CPU較忙,傳送速度不太高的系統(tǒng)中,尤其適合實(shí)時(shí)限制及緊急事件的處理.DMA方式的特點(diǎn)：完全由硬件DMA限制器負(fù)責(zé)完成信息交換,信息傳遞從以CPU 為中央,轉(zhuǎn)為以內(nèi)存為中央,CPU和外設(shè)可并行工作,對(duì)高速大批量數(shù)據(jù)傳送特別有用.但缺點(diǎn)是只能進(jìn)行簡單數(shù)據(jù)交換,電路結(jié)構(gòu)復(fù)雜,硬件開銷大.2、說明微程序限制器的根本工作原理.參考答案：1將限制器所需要的微操作命令,以微代碼的形式編成微指令,存在專門 的

21、限制存儲(chǔ)器中；2CPUL行機(jī)器指令時(shí),從限制存儲(chǔ)器中取出微指令；3對(duì)微指令中的操作限制字段進(jìn)行解釋,即產(chǎn)生執(zhí)行機(jī)器指令所需的微操 作命令序歹0.3、試比擬靜態(tài)RAkfi動(dòng)態(tài)RAM勺特點(diǎn).參考答案：1靜態(tài)RAM的特點(diǎn)：依靠雙穩(wěn)態(tài)觸發(fā)器保存信息,不斷電信息不喪失；功 耗較大,集成度較低,速度快,每位價(jià)格高,適合丁作 Cache或存取速度要求較 高的小容量主存.2動(dòng)態(tài)RAM的特點(diǎn)：依靠電容存儲(chǔ)電荷來保存信息,需刷新電路進(jìn)行動(dòng)態(tài) 刷新；功耗較小,集成度高,每位價(jià)格較低,適合丁作大容量主存.四、分析設(shè)計(jì)題1、采用1KX 4的RA祁片,構(gòu)成4KX 8的存儲(chǔ)器.1畫出存儲(chǔ)器的邏輯框圖,圖中標(biāo)明信號(hào)線的種類、

22、方向、條數(shù)2用十六進(jìn)制寫出該存儲(chǔ)器占用的地址空間.仲CPUA SWciAnciI IM性2.用十六進(jìn)制寫出存儲(chǔ)器占用的地址空間.0-3FFFFF2、單總線結(jié)構(gòu)主機(jī)框圖如下,存儲(chǔ)器按字編址.指令格式為：ADD R0 , (R3)；源操作數(shù)R3為存放器間接尋址,目的操作數(shù)R0為存放器直接尋址.操作形式為:(R0)+(R3) R0).寫出該指令的執(zhí)行流程(從取指令開始).計(jì)算機(jī)組成原理?課程模擬試題 C卷、單項(xiàng)選擇題1. 馮諾伊曼機(jī)的根本特征是.A. 采用十進(jìn)制表示數(shù)據(jù)和指令；B. 預(yù)先存儲(chǔ)程序；C. 堆棧操作；D. 存儲(chǔ)器按內(nèi)容選擇地址.2. 以下描述中 B 正確的.A. 限制器能理解、解釋并執(zhí)行

23、所有的指令及存儲(chǔ)結(jié)果；B. 一臺(tái)計(jì)算機(jī)包括運(yùn)算器、限制器、存儲(chǔ)器、輸入設(shè)備和輸出設(shè)備等五大 組成成局部；C. 所有的數(shù)據(jù)運(yùn)算都在CPU的限制器中完成；D. 以上答案都正確.3. _C 區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù).A. 存儲(chǔ)器；B. 運(yùn)算器；C. 限制器；D. 用戶.4. 總線的異步通信方式A .A. 不采用時(shí)鐘信號(hào),只采用握手信號(hào)；B. 既采用時(shí)鐘信號(hào),乂采用握手信號(hào)；C. 既不采用時(shí)鐘信號(hào),乂不采用握手信號(hào)；D. 既采用時(shí)鐘信號(hào),乂采用握手信號(hào).5. 存放欲執(zhí)行指令的存放器是 D .A. MAR;B. PC;C. MDR;D. IR.6. 一個(gè)16KX 32位的存儲(chǔ)器,其地址線和數(shù)據(jù)

24、線的總和是 B.A. 48;B. 46;C. 36;D. 32.7. 常用的虛擬存儲(chǔ)器尋址系統(tǒng)由A兩級(jí)存儲(chǔ)器組成.A. 主存輔存；B. Cache-主存；C. Cach 輔存；D .主存一硬盤.8. DMA 接口 _B.A. 可以用丁主存與主存之間的數(shù)據(jù)交換；B. 內(nèi)有中斷機(jī)制；C. 內(nèi)有中斷機(jī)制,可以處理異常情況；D. 內(nèi)無中斷機(jī)制9. 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí),采用 A ,主機(jī)與設(shè)備是申行工作的.A. 程序查詢方式；B. 中斷方式；C. DMA方式；D. 通道.10. 微程序放在 B_中.A. 存儲(chǔ)器限制器；B. 限制存儲(chǔ)器；C. 主存儲(chǔ)器；D. Cacha11. 計(jì)算機(jī)中有關(guān)ALU的描述,D

25、 正確的.A. 只做算術(shù)運(yùn)算,不做邏輯運(yùn)算；B. 只做加法；C. 能存放運(yùn)算結(jié)果；D. 以上答案都不對(duì).12. 設(shè)存放器內(nèi)容為80H,假設(shè)它對(duì)應(yīng)的真值是-127,那么該機(jī)器數(shù)是 CAB. 補(bǔ)碼；C. 反碼；D.移碼.13. 浮點(diǎn)數(shù)的表小范圍和精度取決丁 _C oA. 階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形B. 階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)；C. 階碼的位數(shù)和尾數(shù)的位數(shù)；D. 階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式.14. 由丁 CPU內(nèi)部操作的速度較快,而 CPU訪問一次存儲(chǔ)器的時(shí)間較長,因 此機(jī)器周期通常由一個(gè)B 確定.A. 指令周期；B. 存取周期；C. 問址周期；D. 執(zhí)行周期.15. 用以指定待執(zhí)行指

26、令所在地址的是_C oA. 指令存放器；B. 數(shù)據(jù)計(jì)數(shù)器；C. 程序計(jì)數(shù)器；D. 累加器.16. 一條指令中包含的信息有C .A. 操作碼、限制碼；B. 操作碼、向量地址；C. 操作碼、地址碼；D. 操作碼、條件碼.17. 存取周期是指 C_.A.存儲(chǔ)器的寫入時(shí)間；B. 存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短間隔時(shí)間；C. 存儲(chǔ)器進(jìn)行連續(xù)讀或?qū)懖僮魉试S的最短間隔時(shí)間；D. 指令執(zhí)行時(shí)間.18. 變址尋址方式中,操作數(shù)的有效地址是 _C.A. 基址存放器內(nèi)容加上形式地址位移量；B. 程序計(jì)數(shù)器內(nèi)容加上形式地址；C. 變址存放器內(nèi)容加上形式地址；D. 存放器內(nèi)容加上形式地址.19. 中斷向量可提供 C.

27、A. 被選中設(shè)備的地址；B. 傳送數(shù)據(jù)的起始地址；C. 中斷效勞程序入口地址；D. 主程序的斷點(diǎn)地址.20. 微指令操作限制字段的每一位代表一個(gè)限制信號(hào),這種微程序的限制編碼方式是B oA. 字段直接編碼；B. 直接編碼；C. 混合編碼；D. 字段間接編碼.二、計(jì)算題1、將十進(jìn)制數(shù)(60.25)10轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù).2、 x =0.1011,y =-0.1101,符號(hào)用雙符號(hào)位表示.求X+Yh =?X-Y 補(bǔ)=?并分別討論其溢出情況.1. (60.25)io=(111100.01=(74.2)8=(3C.4)62. X 補(bǔ)=00.1011Y補(bǔ)= 11.0011X+Y=X 補(bǔ) +Y=00.1011 + 11.0011 = 11.1110 結(jié)果的兩個(gè)符號(hào)位相同,無溢出.X-Y# =X 補(bǔ) +-Y卜=00.1011+00.1101=01.1000結(jié)果的兩個(gè)符號(hào)位不相同,為01,產(chǎn)生下溢.三、簡做題1、以硬盤讀寫為例,說明在主機(jī)和外設(shè)之間進(jìn)行數(shù)據(jù)傳送,為什么需要采用DMA 方式？參考答案：一些高速外設(shè),如硬盤、光盤等I/O設(shè)備,經(jīng)常需要和主存進(jìn)行大批量的數(shù) 據(jù)交換；假設(shè)采用程序查詢方式或程