低功耗復(fù)位電路

1、新型低功耗上電復(fù)位電路總述 上電復(fù)位(Power-on reset)電路廣泛應(yīng)用于各種數(shù)字電路和數(shù)?；旌想娐分校瑢?duì)觸發(fā)器、寄存器以及鎖存器等單元電路進(jìn)行復(fù)位，保證電路在上電過程中能正常啟動(dòng)。 系統(tǒng)在上電過程中，當(dāng)電源電壓未達(dá)到正常工作電壓時(shí)，邏輯電路會(huì)發(fā)生工作混亂。上電復(fù)位電路在電源電壓上升過程中首先輸出無效復(fù)位電平，直到電源電壓達(dá)到系統(tǒng)規(guī)定的正常工作電壓后，才迅速產(chǎn)生一個(gè)有效復(fù)位電平，該復(fù)位電平可對(duì)數(shù)字電路進(jìn)行復(fù)位操作。有效復(fù)位電平維持一段時(shí)間后變?yōu)闊o效復(fù)位電平，形成有效復(fù)位脈沖。 系統(tǒng)的開發(fā)朝著低功耗和高可靠性的方向發(fā)展。本文針對(duì)傳統(tǒng)上電復(fù)位電路存在的問題，設(shè)計(jì)了一種新型低功耗上電復(fù)位電路

2、。 傳統(tǒng)上電復(fù)位電路 這種電路基于RC充放電原理。利用NMOS管NM0的柵電容和PMOS管PM0的導(dǎo)通電阻來調(diào)整RC時(shí)間常數(shù)，通過RC延時(shí)來定義節(jié)點(diǎn)A電位的上升速率。PMl和反相器INV3組成反饋鎖存結(jié)構(gòu)。電源電壓VDD在上升過程中，當(dāng)超過PM0的閾值電壓后，電源開始對(duì)NM0柵電容充電，與此同時(shí)，上電復(fù)位信號(hào)Vout也跟著上升。當(dāng)NM0柵電壓升至反相器INVl的翻轉(zhuǎn)電壓時(shí)，上電復(fù)位信號(hào)由高變低，即Vout信號(hào)發(fā)生翻轉(zhuǎn)，從而輸出有效復(fù)位脈沖。 （1）當(dāng)電源電壓短時(shí)間內(nèi)突然掉電后再快速上電時(shí)，電容不能完全放電，再次充電時(shí)不能產(chǎn)生有效復(fù)位脈沖； （2）當(dāng)電源電壓上升到翻轉(zhuǎn)點(diǎn)附近抖動(dòng)時(shí)，電路會(huì)多次出現(xiàn)

3、復(fù)位脈沖； （3）有效復(fù)位脈沖出現(xiàn)時(shí)間和脈沖寬度不可控制。 這幾個(gè)問題對(duì)芯片的功能和性能影響較大，本文提出的上電復(fù)位電路可以有效地解決上述問題。缺點(diǎn)新型低功耗上電復(fù)位電路 新型上電復(fù)位電路由電源檢測延時(shí)電路、延遲整形電路和脈沖產(chǎn)生電路三部分構(gòu)成。電源檢測電路 電源上電時(shí)，A點(diǎn)電壓通過NM0的柵電容跟隨電源電壓上升，此時(shí)PM0處于截止?fàn)顟B(tài)。當(dāng)A點(diǎn)電壓上升到一定值時(shí)，兩個(gè)以二極管形式連接的NMl和NM2亞閾值導(dǎo)通，此后A點(diǎn)電位緩慢降低，導(dǎo)致PM0導(dǎo)通，電源對(duì)NM3的柵電容充電。當(dāng)B點(diǎn)電壓達(dá)到施密特觸發(fā)器SCHl的翻轉(zhuǎn)電壓時(shí)，觸發(fā)器發(fā)生翻轉(zhuǎn)，此時(shí)SCH1的輸出由高電平跳變?yōu)榈碗娖?。在電源檢測延時(shí)過程

4、中，C點(diǎn)的翻轉(zhuǎn)時(shí)刻取決于B點(diǎn)的電壓，而B點(diǎn)充電情況由A點(diǎn)電壓變化決定，A點(diǎn)電壓的變化取決于二極管串聯(lián)的數(shù)目以及二極管的尺寸，故二極管的導(dǎo)通時(shí)間tDIO以及NM3的柵電容充電時(shí)間tNM3決定電路的延時(shí)，所以，電源檢測延時(shí)電路的延時(shí)為：t1=tDIO+tNM3 C點(diǎn)到E點(diǎn)之間為延遲整形電路，PM2、PM3、PM4、NM4構(gòu)成反相器結(jié)構(gòu)；同樣，PM6、PM7、NM6也構(gòu)成反相器結(jié)構(gòu)，NM5和NM7為MOS電容。反相器結(jié)構(gòu)以及MOS管尺寸決定電容的充電速率，進(jìn)而影響延遲時(shí)間。MOS電容NM5達(dá)到施密特觸發(fā)器翻轉(zhuǎn)電壓所需的充電時(shí)間tNM5決定C點(diǎn)信號(hào)到D點(diǎn)信號(hào)的延遲；同樣，MOS電容NM7的充電時(shí)間tN

5、M7決定D點(diǎn)信號(hào)到E點(diǎn)信號(hào)的延遲。D點(diǎn)和E點(diǎn)之間的延遲時(shí)間tNM7是復(fù)位脈沖的寬度，可通過調(diào)節(jié)反相器和MOS電容來改變時(shí)間常數(shù)，從而控制復(fù)位脈沖寬度。信號(hào)經(jīng)過延遲整形電路所需的時(shí)間為：t2=tNM5+tNM7延遲整形電路 經(jīng)過整形和延遲的D點(diǎn)和E點(diǎn)信號(hào)經(jīng)過異或門XOR后再經(jīng)過反相器INV和或非門NOR可輸出復(fù)位脈沖，最終VPOR輸出正常的有效復(fù)位脈沖信號(hào)，保證電路可以準(zhǔn)確無誤地工作。由于信號(hào)通過門電路的時(shí)間極短，脈沖產(chǎn)生電路幾乎沒有信號(hào)延時(shí)。至此,電路輸出復(fù)位脈沖開始時(shí)間為： t3=tDIO+tNM3+tNM5 復(fù)位脈沖寬度為tNM7，則輸出脈沖結(jié)束時(shí)間為： t4=tDIO+tNM3+tNM5

6、+tNM7 電路中,MOS管PM1、PM5、PM8作反偏二極管使用，其作用是在電源快速掉電后為MOS電容NM3、NM5、NM7提供一條放電通路，以便快速釋放電容上的電荷，確保電源二次快速上電能正常產(chǎn)生復(fù)位脈沖，提升電路的可靠性。脈沖產(chǎn)生電路電路功耗分析 由圖2可看出，電路中連接MOS電容的支路上不會(huì)有電流消耗，電流通路只出現(xiàn)在門電路和施密特觸發(fā)器中。在電路工作時(shí)，門電路存在動(dòng)態(tài)功耗,時(shí)間極短,可通過調(diào)節(jié)MOS管尺寸來降低動(dòng)態(tài)電流。例如，在脈沖產(chǎn)生電路中，增大門電路中MOS管的柵長。而門電路的靜態(tài)電流幾乎為零，近似無功耗。 傳統(tǒng)施密特觸發(fā)器 傳統(tǒng)的施密特觸發(fā)器在工作過程中會(huì)出現(xiàn)兩條通路在兩個(gè)不同

7、的時(shí)間段內(nèi)分別導(dǎo)通，因此會(huì)有較大的電流消耗，這對(duì)于低功耗電路的應(yīng)用來說是不可取的。 低功耗施密特觸發(fā)器由三個(gè)NMOS管和三個(gè)PMOS管構(gòu)成，如圖3所示。當(dāng)Vin為高電平時(shí)，PM1截止，NM1導(dǎo)通，PM2導(dǎo)通，NM2截止，PM0截止，NM0導(dǎo)通，Vout輸出低電平。反之，當(dāng)Vin為低電平時(shí)，Vout輸出高電平。在工作過程中，PM1的源端不能升到電源電壓，NM1的源端也不能降至地電位，故電路具有遲滯效應(yīng)。由于電路中電流通路必經(jīng)過PM0和NM0，這兩個(gè)MOS管在電路穩(wěn)定時(shí)總有一個(gè)處于截止?fàn)顟B(tài)，只流極小的漏電流，且電路動(dòng)態(tài)電流時(shí)間極短，因此，該施密特觸發(fā)器功耗極低。低功耗施密特觸發(fā)器 如圖4所示，電源

8、VDD在1ms內(nèi)從0 V上升到1.1 V，新型上電復(fù)位電路在3.55 ms時(shí)輸出1.1 V的復(fù)位脈沖，脈沖寬度為4.5us。電路的靜態(tài)電流為63 nA，瞬態(tài)峰值電流為44.5uA。表1給出電源VDD在不同上電情況下的仿真結(jié)果。仿真結(jié)果與分析 圖5所示為電路在三種不同情況下的可靠性仿真結(jié)果。 第一個(gè)時(shí)間段為上電緩慢仿真：當(dāng)上電時(shí)間為30 ms，正常輸出1.1 V的復(fù)位脈沖信號(hào)，表明電路在上電緩慢的條件下也能正常工作； 第二個(gè)時(shí)間段為電源出現(xiàn)較大波動(dòng)時(shí)的仿真：電源由1.1 V降到0.7 V后再升至1.1 V，沒有輸出復(fù)位脈沖，表明電路具有較強(qiáng)的抗電源噪聲能力； 第三個(gè)時(shí)間段為二次上電仿真：電源在上電后，突然在1us內(nèi)快速掉電，接著在1us內(nèi)快速上電，輸出1.1 V正常復(fù)位脈沖，表明電路快速掉電后迅速重啟時(shí)能正常工作。 表2給出近幾年發(fā)表的上電復(fù)位電路的電源電壓、功耗和面積的對(duì)比?？梢钥闯觯疚乃v的電路在功耗和面積上都具有明顯優(yōu)勢。結(jié)論 本文講述了一種新型上電復(fù)位電路。該電路由電源檢測延時(shí)電路、延遲整形電路和脈沖產(chǎn)生電路三部分構(gòu)成