dz_8門電路和組合邏輯電路

1、 電工與電子技術(shù)數(shù)字電路部分數(shù)字電路部分第八章第八章 門電路與組合邏輯電路門電路與組合邏輯電路1 1、模擬信號和數(shù)字信號、模擬信號和數(shù)字信號電電子子電電路路中中的的信信號號例：正弦波信號、例：正弦波信號、指數(shù)函數(shù)指數(shù)函數(shù)等。等。例：計算機、數(shù)字電路信號等。例：計算機、數(shù)字電路信號等。模擬信號：在時間和幅值上都是連續(xù)的信號。模擬信號：在時間和幅值上都是連續(xù)的信號。 數(shù)字信號：在時間和幅值上都是離散的信號。數(shù)字信號：在時間和幅值上都是離散的信號。tV(t)tV(t)高電平高電平“1 1”低電平低電平“0 0”上升沿上升沿下降沿下降沿模擬電路：模擬電路：輸入、輸出信號間的大小、相位、失真等方輸入、輸

2、出信號間的大小、相位、失真等方面的關(guān)系。主要采用電路分析方法，動態(tài)性能用微變面的關(guān)系。主要采用電路分析方法，動態(tài)性能用微變等效電路分析。等效電路分析。數(shù)字電路：數(shù)字電路：電路輸出、輸入間的電路輸出、輸入間的邏輯邏輯關(guān)系。主要的工具關(guān)系。主要的工具是是邏輯代數(shù)邏輯代數(shù)，電路的功能用，電路的功能用真值表、邏輯表達式及波真值表、邏輯表達式及波形圖形圖表示。表示。1 1）研究的內(nèi)容）研究的內(nèi)容模擬電路：三極管一般工作在線性放大區(qū)。模擬電路：三極管一般工作在線性放大區(qū)。數(shù)字電路：三極管工作在數(shù)字電路：三極管工作在開關(guān)狀態(tài)開關(guān)狀態(tài)，即，即工作在飽和區(qū)或截工作在飽和區(qū)或截止區(qū)止區(qū)。2 2）電路的特點）電路的

3、特點2 2、模擬信號和數(shù)字信號的比較、模擬信號和數(shù)字信號的比較8.1 8.1 基本門電路及其組合基本門電路及其組合8.2 TTL8.2 TTL門電路門電路8.3 CMOS8.3 CMOS門電路門電路8.4 8.4 邏輯代數(shù)邏輯代數(shù)第八章第八章 門電路與組合邏輯電路門電路與組合邏輯電路8.5 8.5 組合邏輯電路的分析和設計組合邏輯電路的分析和設計8.6 8.6 常用組合邏輯功能器件常用組合邏輯功能器件門電路：門電路： 一種開關(guān)電路，又稱邏輯門電路，是一種開關(guān)電路，又稱邏輯門電路，是實現(xiàn)各種邏輯關(guān)系的基本電路。實現(xiàn)各種邏輯關(guān)系的基本電路。門電路的主要類型：門電路的主要類型：與門、或門、非門與門、

4、或門、非門、與非門、與非門、或非門、異或門等?；蚍情T、異或門等。8.1 8.1 基本門電路及其組合基本門電路及其組合在邏輯電路中，邏輯函數(shù)的變量只能取兩個值（在邏輯電路中，邏輯函數(shù)的變量只能取兩個值（二二值變量值變量），即），即0 0和和1 1，中間值沒有意義。，中間值沒有意義。 0 0和和1 1表示表示兩個對立的邏輯狀態(tài)。兩個對立的邏輯狀態(tài)。 例如：例如： 電位的高低電位的高低（0表示低電位，表示低電位，1表示高電位）、開關(guān)的開合表示高電位）、開關(guān)的開合（ 0表示開關(guān)開，表示開關(guān)開，1表示開關(guān)合）、電燈的亮滅表示開關(guān)合）、電燈的亮滅 （ 0表示電燈表示電燈 滅，滅，1表示電燈亮）等。表示電燈

5、亮）等。基本邏輯關(guān)系：基本邏輯關(guān)系：與與 ( and )、或或 (or ) 、非非 ( not )。1 1）“與與”邏輯和邏輯和“與與”門電路門電路與邏輯：與邏輯：決定事件發(fā)生的各條件中，所有條件決定事件發(fā)生的各條件中，所有條件都具備，事件才會發(fā)生（成立）。都具備，事件才會發(fā)生（成立）。規(guī)定規(guī)定: 開關(guān)合為邏輯開關(guān)合為邏輯“1” 開關(guān)斷為邏輯開關(guān)斷為邏輯“0” 燈亮為邏輯燈亮為邏輯“1” 燈滅為邏輯燈滅為邏輯“0” 電路圖L=ABEABY（1-7）EABYEABYEABYEABY兩個開關(guān)必須同時接通，兩個開關(guān)必須同時接通，燈才亮。邏輯表達式為：燈才亮。邏輯表達式為：A、B都斷開，燈不亮。都斷開

6、，燈不亮。A斷開、斷開、B接通，燈不亮。接通，燈不亮。A接通、接通、B斷開，燈不亮。斷開，燈不亮。A、B都接通，燈亮。都接通，燈亮。BAY將邏輯電路所有可能將邏輯電路所有可能的輸入變量和輸出變的輸入變量和輸出變量的邏輯關(guān)系列成表量的邏輯關(guān)系列成表格，叫做格，叫做真值表真值表 。將開關(guān)接通記作將開關(guān)接通記作1，斷開記，斷開記作作0；燈亮記作；燈亮記作1，燈滅記作，燈滅記作0?？梢宰鞒鋈缦卤砀駚砻??？梢宰鞒鋈缦卤砀駚砻枋雠c邏輯關(guān)系：述與邏輯關(guān)系：A BY0 00 11 01 10001實現(xiàn)與邏輯的電路實現(xiàn)與邏輯的電路稱為與門。與門的稱為與門。與門的邏輯符號：邏輯符號：YAB&真值表真值表邏

7、輯符號邏輯符號BAY二極管二極管“與與”門電路門電路FD1D2AB+12VuA uB uF 0V 0V 0.3V 0V 3V 0.3V 3V 0V 0.3V 3V 3V 3.3V 邏輯變量邏輯變量邏輯函數(shù)邏輯函數(shù)( uD=0.3V )0 0 00 1 0 A B F1 0 01 1 1邏輯式：邏輯式：F=A B2 2） “或或”邏輯和邏輯和“或或”門電路門電路或邏輯：或邏輯：決定事件發(fā)生的各條件中，有一個或一個以決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）。上的條件具備，事件就會發(fā)生（成立）。規(guī)定規(guī)定: 開關(guān)合為邏輯開關(guān)合為邏輯“1” 開關(guān)斷為邏輯開關(guān)斷為邏輯“0”

8、 燈亮為邏輯燈亮為邏輯“1” 燈滅為邏輯燈滅為邏輯“0” 電路圖L=ABEABYEABYEABY兩個開關(guān)只要有一個接通，兩個開關(guān)只要有一個接通，燈就會亮。邏輯表達式為：燈就會亮。邏輯表達式為：A、B都斷開，燈不亮。都斷開，燈不亮。A斷開、斷開、B接通，燈亮。接通，燈亮。A接通、接通、B斷開，燈亮。斷開，燈亮。A、B都接通，燈亮。都接通，燈亮。EABYEABY（1-12）A BY0 00 11 01 10111 AB1真值表真值表邏輯符號邏輯符號3 3） “非非”邏輯和邏輯和“非非”門電路門電路“非非”邏輯：邏輯：決定事件發(fā)生的條件只有一個，條件不決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生

9、（成立），條件具備時事具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。件不發(fā)生。規(guī)定規(guī)定: 開關(guān)合為邏輯開關(guān)合為邏輯“1” 開關(guān)斷為邏輯開關(guān)斷為邏輯“0” 燈亮為邏輯燈亮為邏輯“1” 燈滅為邏輯燈滅為邏輯“0” AEFR邏輯符號：邏輯符號：邏輯非邏輯非邏輯反邏輯反AF0110真值表真值表AEFR真值表特點真值表特點: 1則則0, 0則則1。AF 邏輯式：邏輯式：運算規(guī)則：運算規(guī)則：10,01AF18.1.28.1.2 基本門電路的組合基本門電路的組合“與與”、“或或”、“非非”是三種基本的邏輯關(guān)系，是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A表示。任何其它的邏輯關(guān)系都可以以它們?yōu)榛?/p>

10、礎表示。CBAF 與非：與非：條件條件A、B、C都具都具備，則備，則F 不發(fā)不發(fā)生。生。&ABCF其他幾種常用的邏輯關(guān)系如下表：其他幾種常用的邏輯關(guān)系如下表：CBAF 或非：或非：條件條件A、B、C任一任一具備，則具備，則F 不不發(fā)生。發(fā)生。 1ABCFBABABAF 異或：異或：條件條件A、B不相同，則不相同，則F 發(fā)生。發(fā)生。=1ABF同或：同或：條件條件A、B相同，則相同，則F 發(fā)生。發(fā)生。=1ABFBABAABF 基本邏輯關(guān)系小結(jié)基本邏輯關(guān)系小結(jié) 邏輯邏輯 符號符號 表示式表示式與與&ABFABF1或或非非1FAF=ABF=A+B與非與非&ABF或非或非ABF1

11、異或異或=1ABFF= A BAF ABF BAF （1-18）（1-19）8.2.1 8.2.1 TTL與非門電路與非門電路一、一、TTL與非門與非門 中間級(a)R14kT3T2T1YR4+5VT4R21.6kR31301kuOD+VCC輸入級輸出級D1D2ABYAB&(b)（1-20） 工作原理 、當電路輸入端AC中至少有一個接低電平(0.3V)時0.3V3.6V3.6V截止截止接低電平的發(fā)射結(jié)導通Ub10.30.71V Ub11V ，作用于T1 管的集電結(jié)和T2、T4管的發(fā)射結(jié)，不足以讓T2、T4導通。故T2、T4截止。UYVCCUbe3UD50.70.73.6V輸入有0輸出為

12、13.6V5V4.3V1V由于T2截止，VCC通過R2、T3和D管使之工作在導通狀態(tài)，T3發(fā)射結(jié)和D4的導通壓降均為0.7V 。ib30VCC(+5V)YR21.6KR14KT1ABCR31KR4130D1D2D3DT2T3T4（1-21） 、當電路輸入端A、B、C全部接高電平（3.6V）時VCC(+5V)YR21.6KR14KT1ABCR31KR4130D1D2D3DT2T3T43.6V3.6V4.3V全導通全導通0.7V21.4V電位鉗電位鉗在在2.1V發(fā)射結(jié)全反偏UBE12.13.61.5V01VUC2UCES2Ube40.30.71VUC21V，該值不足以使T3、D導通，故T3、D截止

13、。輸入全1輸出為0UY0.3V（1-22）8.2.28.2.2、三態(tài)輸出與非門電路、三態(tài)輸出與非門電路1 1、電路組成及其工作原理、電路組成及其工作原理 電路組成電路組成 三態(tài)門是在三態(tài)門是在普通門的基礎普通門的基礎上，加上使能上，加上使能控制信號和控控制信號和控制電路構(gòu)成的。制電路構(gòu)成的。左圖是三態(tài)輸左圖是三態(tài)輸出與非門。出與非門。 圖圖(a)(a)是低是低電平使能的電電平使能的電路。圖路。圖(b)(b)是是高電平使能的高電平使能的電路。電路。（1-23） 工作原理工作原理 在圖在圖(a)(a)電路中，當電路中，當EN=0，即，即P=1，D3截止，電路處于工作狀態(tài)，截止，電路處于工作狀態(tài)，即

14、即Y=ABP=AB。 當當EN=1時，即時，即P=0，T2、T4截止，而導通的二極管截止，而導通的二極管D3把把uQ鉗位鉗位在小于或等于在小于或等于1V的電平上，使的電平上，使T3、D不能導通，因此輸出端不能導通，因此輸出端Y對電對電源源VCC、對地都是斷開的，呈現(xiàn)為高阻抗狀態(tài)，并記為：、對地都是斷開的，呈現(xiàn)為高阻抗狀態(tài)，并記為：Y=Z。 可見可見圖圖(a)(a)電路的輸出端有三種狀態(tài)：高電平、低電平、高阻抗。電路的輸出端有三種狀態(tài)：高電平、低電平、高阻抗。 圖圖(b)(b)電路是高電平使能的電路，即當使能控制端為高電平時電電路是高電平使能的電路，即當使能控制端為高電平時電路處于工作狀態(tài)，路處

15、于工作狀態(tài)，Y=AB，為低電平時電路被禁止，為低電平時電路被禁止，Y=Z。8.4 8.4 邏輯代數(shù)邏輯代數(shù) 由各種門電路組合起來能實現(xiàn)一定邏輯功能的電由各種門電路組合起來能實現(xiàn)一定邏輯功能的電路成為路成為組合邏輯電路組合邏輯電路。邏輯電路邏輯電路的研究工具是的研究工具是邏輯邏輯代數(shù)（布爾代數(shù)）代數(shù)（布爾代數(shù)）。8.4.1 8.4.1 邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律0-10-1律律: :互補律互補律: :還原律還原律: :1 1）基本定律）基本定律重疊律重疊律: :110100AAAAAA01AAAAAAAAAAAA 2 2 交換律交換律3 3 結(jié)合律結(jié)合律 4 4 分配律分配律A+B=B

16、+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA (B C)=(A B) CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代數(shù)不普通代數(shù)不適用適用! !求證求證: : （分配律第分配律第2 2條條） A+BC=(A+B)(A+C)證明證明: :右邊右邊 =(A+B)(A+C)=AA+AB+AC+BC =A +A(B+C)+BC =A(1+B+C)+BC =A 1+BC =A+BC =左邊左邊4 4 吸收律吸收律原變量的吸收：原變量的吸收： A+AB=A證明證明：A+AB=A(1+B)=A1=A利用運算規(guī)則可以對邏輯式進行化簡。利用運算規(guī)則可以對邏輯式進行化簡

17、。例如：例如：CDABFEDABCDAB )(被吸收被吸收吸收是指吸收多余（吸收是指吸收多余（冗余冗余）項，多余（）項，多余（冗余冗余）因子）因子被取消、去掉被取消、去掉 被消化被消化了。了。長中含短，留下短。長中含短，留下短。反變量的吸收：反變量的吸收：BABAA 證明證明：BAABABAA BAAABA )(例如：例如：AABCDCABCDC被吸收被吸收長中含反，去掉反。長中含反，去掉反?；旌献兞康奈眨夯旌献兞康奈眨篊AABBCCAAB 證明：證明：BCAACAABBCCAAB)( CAABBCAABCCAAB 例如：例如：ABACBCDABACBCBCDABACBCABAC1吸收吸收

18、5 5 反演律反演律BABABABA BA ABBA 可以用列真值表的方法證明：可以用列真值表的方法證明：德德 摩根摩根 (De Morgan)定理：定理：反演定理內(nèi)容：反演定理內(nèi)容：將函數(shù)式將函數(shù)式 F 中所有的中所有的 + 變量與常數(shù)均取反變量與常數(shù)均取反 （求反運算）（求反運算）1. .運算順序：先括號運算順序：先括號 再乘法再乘法 后加法。后加法。2.2.不是一個變量上的反號不變。不是一個變量上的反號不變。注意注意: :( (變換時，原函數(shù)運算的先后順序不變變換時，原函數(shù)運算的先后順序不變) )新表達式新表達式：FBABABABA 例例1 1：1)()(1 DCBAF01 DCBAF與

19、或式與或式注意括號注意括號注意括號注意括號DBDACBCAF 1 )(EDCBA )(EDCBA 例例2：EDCBAF 2EDCBAF 2與或式與或式反號不變反號不變EDACABAF 23F（1-35）（1-36）CABCBACBAABC(1)YCBACBAABC(3)YCBCAAB(2)YCBACBA(4)YDBCDCBADABABC(5)Y化簡下列邏輯函數(shù)化簡下列邏輯函數(shù)（1-37）例例1：化簡化簡CABCBACBAABCY)()(BBCABBACCAAC A例例2：化簡化簡CBCAABY)(AACBCAABCBACACABABCAAB（1-38）BABAA例例3：化簡化簡CBACBAAB

20、CYABCCBACBAABCACBC CBCBA)(CBCBACBABAABCBACBAY例例4：化簡化簡（1-39）例例5：化簡化簡DBCDCBADABABCYDBABCDCBAABCDBCDCBAABDBCDCBAB)(DCBCDABCDBCDAB)(DADBCDCBAABCBCDABCDB邏輯邏輯電路電路 輸入輸出之間輸入輸出之間的邏輯關(guān)系的邏輯關(guān)系8.5 8.5 組合邏輯電路的分析和設計組合邏輯電路的分析和設計分析分析分析步驟：分析步驟：8.5.1 8.5.1 組合邏輯電路的分析組合邏輯電路的分析1. 1. 由給定的由給定的邏輯圖邏輯圖逐級寫出逐級寫出邏輯關(guān)系表達式邏輯關(guān)系表達式。2.

21、 2. 用邏輯代數(shù)對邏輯代數(shù)式進行化簡用邏輯代數(shù)對邏輯代數(shù)式進行化簡。3.3. 列出真值表。列出真值表。4. 4. 列出輸入輸出狀態(tài)表并得出結(jié)論。列出輸入輸出狀態(tài)表并得出結(jié)論。組合邏輯電路：組合邏輯電路：邏輯電路在某一時刻的輸出狀態(tài)僅由邏輯電路在某一時刻的輸出狀態(tài)僅由該時刻電路的輸入信號所決定。該時刻電路的輸入信號所決定。A例例1 1：分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFABBBA BABA BABAF BABABABA 反演定理反演定理真值表真值表特點：特點：輸入相同為輸入相同為“1”1”； 輸入不同為輸入不同為“0”0”。同或門同或門BAF BABAF =1ABF反演

22、定理反演定理反演定理反演定理例例2 2：分析下圖的邏輯功能。分析下圖的邏輯功能。 &ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA 真值表真值表特點：特點：輸入相同為輸入相同為“0”0”； 輸入不同為輸入不同為“1”1”。異或門異或門BAF BABAF =1ABF=010被封鎖被封鎖1特點：特點： M=1時選通時選通A路信號路信號； M=0時選通時選通B路信號。路信號。M&2&3&4AB1F選通電路選通電路組合邏輯電路設計組合邏輯電路設計任務任務要求要求最簡單的最簡單的邏輯電路邏輯電路設計步驟：設計步驟：1.1. 指定實

23、際問題的邏輯含義指定實際問題的邏輯含義2.2. 列出真值表列出真值表3.3. 列邏輯關(guān)系表達式并進行化簡列邏輯關(guān)系表達式并進行化簡4.4. 畫出邏輯電路圖畫出邏輯電路圖例：設計三人表決電路例：設計三人表決電路（A、B、C）。）。每人一個按鍵，每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。表示，多數(shù)同意時指示燈亮，否則不亮。1. 1. 首先指明邏輯符號取首先指明邏輯符號取“0”0”、“1”1”的含義的含義。 2、根據(jù)題意列出真值表。根據(jù)題意列出真值表。真值表真值表三個按鍵三個按鍵A、B、C按下時為按下時為“1

24、”，不按時為，不按時為“0”。輸出。輸出是是F，多數(shù)贊成時是，多數(shù)贊成時是“1”，否則是否則是“0”。真值表真值表ABCCABCBABCAF CABCBABC CABBABC )(CABCACB )(CBCACB ABACCB CABABC )(BCACBACABABC3. 3. 列邏輯表達式并化簡列邏輯表達式并化簡1) )在真值表中選出使函數(shù)值為在真值表中選出使函數(shù)值為 1 的變量組合；的變量組合；2) )變量值為變量值為1的寫成原變量，為的寫成原變量，為 0 的寫成反變量，得到其值為的寫成反變量，得到其值為 1 的乘積項組合。的乘積項組合。3)3)將這些乘積項加起來將這些乘積項加起來( (

25、邏輯或邏輯或) )得到與得到與- -或邏輯函數(shù)式。或邏輯函數(shù)式。4. 4. 根據(jù)邏輯表達式畫出邏輯圖。根據(jù)邏輯表達式畫出邏輯圖。CABCABF & 1&AB BCF(1) (1) 若用若用“與門與門”、“或門或門”實現(xiàn)實現(xiàn)CABCAB CABCAB &ABCFCABCABF (2) (2) 若用若用“與非門與非門”實現(xiàn)實現(xiàn)0 0 0 0 11+10101010不考慮低位不考慮低位來的進位來的進位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加器實現(xiàn)8.6.1加法器加法器8.6 8.6 常用的組合邏輯功能器件常用的組合邏輯功能器件（1）半加器）半加器 只求本位和，不考慮低位的進位。實現(xiàn)

26、只求本位和，不考慮低位的進位。實現(xiàn)半加操作的電路稱為半加器。半加操作的電路稱為半加器。 COSCABC = AB半加器邏輯圖半加器邏輯圖半加器邏輯符號半加器邏輯符號A、B 為兩個加數(shù)為兩個加數(shù)C 為向高位的進位為向高位的進位S 為半加和為半加和真值表真值表A B C0 0 00 1 01 0 1 1 S010 11 0BABABAS = 1&ABSC（2 2） 全加器全加器被加數(shù)、加數(shù)以及低位的進位三者相加稱為被加數(shù)、加數(shù)以及低位的進位三者相加稱為“全加全加”，實現(xiàn)全加操作的電路稱為全加器實現(xiàn)全加操作的電路稱為全加器。Ci-1：來自低位的進位：來自低位的進位Ci：向高位的進位：向高位的

27、進位 COCiAiBiCISiCi-1AiBiCi-1Si00000001101110001111010010111011真值表真值表Ci01111000全加器全加器邏輯符號邏輯符號1iii1iii1iii1iiiiCBACBACBACBAS1iiiCBA1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA&=11CiSi&（1-55） 全加器全加器SN74LS183的管腳圖的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND 例例 1 用兩個全加器組成一個邏輯電路以實現(xiàn)兩個用兩個全

28、加器組成一個邏輯電路以實現(xiàn)兩個 2位二進制數(shù)的加法運算。位二進制數(shù)的加法運算。 COA0B0CIS0 COC1A1B1CIS110011101 設二進制數(shù)為設二進制數(shù)為A1 A0 + B1 B0 = 10 + 11(1) (1) 二二-十進制編碼器十進制編碼器二二-十進制編碼器的作用：十進制編碼器的作用：將十個狀態(tài)（對應于十進將十個狀態(tài)（對應于十進制的十個代碼制的十個代碼0 0、1 1、2929）編制成）編制成BCD碼。碼。十個輸入十個輸入需要幾位輸出需要幾位輸出？四位四位輸入輸入：I0 I9輸出輸出：F4 F1列出狀態(tài)表如下：列出狀態(tài)表如下：432102 BCDBinary-Coded-De

29、cimal)8.6.2 8.6.2 編碼器編碼器所謂所謂編碼編碼就是賦予選定的一系列二進制代碼以就是賦予選定的一系列二進制代碼以固定的含義。固定的含義。（1-58）8421BCD8421BCD編碼器的真值表編碼器的真值表I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001十個輸入中十個輸入中,任何時刻僅允許一個有效

30、任何時刻僅允許一個有效(為為1),即即1表示有輸表示有輸入入,0表示無輸入表示無輸入邏輯圖邏輯圖狀態(tài)表狀態(tài)表756476542IIIIIIIIY736276321IIIIIIIIY757391975310IIIIIIIIIIIY98983IIIIYn個二進制代碼（個二進制代碼（n位二進制數(shù)）有位二進制數(shù)）有2n種不同的種不同的組合，可以表示組合，可以表示2n個信號。個信號。(2) (2) 二進制編碼器二進制編碼器二進制編碼器的作用：二進制編碼器的作用：將一系列信號狀態(tài)編制成將一系列信號狀態(tài)編制成二進制代碼。二進制代碼。例：例：用與非門組成三位二進制編碼器用與非門組成三位二進制編碼器。-八線八線

31、- -三線編碼器三線編碼器設八個輸入端為設八個輸入端為I1 I8 八種狀態(tài)，與之對應的輸八種狀態(tài)，與之對應的輸出設為出設為F1、F2、F3，共三位二進制數(shù)。共三位二進制數(shù)。真值表真值表86421IIIIF8642IIII 87432IIIIF 87653IIIIF 八個輸入中八個輸入中,任何時刻僅允許一個有效任何時刻僅允許一個有效(為為0),即即0表示有表示有輸入輸入,1表示無輸入表示無輸入I1I2I3I4I5I6I7I8&F3F2F18-3 編碼器邏輯圖編碼器邏輯圖86421IIIIF 8642IIII 87432IIIIF 87653IIIIF 8.6.3 8.6.3 譯碼器和數(shù)字

32、顯示電路譯碼器和數(shù)字顯示電路譯碼是編碼的逆過程，即將某二進制翻譯成電譯碼是編碼的逆過程，即將某二進制翻譯成電路的某種狀態(tài)路的某種狀態(tài)（十進制數(shù)、字符或其他信號）（十進制數(shù)、字符或其他信號）。（1 1）二進制譯碼器）二進制譯碼器二進制譯碼器的作用：二進制譯碼器的作用：將將n種輸入的組合譯成種輸入的組合譯成2n種電種電路狀態(tài)。也叫路狀態(tài)。也叫n-2n線譯碼器線譯碼器。譯碼器的輸入譯碼器的輸入 一組二進制代碼一組二進制代碼譯碼器的輸出譯碼器的輸出一組高低電平信號一組高低電平信號常用的譯碼器：常用的譯碼器：2/4線譯碼器、線譯碼器、3/8線譯碼器和線譯碼器和4/16線線譯碼器譯碼器&1Y0Y2

33、Y3YA1A0S2-4線譯碼器線譯碼器74LS139的內(nèi)部線路的內(nèi)部線路輸入輸入控制端控制端輸出輸出（1-65）集成集成3/83/8線譯碼器線譯碼器74LS13874LS138的內(nèi)部邏輯圖的內(nèi)部邏輯圖 （1-66） 74LS138 74LS138譯碼器引腳圖和邏輯符號，圖譯碼器引腳圖和邏輯符號，圖中小圓圈表示低電平有效中小圓圈表示低電平有效 （1-67）74LS13874LS138譯碼器的真值表譯碼器的真值表 1S23SS2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y輸輸 入入輸輸 出出控控 制制 碼碼數(shù)數(shù) 碼碼111111111011111111100000111111110001101111

34、11100101101111110011111011111010011110111101011111101110110111111011011111111110其余輸出為其余輸出為 1，00 YABC = 000 時，時，輸入輸入輸出輸出A B C0 0 00 0 10 1 00 1 11 0 01 1 01 0 11 1 1876543210YYYYYYYYY0 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1

35、 0譯碼器邏輯式譯碼器邏輯式CBAY 2CBAY 0BCAY 3CBAY 1當當 S1= 1、S2= S3 = 0 時，才正常譯碼時，才正常譯碼（1-69）試用試用3/83/8線譯碼器線譯碼器74LS13874LS138和與非門實現(xiàn)邏輯函數(shù)和與非門實現(xiàn)邏輯函數(shù)YABACBCYABACBC()()()AB CCAC BBBC AAABCABCABCABC解：將邏輯函數(shù)用最小項表示，然后兩次求反。解：將邏輯函數(shù)用最小項表示，然后兩次求反。（2 2）數(shù)字顯示譯碼器）數(shù)字顯示譯碼器二二-十十進制編碼進制編碼顯示譯顯示譯碼器碼器顯示顯示器件器件在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習慣在數(shù)字系統(tǒng)中，常常

36、需要將運算結(jié)果用人們習慣的十進制顯示出來，這就要用到的十進制顯示出來，這就要用到顯示譯碼器顯示譯碼器。顯示器件：顯示器件：常用的是常用的是七段顯七段顯示器件。示器件。bcdefga1半導體數(shù)碼管半導體數(shù)碼管將十進制數(shù)碼管分成七個字段，每段為一個發(fā)光二極管。將十進制數(shù)碼管分成七個字段，每段為一個發(fā)光二極管。abfgecdf g a be dc abcde fg共陰極接法共陰極接法+ + +abcde fg共陽極接法共陽極接法2七段顯示譯碼器七段顯示譯碼器七段顯示譯碼器的功能是把七段顯示譯碼器的功能是把 8421 二二 - - 十進制代碼譯十進制代碼譯成對應于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管顯示出相成對應于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管顯示出相應的十進制數(shù)碼。應的十進制數(shù)碼。74LS247 譯碼器接共陽極數(shù)碼管。它有四個輸入端譯碼器接共陽極數(shù)碼管。它有四個輸入端 A0，A1，A2，A3 和七個輸出端和七個輸出端gfedcba三個輸入控制端：三個輸入控制端：。時，數(shù)碼管顯示，：試燈輸入端，當801LTBILT。熄滅熄滅于零時，數(shù)碼管各段均于零時，數(shù)碼管各段均：滅燈輸入端，當它等：滅燈輸入端，當它等BI時，只有當時，只有當，