字符發(fā)生器課設(shè)

1、太原科技大學電子課程設(shè)計字符發(fā)生器學院：專業(yè)班級： 姓名： 學號： 指導教師： 時間：2014-12-23 目錄圖目錄3表目錄3程序目錄3一、設(shè)計任務(wù)與要求4二、原理介紹4三、總體設(shè)計41.方案制定5方案1.單個字符移動顯示5方案2.以字符串的形式進行移動顯示62.方案選擇6四、字符設(shè)計7五、選擇器件81.FPGA器件82.74HC1388a)器件圖及內(nèi)部圖8b)真值表9c)2個138譯碼器組成4-16譯碼器93.74HC59510a)器件圖及內(nèi)部圖10b)真值表10c)電路圖11六、功能模塊111.分頻器112.字符數(shù)組讀取123.譯碼器底層程序134.74HC595底層程序135.上下移動

2、函數(shù)146.左右移動函數(shù)15七、總體設(shè)計電路圖15附錄一17附錄二26附錄三0圖目錄圖 1內(nèi)部原理圖及外觀圖4圖 2上下滾動顯示5圖 3系統(tǒng)框圖7圖 4字模生成器生成的字模7圖 5 74HC1388圖 6 4-16譯碼器9圖 7波形仿真圖10圖 8 74HC59510圖 9 74HC595級聯(lián)電路圖11圖 10總體設(shè)計電路圖15圖 11 波形仿真圖16圖 12 左右滾動27圖 13 上下滾動27表目錄表 1 EP4CE6器件特性8表 2 74HC138真值表9表 3 74HC595真值表10程序目錄程序 1分頻程序12程序 2調(diào)用例化程序以及RAM底層驅(qū)動函數(shù)13程序 374HC138底層驅(qū)動

3、函數(shù)13程序 474HC595底層驅(qū)動函數(shù)14程序 5上下移動函數(shù)14程序 6左右移動函數(shù)15程序 7左右滾動顯示19程序 8上下滾動顯示22程序 9字庫函數(shù)25一、 設(shè)計任務(wù)與要求在16X16點陣上輸出顯示：身體健康、心理健康、社會健康。十二個字。輸出：長短相形高下相傾前后相隨音聲相和。十六個字。擴展要求：讓十二個字上或下或左或右滾動輸出。其它。二、 原理介紹單個8X8點陣內(nèi)部原理圖及外觀圖如圖1所示，以共陰點陣為例。當點陣的第n行置高電平，同時第m列置低電平，則對應(yīng)的第n行，第m列的數(shù)碼管被點亮。根據(jù)點陣的原理，用4塊8X8點陣即可組成16X16點陣，此時點陣數(shù)量滿足顯示漢字的要求。字符發(fā)

4、生器采用動態(tài)掃描工作方式。逐行給LED置高電平的同時，對應(yīng)列置低電平。如此每循環(huán)16次，即可顯示相應(yīng)字符。當行掃描足夠快時（掃描速度大于2ms/行），由于人眼的視覺暫留效果，字符就能固定的顯示出來。附錄二中給出了顯示原理。圖 1內(nèi)部原理圖及外觀圖三、 總體設(shè)計選題確定后，便開始著手設(shè)計本課題的方案，以及制作步驟。1. 方案制定方案1. 單個字符移動顯示對于單個的字符發(fā)生器而言，根據(jù)點陣的原理，需要將單個字符設(shè)計為1*16的數(shù)組。顯示單個字符時，需要譯碼器和595芯片在時序上進行配合顯示輸出。在能對單個字符進行顯示后僅需要將單個字符的移動顯示變換到字符串上進行移動顯示即可。本設(shè)計前期首先有目標的

5、點亮自定義的數(shù)組。而后，通過數(shù)組點亮一個漢字。一個漢字可以由1組含16個元素，每元素寬為16位的數(shù)組構(gòu)成。對于點亮一個漢字，由于38譯碼器使用3個IO口即可控制輸出8路狀態(tài)，595傳入并出器件同樣使用3個IO口即可控制8路輸出不同的信息，從而大大降低了FPGA的IO端口的使用，進而也簡化了設(shè)計的難度。使用138譯碼器進行點陣行掃描控制，使用595傳入并出顯示對應(yīng)行的對應(yīng)數(shù)據(jù)。本設(shè)計在處理一個字符進行上下滾動顯示時，通過改變138譯碼器的掃描順序即可實現(xiàn)字符的上下移動。圖2為字符上下滾動顯示示意圖。以“北”字為例。第32*N+0*2ms顯示完整的“北”字。此時，38譯碼器輸出：1、215、16對

6、應(yīng)595輸出Data數(shù)組信息如下：Data15、Data14Data1、Data0第32*N+1*2ms顯示“北”字上移1格。此時，38譯碼器輸出：2、316、1對應(yīng)595輸出Data數(shù)組信息如下：Data15、Data14Data1、Data0第32*N+11*2ms顯示“北”字上移11格。此時，38譯碼器輸出：12、1310、11對應(yīng)595輸出Data數(shù)組信息如下：Data15、Data14Data1、Data0第32*N+14*2ms顯示“北”字上移14格。此時，38譯碼器輸出：15、1613、14對應(yīng)595輸出Data數(shù)組信息如下：Data15、Data14Data1、Data0圖 2

7、上下滾動顯示本設(shè)計在處理單個字符左右滾動顯示時使用簡單的字符以為處理即可。對應(yīng)算法如下：DATA = (Data15-A>>shift_ii)|Data15-A<<shift_ii (1)式(1)中，DATA為顯示數(shù)據(jù)的寄存器型變量，Data為存放字符的數(shù)組，shift_ii為向左或右移動的位數(shù)，A為38譯碼器的輸出。將方案1的設(shè)計思路轉(zhuǎn)化為Verilog語言后實現(xiàn)單個字符的上下和左右移動。于是，接下來進行的任務(wù)便是將單個字符轉(zhuǎn)換為字符串的形式進行移動顯示。方案2. 以字符串的形式進行移動顯示在實現(xiàn)字符串的移動顯示的過程中，發(fā)現(xiàn)字符串的移動顯示并不像單個字符移動那樣簡單

8、。原因有以下幾點：(1) 字符串中包含的數(shù)據(jù)比單個字符包含的數(shù)據(jù)多。其中數(shù)據(jù)以字符的個數(shù)的倍數(shù)增加；(2) 字符數(shù)據(jù)的增加導致在字符串在上下移動顯示的過程中不能像單個字符那樣通過改變譯碼器的輸出順序進行移動；(3) 字符數(shù)據(jù)的增加導致字符串在左右移動過程中必須考慮到字符與字符之間的切換問題。針對上述的幾點問題，在解決處理字符串的移動輸出顯示過程中，決定重新設(shè)計新的算法，以適應(yīng)新的改變。方案2中的改變主要有以下幾點：(1) 上下移動顯示過程中選擇譯碼器的固定輸出，而改變字符的數(shù)組內(nèi)容進而改變字符串的上下移動。此時，字符數(shù)組的改變是通過FIFO(First In First Out)方式進行的；(

9、2) 字符串的左右移動顯示選擇采用兩個字符數(shù)組的方式進行。一個數(shù)組顯示下一幀字符，列一個數(shù)組用于存放下一幀字符，通過這兩個字符的組合搭配輸出顯示本一幀字符。2. 方案選擇本設(shè)計采用方案2處理字符串的移動顯示效果。本設(shè)計中對十二個、十六個字符進行顯示。對于字符串的顯示方式與單個字符串顯示的方式既有聯(lián)系，又有區(qū)別。聯(lián)系在于處理單個字符的思想在左右滾動顯示時同樣適用于字符串滾動顯示，區(qū)別在于處理單個字符上下滾動時是對38譯碼器的輸出進行控制，而對于字符串的顯示而言并不適用。因此采用FIFO的數(shù)組處理方式對數(shù)組信息進行處理，而38譯碼器的輸出順序不變。此外，在處理字符串左右滾動時采用雙數(shù)組顯示，數(shù)組D

10、ata用于存儲上一幀數(shù)據(jù)，數(shù)組Data1用于存儲下一幀數(shù)據(jù)，然后通過移位，按位于運算得出本一幀顯示的數(shù)據(jù)，處理方式如下：DATA = (Data15-A>>shift_ii)|Data115-A<<shift_ii (2)式(2)中，DATA為顯示數(shù)據(jù)的寄存器型變量，Data為存放上一幀字符的數(shù)組，Data1位存放下一幀數(shù)組，shift_ii為向左或右移動的位數(shù)，A為38譯碼器的輸出。圖3為字符串系統(tǒng)框圖。圖 3系統(tǒng)框圖四、 字符設(shè)計本設(shè)計采用16X16的點陣宋體字庫，即在16×16的區(qū)域內(nèi)顯示一個漢字所對應(yīng)的二進制碼。系統(tǒng)采用取字模軟件直接進行取模。本設(shè)計采

11、用FPGA自帶的RAM生成器，可以直接生成 .mif文件。因此若想改變字符，只需對RAM中的數(shù)據(jù)進行改變即可。本設(shè)計以“身體健康”為例給予說明。0200 0400 1FF0 1010 1FF0 1010 1FF2 1014 1018 7FF0 0050 0090 0310 1C10 E050 0020 /*"身" 0*/ 0840 0840 0840 1040 17FC 3040 30E0 50E0 9150 1150 1248 15F4 1842 1040 1040 1040 /*"體" 1*/ 1020 1020 10FC 2E24 23FE 622

12、4 64FC A420 2EFC 2220 2220 2BFE 2420 2620 29FE 3000 /*"健" 2*/ 0100 0080 3FFE 2080 2FF8 2088 3FFE 2088 2FF8 2880 24C4 22A8 4490 4888 9286 0100 /*"康" 3*/圖 4字模生成器生成的字模五、 選擇器件選用器件：Altera®的Cyclone®FPGA型號為：EP4CE6。2個74HC138譯碼器組成4-16譯碼器。2個74HC595作為點陣列輸出。1. FPGA器件器件EP4CE6邏輯單元6,2

13、72M9K 存儲器模塊30存儲器總?cè)萘?(Kbits)27018 x 18 乘法器15PLL2最大 I/O179最大差分通道66表 1 EP4CE6器件特性2. 74HC138a) 器件圖及內(nèi)部圖器件圖內(nèi)部圖圖 5 74HC138b) 真值表表 2 74HC138真值表c) 2個138譯碼器組成4-16譯碼器圖 6 4-16譯碼器圖 7波形仿真圖3. 74HC595a) 器件圖及內(nèi)部圖器件圖內(nèi)部圖圖 8 74HC595b) 真值表表 3 74HC595真值表c) 電路圖圖 9 74HC595級聯(lián)電路圖六、 功能模塊 本設(shè)計所用到的外圍電路在實驗箱中已經(jīng)包含，因此只需要運用FPGA對底層器件進行

14、編程即可。1. 分頻器本設(shè)計中用到了兩個分頻器。分別是給譯碼器提供移位時鐘和給字符的顯示及移動提供時鐘。程序見下程序1：always(posedge CLK)beginshift_j = shift_j+1;if(shift_j=160000000)beginshift_i = 1;shift_j = 0;endif(shift_j%10000000=0)beginshift_ii = shift_ii+1;if(shift_ii=16)beginshift_ii=0;endendif(shift_i=1)beginif(Time<=64)beginRAM_clk = RAM_clk;T

15、ime=Time+1;endif(Time=64)beginshift_i=0;Time=0;endendif(cnt=2)begincnt <= 1;moni_clk <= moni_clk;endelse cnt <= cnt+1;end程序 1分頻程序程序中moni_clk為譯碼器提供移位時鐘。而字符時鐘相對繁瑣，分為3部分：(1)通過shift_j將clk外部時鐘分頻，每當shift_j計數(shù)到160000000時，對shift_i進行置1處理；(2)當shift_i置1后開始讀取FPGA內(nèi)部的RAM，并對數(shù)組進行改變；(3)當shift_j%10000000=0時，對

16、shift_ii增1，shift_ii是字符移動時鐘。2. 字符數(shù)組讀取字符的讀取是通過FPGA內(nèi)部自帶的RAM進行實現(xiàn)的。通過Quartus II 生成 .mif 文件，再將該文件生成Verilog HDL File，隨后在主程序中調(diào)用例化語句即可。程序見程序2：ziku U1(ziku_i, RAM_clk, ram1_data_out);always(posedge RAM_clk)beginif(ziku_i > 79)beginziku_i = 0;endziku_i <= ziku_i+1;Time1= Time1+1;if(Time1>16)beginDataT

17、ime1%16=ram1_data_out;endelse beginData1Time1=ram1_data_out;endif(Time1=32)beginTime1=0;endend程序 2調(diào)用例化程序以及RAM底層驅(qū)動函數(shù)3. 譯碼器底層程序根據(jù)74HC138芯片的真值表知，在使能芯片后，輸出端的信號隨輸入端進行變化。因此，只要將譯碼器的輸入端按照一定的時序進行變化即可。always(posedge moni_clk)beginif(j=16)beginj <= 0;i <= 1;if(A >= 16)beginA = 0;endelse beginA = A+1;e

18、ndDATA = (Data15-A>>shift_ii)|(Data115-A<<shift_ii);endelse beginj <= j+1;i <= 0;endend程序 3 74HC138底層驅(qū)動函數(shù)程序中，在moni_clk時鐘的上升沿觸發(fā)譯碼器的輸入端進行變化。每16個上升沿為1個周期，這樣即可滿足譯碼器對點陣的掃描。同時程序中出現(xiàn)的數(shù)據(jù)移位代碼是為了實現(xiàn)字符的左移目的，詳細信息見后文，在此不再贅述。4. 74HC595底層程序根據(jù)74HC595芯片的真值表知，在移位時鐘的上升沿會將輸入端的數(shù)據(jù)采集，并且對之前的數(shù)據(jù)進行移位。當ST(RCK)產(chǎn)

19、生上升沿時，輸出端會將移位寄存器中的數(shù)據(jù)并行輸出。always(negedge moni_clk)begincase (j)0 : begin DS <= 1'b1&(DATA>>7); end1 : begin DS <= 1'b1&(DATA>>6); end2 : begin DS <= 1'b1&(DATA>>5); end3 : begin DS <= 1'b1&(DATA>>4); end4 : begin DS <= 1'b1&am

20、p;(DATA>>3); end5 : begin DS <= 1'b1&(DATA>>2); end6 : begin DS <= 1'b1&(DATA>>1); end7 : begin DS <= 1'b1&(DATA>>0); end8 : begin DS <= 1'b1&(DATA>>15); end9 : begin DS <= 1'b1&(DATA>>14); end10: begin DS <

21、;= 1'b1&(DATA>>13); end11: begin DS <= 1'b1&(DATA>>12); end12: begin DS <= 1'b1&(DATA>>11); end13: begin DS <= 1'b1&(DATA>>10); end14: begin DS <= 1'b1&(DATA>>9); end15: begin DS <= 1'b1&(DATA>>8); end

22、default: DS <= 1'b0;endcaseendassign SH = moni_clk;assign ST = i;程序 4 74HC595底層驅(qū)動函數(shù)此時，直接將移位時鐘moni_clk的值賦給移位時鐘SH即可。而輸出顯示的跳邊沿則在移位時鐘產(chǎn)生16次后觸發(fā)1次即可。變量i在程序3中有提及。5. 上下移動函數(shù)RAM_clk <= RAM_clk;if(RAM_clk=1) beginziku_i <= ziku_i+1;if(ziku_i>=48)beginziku_i <= 0;endfor(FIFO=0;FIFO<15;FIFO=

23、FIFO+1)beginDataFIFO=DataFIFO+1;endData15=ram1_data_out;end程序 5上下移動函數(shù)上下移動函數(shù)采用對數(shù)組進行FIFO賦值的方法，再配合譯碼器以及74HC595的顯示方法即可實現(xiàn)字符的上下移動顯示。6. 左右移動函數(shù)DATA = (Data15-A>>shift_ii)|(Data115-A<<shift_ii);程序 6左右移動函數(shù)七、 總體設(shè)計電路圖圖 10總體設(shè)計電路圖圖 11 波形仿真圖附錄一程序，左右滾動顯示：module EDA1(CLK, SH, ST, DS, A);input CLK;output

24、SH, ST, DS;output reg 3:0A;reg 15:0Data15:0;reg 15:0Data115:0;reg 3:0FIFO;reg 7:0Time;reg 7:0Time1;reg DS;reg i;reg 4:0j;integer cnt;reg moni_clk;reg RAM_clk;reg 15:0DATA;reg shift_i;reg shift_ii;integer shift_j;reg 7:0ziku_i;wire 15:0ram1_data_out;ziku U1(ziku_i, RAM_clk, ram1_data_out);always(pose

25、dge CLK)beginshift_j = shift_j+1;if(shift_j=160000000)beginshift_i = 1;shift_j = 0;endif(shift_j%10000000=0)beginshift_ii = shift_ii+1;if(shift_ii=16)beginshift_ii=0;endendif(shift_i=1)beginif(Time<=64)beginRAM_clk = RAM_clk;Time=Time+1;endif(Time=64)beginshift_i=0;Time=0;endendif(cnt=2)begincnt

26、<= 1;moni_clk <= moni_clk;endelse cnt <= cnt+1;endalways(posedge RAM_clk)beginif(ziku_i > 79)beginziku_i = 0;endziku_i <= ziku_i+1;Time1= Time1+1;if(Time1>16)beginDataTime1%16=ram1_data_out;endelse beginData1Time1=ram1_data_out;endif(Time1=32)beginTime1=0;endendalways(posedge moni_

27、clk)beginif(j=16)beginj <= 0;i <= 1;if(A >= 16)beginA = 0;endelse beginA = A+1;endDATA = (Data15-A>>shift_ii)|(Data115-A<<shift_ii);endelse beginj <= j+1;i <= 0;endendalways(negedge moni_clk)begincase (j)0 : begin DS <= 1'b1&(DATA>>7); end1 : begin DS <

28、= 1'b1&(DATA>>6); end2 : begin DS <= 1'b1&(DATA>>5); end3 : begin DS <= 1'b1&(DATA>>4); end4 : begin DS <= 1'b1&(DATA>>3); end5 : begin DS <= 1'b1&(DATA>>2); end6 : begin DS <= 1'b1&(DATA>>1); end7 : b

29、egin DS <= 1'b1&(DATA>>0); end8 : begin DS <= 1'b1&(DATA>>15); end9 : begin DS <= 1'b1&(DATA>>14); end10: begin DS <= 1'b1&(DATA>>13); end11: begin DS <= 1'b1&(DATA>>12); end12: begin DS <= 1'b1&(DATA>

30、>11); end13: begin DS <= 1'b1&(DATA>>10); end14: begin DS <= 1'b1&(DATA>>9); end15: begin DS <= 1'b1&(DATA>>8); enddefault: DS <= 1'b0;endcaseendassign SH = moni_clk;assign ST = i;endmodule程序 7左右滾動顯示程序，上下滾動顯示module EDA1(CLK, SH, ST, DS, A)

31、;input CLK;output SH, ST, DS;output reg 3:0A;reg 4:0B;reg 15:0Data15:0;reg 3:0FIFO;reg DS;reg i;reg 4:0j;integer cnt;reg moni_clk;reg RAM_clk;reg 15:0DATA;reg 3:0shift_i;integer shift_j;reg 7:0ziku_i;wire 15:0ram1_data_out;ziku U1(ziku_i, RAM_clk, ram1_data_out);always(posedge CLK)beginif(shift_j=50

32、00000)beginshift_j <= 1;shift_i <= shift_i-4'b0001;RAM_clk <= RAM_clk;if(RAM_clk=1) beginziku_i <= ziku_i+1;if(ziku_i>=48)beginziku_i <= 0;endfor(FIFO=0;FIFO<15;FIFO=FIFO+1)beginDataFIFO=DataFIFO+1;endData15=ram1_data_out;endif(shift_i<0)beginshift_i <= 15;endendelse b

33、eginshift_j <= shift_j+1;endif(cnt=2)begincnt <= 1;moni_clk <= moni_clk;endelse cnt <= cnt+1;endalways(posedge moni_clk)beginif(j=16)beginj <= 0;i <= 1;if(A < 0)beginA = 15;endelse beginA = A-1;endB=A-shift_i;if(B<0)beginB = 16-B;endDATA = DataA;endelse beginj <= j+1;i <

34、;= 0;endendalways(negedge moni_clk)begincase (j)0 : begin DS <= 1'b1&(DATA>>7); end1 : begin DS <= 1'b1&(DATA>>6); end2 : begin DS <= 1'b1&(DATA>>5); end3 : begin DS <= 1'b1&(DATA>>4); end4 : begin DS <= 1'b1&(DATA>>

35、;3); end5 : begin DS <= 1'b1&(DATA>>2); end6 : begin DS <= 1'b1&(DATA>>1); end7 : begin DS <= 1'b1&(DATA>>0); end8 : begin DS <= 1'b1&(DATA>>15); end9 : begin DS <= 1'b1&(DATA>>14); end10: begin DS <= 1'b1&am

36、p;(DATA>>13); end11: begin DS <= 1'b1&(DATA>>12); end12: begin DS <= 1'b1&(DATA>>11); end13: begin DS <= 1'b1&(DATA>>10); end14: begin DS <= 1'b1&(DATA>>9); end15: begin DS <= 1'b1&(DATA>>8); enddefault: DS &l

37、t;= 1'b0;endcaseendassign SH = moni_clk;assign ST = i;endmodule程序 8上下滾動顯示程序，字庫函數(shù)：/ megafunction wizard: %ROM: 1-PORT%/ GENERATION: STANDARD/ VERSION: WM1.0/ MODULE: altsyncram / =/ File Name: ziku.v/ Megafunction Name(s):/ altsyncram/ Simulation Library Files(s):/ altera_mf/ =/ */ THIS IS A WIZA

38、RD-GENERATED FILE. DO NOT EDIT THIS FILE!/ 9.1 Build 350 03/24/2010 SP 2 SJ Full Version/ */Copyright (C) 1991-2010 Altera Corporation/Your use of Altera Corporation's design tools, logic functions /and other software and tools, and its AMPP partner logic /functions, and any output files from an

39、y of the foregoing /(including device programming or simulation files), and any /associated documentation or information are expressly subject /to the terms and conditions of the Altera Program License /Subscription Agreement, Altera MegaCore Function License /Agreement, or other applicable license

40、agreement, including, /without limitation, that your use is for the sole purpose of /programming logic devices manufactured by Altera and sold by /Altera or its authorized distributors. Please refer to the /applicable agreement for further details./ synopsys translate_offtimescale 1 ps / 1 ps/ synop

41、sys translate_onmodule ziku (address,clock,q);input7:0 address;input clock;output15:0 q;ifndef ALTERA_RESERVED_QIS/ synopsys translate_offendiftri1 clock;ifndef ALTERA_RESERVED_QIS/ synopsys translate_onendifwire 15:0 sub_wire0;wire 15:0 q = sub_wire015:0;altsyncramaltsyncram_component (.clock0 (clo

42、ck),.address_a (address),.q_a (sub_wire0),.aclr0 (1'b0),.aclr1 (1'b0),.address_b (1'b1),.addressstall_a (1'b0),.addressstall_b (1'b0),.byteena_a (1'b1),.byteena_b (1'b1),.clock1 (1'b1),.clocken0 (1'b1),.clocken1 (1'b1),.clocken2 (1'b1),.clocken3 (1'b1)

43、,.data_a (161'b1),.data_b (1'b1),.eccstatus (),.q_b (),.rden_a (1'b1),.rden_b (1'b1),.wren_a (1'b0),.wren_b (1'b0);defparamaltsyncram_component.address_aclr_a = "NONE",altsyncram_component.clock_enable_input_a = "BYPASS",altsyncram_component.clock_enable_o

44、utput_a = "BYPASS",altsyncram_component.init_file = "ziku.mif",altsyncram_ended_device_family = "Cyclone IV E",altsyncram_component.lpm_hint = "ENABLE_RUNTIME_MOD=NO",altsyncram_component.lpm_type = "altsyncram",altsyncram_component.numw

45、ords_a = 256,altsyncram_component.operation_mode = "ROM",altsyncram_component.outdata_aclr_a = "NONE",altsyncram_component.outdata_reg_a = "UNREGISTERED",altsyncram_component.widthad_a = 8,altsyncram_component.width_a = 16,altsyncram_component.width_byteena_a = 1;endmod

46、ule/ =/ CNX file retrieval info/ =/ Retrieval info: PRIVATE: ADDRESSSTALL_A NUMERIC "0"/ Retrieval info: PRIVATE: AclrAddr NUMERIC "0"/ Retrieval info: PRIVATE: AclrByte NUMERIC "0"/ Retrieval info: PRIVATE: AclrOutput NUMERIC "0"/ Retrieval info: PRIVATE: BYT

47、E_ENABLE NUMERIC "0"/ Retrieval info: PRIVATE: BYTE_SIZE NUMERIC "8"/ Retrieval info: PRIVATE: BlankMemory NUMERIC "0"/ Retrieval info: PRIVATE: CLOCK_ENABLE_INPUT_A NUMERIC "0"/ Retrieval info: PRIVATE: CLOCK_ENABLE_OUTPUT_A NUMERIC "0"/ Retrieval i

48、nfo: PRIVATE: Clken NUMERIC "0"/ Retrieval info: PRIVATE: IMPLEMENT_IN_LES NUMERIC "0"/ Retrieval info: PRIVATE: INIT_FILE_LAYOUT STRING "PORT_A"/ Retrieval info: PRIVATE: INIT_TO_SIM_X NUMERIC "0"/ Retrieval info: PRIVATE: INTENDED_DEVICE_FAMILY STRING "

49、Cyclone IV E"/ Retrieval info: PRIVATE: JTAG_ENABLED NUMERIC "0"/ Retrieval info: PRIVATE: JTAG_ID STRING "NONE"/ Retrieval info: PRIVATE: MAXIMUM_DEPTH NUMERIC "0"/ Retrieval info: PRIVATE: MIFfilename STRING "ziku.mif"/ Retrieval info: PRIVATE: NUMWORDS

50、_A NUMERIC "256"/ Retrieval info: PRIVATE: RAM_BLOCK_TYPE NUMERIC "0"/ Retrieval info: PRIVATE: RegAddr NUMERIC "1"/ Retrieval info: PRIVATE: RegOutput NUMERIC "0"/ Retrieval info: PRIVATE: SYNTH_WRAPPER_GEN_POSTFIX STRING "0"/ Retrieval info: PRIVAT

51、E: SingleClock NUMERIC "1"/ Retrieval info: PRIVATE: UseDQRAM NUMERIC "0"/ Retrieval info: PRIVATE: WidthAddr NUMERIC "8"/ Retrieval info: PRIVATE: WidthData NUMERIC "16"/ Retrieval info: PRIVATE: rden NUMERIC "0"/ Retrieval info: CONSTANT: ADDRESS_ACLR_A STRING "NONE"/ Retrieval info: CONSTANT: CLOCK_ENABLE_INPUT_A STRING "BYPASS"/ Retrieval info: CONSTANT: CLOCK_ENABLE_OU