微機(jī)原理及應(yīng)用

1、3.1 概述概述3.2 半導(dǎo)體存儲(chǔ)器的工作原理半導(dǎo)體存儲(chǔ)器的工作原理3.3 RAM的結(jié)構(gòu)及其常用芯片的結(jié)構(gòu)及其常用芯片3.4 ROM的結(jié)構(gòu)及其常用芯片的結(jié)構(gòu)及其常用芯片3.5 存儲(chǔ)器與存儲(chǔ)器與CPU的連接的連接3.1 概述概述一、基本概念一、基本概念計(jì)算機(jī)的記憶部件計(jì)算機(jī)的記憶部件輸入設(shè)備輸入設(shè)備程序程序數(shù)據(jù)數(shù)據(jù)存儲(chǔ)器存儲(chǔ)器CPU提取提取程序程序輸出設(shè)備輸出設(shè)備早期：磁性材料早期：磁性材料現(xiàn)代：半導(dǎo)體集成電路芯片現(xiàn)代：半導(dǎo)體集成電路芯片二、存儲(chǔ)器的性能指標(biāo)二、存儲(chǔ)器的性能指標(biāo)1、存儲(chǔ)容量、存儲(chǔ)容量 存儲(chǔ)器所能容納的二進(jìn)制信息的數(shù)量，以存儲(chǔ)單存儲(chǔ)器所能容納的二進(jìn)制信息的數(shù)量，以存儲(chǔ)單元的總位數(shù)表

2、示。如果計(jì)算機(jī)的存儲(chǔ)器由多塊存儲(chǔ)元的總位數(shù)表示。如果計(jì)算機(jī)的存儲(chǔ)器由多塊存儲(chǔ)器芯片組成，則存儲(chǔ)容量即為各芯片存儲(chǔ)容量之和。器芯片組成，則存儲(chǔ)容量即為各芯片存儲(chǔ)容量之和。 存儲(chǔ)容量的常用單位還有字節(jié)存儲(chǔ)容量的常用單位還有字節(jié)(Byte)，千字節(jié)，千字節(jié)(KB)、兆字節(jié)、兆字節(jié)(MB)、和吉字節(jié)、和吉字節(jié)(GB)。1KB=210B=1024B 1MB=1024KB=1048576B=220B1GB=1024MB=1048576KB=1073741824B=230B 存儲(chǔ)總位數(shù)存儲(chǔ)總位數(shù)=地址寄存器編址數(shù)地址寄存器編址數(shù)*存儲(chǔ)字位數(shù)存儲(chǔ)字位數(shù)(存儲(chǔ)芯片容量存儲(chǔ)芯片容量=芯片的地址單元數(shù)芯片的地址單元

3、數(shù)*數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù))e.g.2:Intel 2114芯片容量為芯片容量為1024*4位位/片片 6264芯片容量為芯片容量為8192*8位位/片片 6116芯片容量為芯片容量為2K*8位位/片片210*4位位/片片213*8位位/片片211*8位位/片片e.g.1:一個(gè)一個(gè)16位字長(zhǎng)的計(jì)算機(jī)，地址線為位字長(zhǎng)的計(jì)算機(jī)，地址線為16位，則存儲(chǔ)總位，則存儲(chǔ)總位數(shù)位數(shù)(容量容量)？216*16=64K*16位位e.g.3:一臺(tái)一臺(tái)8位微機(jī)的地址總線為位微機(jī)的地址總線為16條，其條，其RAM存存儲(chǔ)容量為儲(chǔ)容量為32KB。首地址為。首地址為4000H，且地址連續(xù)，且地址連續(xù)，問(wèn)可用的最高地址是多少？

4、問(wèn)可用的最高地址是多少？解：解：RAM存儲(chǔ)容量為存儲(chǔ)容量為32KB =215*8位位 8位數(shù)據(jù)線，位數(shù)據(jù)線，RAM占占15位地址線位地址線 若首地址為若首地址為0000H, 范圍：范圍：0000H7FFFH (215=7FFFH) 若首地址為若首地址為4000H, 范圍：范圍：4000H0BFFFH從存儲(chǔ)器接到讀從存儲(chǔ)器接到讀/寫(xiě)的命令到完成讀寫(xiě)的命令到完成讀/寫(xiě)操作所用的時(shí)間，寫(xiě)操作所用的時(shí)間，也稱(chēng)為存儲(chǔ)器存取時(shí)間。在納秒也稱(chēng)為存儲(chǔ)器存取時(shí)間。在納秒(ns)到幾十納秒數(shù)量級(jí)。到幾十納秒數(shù)量級(jí)。 存儲(chǔ)器完成一次完整的存取操作所需的時(shí)間，即存儲(chǔ)器存儲(chǔ)器完成一次完整的存取操作所需的時(shí)間，即存儲(chǔ)器進(jìn)

5、行兩次獨(dú)立的操作進(jìn)行兩次獨(dú)立的操作(讀讀/寫(xiě)寫(xiě))所需的時(shí)間間隔，也稱(chēng)存儲(chǔ)所需的時(shí)間間隔，也稱(chēng)存儲(chǔ)周期周期。 TM TA2、存取速度、存取速度 影響計(jì)算機(jī)工作速度影響計(jì)算機(jī)工作速度(1) 讀讀/寫(xiě)時(shí)間寫(xiě)時(shí)間TA(2) 讀讀/寫(xiě)周期寫(xiě)周期TM(3) 存取速度存取速度BM每秒從存儲(chǔ)器讀寫(xiě)信息的數(shù)量每秒從存儲(chǔ)器讀寫(xiě)信息的數(shù)量, 設(shè)設(shè)W為存儲(chǔ)器傳送的數(shù)據(jù)為存儲(chǔ)器傳送的數(shù)據(jù)寬度寬度(位或字節(jié)位或字節(jié)), 則則BM=W/TA, 單位為位單位為位/秒或字節(jié)秒或字節(jié)/秒。秒。存儲(chǔ)器存儲(chǔ)器內(nèi)存內(nèi)存 CPU內(nèi)存內(nèi)存外存外存 外存外存 ：硬盤(pán)、光盤(pán)、磁盤(pán)：硬盤(pán)、光盤(pán)、磁盤(pán)1、內(nèi)存內(nèi)存，也稱(chēng)主存，也稱(chēng)主存(主存儲(chǔ)器主存

6、儲(chǔ)器)，可以由，可以由CPU的地址線的地址線直接訪問(wèn)到的存儲(chǔ)單元，以較快的速度進(jìn)行讀寫(xiě)操作，直接訪問(wèn)到的存儲(chǔ)單元，以較快的速度進(jìn)行讀寫(xiě)操作，主要用來(lái)存放計(jì)算機(jī)當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。主要用來(lái)存放計(jì)算機(jī)當(dāng)前運(yùn)行所需的程序和數(shù)據(jù)。 2、外存外存，也稱(chēng)輔存，也稱(chēng)輔存(外存儲(chǔ)器外存儲(chǔ)器)，其工作速度較低，不，其工作速度較低，不能直接與能直接與CPU進(jìn)行數(shù)據(jù)交換，只有先將程序和數(shù)據(jù)送入進(jìn)行數(shù)據(jù)交換，只有先將程序和數(shù)據(jù)送入內(nèi)存，才能被內(nèi)存，才能被CPU處理。處理。 三、存儲(chǔ)器的分類(lèi)三、存儲(chǔ)器的分類(lèi)一、半導(dǎo)體存儲(chǔ)器的分類(lèi)一、半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體半導(dǎo)體存儲(chǔ)器存儲(chǔ)器只讀存儲(chǔ)器只讀存儲(chǔ)器 （ROM）隨機(jī)存取

7、存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)靜態(tài)RAM（SRAM）動(dòng)態(tài)動(dòng)態(tài)RAM（DRAM） 集成集成RAM掩膜式掩膜式ROM可編程可編程ROM（PROM） 可擦除可編程可擦除可編程ROM（EPROM）電擦除可編程電擦除可編程ROM（EEPROM）3.2 半導(dǎo)體存儲(chǔ)器的工作原理半導(dǎo)體存儲(chǔ)器的工作原理1. RAM特點(diǎn)：存放臨時(shí)程序和數(shù)據(jù)，可讀可寫(xiě)，速度快，特點(diǎn)：存放臨時(shí)程序和數(shù)據(jù)，可讀可寫(xiě)，速度快，但掉電后信息丟失。但掉電后信息丟失。(1) 靜態(tài)靜態(tài)RAM：集成度低，功耗大，不掉電信息不丟：集成度低，功耗大，不掉電信息不丟失；失；(2) 動(dòng)態(tài)動(dòng)態(tài)RAM：集成度高：集成度高, 需外加刷新電路需外加刷新電路(

8、每隔每隔2ms對(duì)高電平電容重新充電對(duì)高電平電容重新充電)；(3) 集成集成RAM：屬于動(dòng)態(tài)：屬于動(dòng)態(tài)RAM，刷新電路集成在芯，刷新電路集成在芯片內(nèi)，兼具靜態(tài)、動(dòng)態(tài)片內(nèi)，兼具靜態(tài)、動(dòng)態(tài)RAM特點(diǎn)。特點(diǎn)。2. ROM特點(diǎn)：只能讀取，不能隨意改變，斷電后，信息特點(diǎn)：只能讀取，不能隨意改變，斷電后，信息不會(huì)丟失，用于存儲(chǔ)固定不變的程序和數(shù)據(jù)。不會(huì)丟失，用于存儲(chǔ)固定不變的程序和數(shù)據(jù)。(1) 掩膜掩膜ROM：存儲(chǔ)的信息在制造過(guò)程中產(chǎn)生，此后：存儲(chǔ)的信息在制造過(guò)程中產(chǎn)生，此后不可改變；不可改變；(2) 可編程可編程ROM：信息由用戶用特殊手段寫(xiě)入，一經(jīng)：信息由用戶用特殊手段寫(xiě)入，一經(jīng)寫(xiě)入不可改變；寫(xiě)入不可改

9、變；(3) 可擦除可編程可擦除可編程ROM：信息由用戶編程寫(xiě)入，并可：信息由用戶編程寫(xiě)入，并可將信息擦除重寫(xiě)；將信息擦除重寫(xiě)；(4) 電擦除可編程電擦除可編程ROM：信息可多次寫(xiě)入，采用電擦：信息可多次寫(xiě)入，采用電擦除法除法(+5V)，能在應(yīng)用系統(tǒng)中在線改寫(xiě)。，能在應(yīng)用系統(tǒng)中在線改寫(xiě)。二、半導(dǎo)體存儲(chǔ)器的基本組成二、半導(dǎo)體存儲(chǔ)器的基本組成地地址址寄寄存存地地址址譯譯碼碼存儲(chǔ)體存儲(chǔ)體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫(xiě)寫(xiě)電電路路DBOE WE CS1. 存儲(chǔ)器的結(jié)構(gòu)存儲(chǔ)器的結(jié)構(gòu) 存儲(chǔ)體存儲(chǔ)體l存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息 地址譯碼電路地址譯碼電路l根據(jù)

10、輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元的存儲(chǔ)單元 片選和讀寫(xiě)控制邏輯片選和讀寫(xiě)控制邏輯l選中存儲(chǔ)芯片，控制讀寫(xiě)操作選中存儲(chǔ)芯片，控制讀寫(xiě)操作l12條地址線條地址線A11A0, 8條數(shù)據(jù)線條數(shù)據(jù)線D7D0 存儲(chǔ)容量：存儲(chǔ)容量：212*8bit=4KB, 4K個(gè)單元個(gè)單元 每個(gè)存儲(chǔ)單元有相應(yīng)地址，每個(gè)存儲(chǔ)單元有相應(yīng)地址，4KB容量的存儲(chǔ)單元容量的存儲(chǔ)單元地址為地址為000H0FFFHl工作過(guò)程：工作過(guò)程： A11A0送來(lái)的地址存入地址寄存器，經(jīng)地址譯碼送來(lái)的地址存入地址寄存器，經(jīng)地址譯碼器譯碼選中一個(gè)單元器譯碼選中一個(gè)單元(eg. 001H:0000 0

11、000 0001B)進(jìn)進(jìn)行讀寫(xiě)操作，行讀寫(xiě)操作，I/O控制電路接收控制電路接收CPU的讀寫(xiě)信號(hào)的讀寫(xiě)信號(hào)(CS*=0) 當(dāng)當(dāng)WE*=1時(shí)，時(shí)，001H的數(shù)據(jù)送的數(shù)據(jù)送I/O7I/O0 WE*=0時(shí)，時(shí)，I/O7I/O0的數(shù)據(jù)送的數(shù)據(jù)送001H 存儲(chǔ)體（存儲(chǔ)矩陣）存儲(chǔ)體（存儲(chǔ)矩陣） 地址譯碼電路地址譯碼電路譯譯碼碼器器A5A4A3A2A1A06301存儲(chǔ)單元存儲(chǔ)單元64個(gè)單元個(gè)單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個(gè)單元個(gè)單元單譯碼雙譯碼l單譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)l雙譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)l雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)l主要采用的譯碼結(jié)構(gòu)主要采用的譯碼結(jié)構(gòu) 片選

12、和讀寫(xiě)控制邏輯片選和讀寫(xiě)控制邏輯l片選端片選端CS*或或CE*l有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作l輸出輸出OE*l控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出l該控制端對(duì)應(yīng)系統(tǒng)的讀控制線該控制端對(duì)應(yīng)系統(tǒng)的讀控制線l寫(xiě)寫(xiě)WE*l控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中l(wèi)該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線2. 地址譯碼器原理地址譯碼器原理小容量存儲(chǔ)器可以只有一個(gè)地址譯碼器。小容量存儲(chǔ)器可以只有一個(gè)地址譯碼器。單譯碼單譯碼大容量的存儲(chǔ)器通常有行大容量的存儲(chǔ)器通常有行(X)、列、列(Y)兩個(gè)地址譯碼。

13、兩個(gè)地址譯碼。 雙譯碼雙譯碼譯碼器輸入端接受存儲(chǔ)器地址信號(hào)，輸出行選或列選譯碼器輸入端接受存儲(chǔ)器地址信號(hào)，輸出行選或列選信號(hào)。地址譯碼器根據(jù)不同的地址線選中相應(yīng)的唯一信號(hào)。地址譯碼器根據(jù)不同的地址線選中相應(yīng)的唯一的存儲(chǔ)單元。的存儲(chǔ)單元。3. 輸入輸入/輸出控制電路輸出控制電路采用三態(tài)緩沖器結(jié)構(gòu)，地址譯碼時(shí)，先選中芯片，再采用三態(tài)緩沖器結(jié)構(gòu)，地址譯碼時(shí)，先選中芯片，再選中芯片單元。選中芯片單元。三、半導(dǎo)體存儲(chǔ)器的讀三、半導(dǎo)體存儲(chǔ)器的讀/寫(xiě)操作寫(xiě)操作 1.CPU發(fā)出發(fā)出讀讀存儲(chǔ)器命令時(shí)，主存儲(chǔ)器順序完成：存儲(chǔ)器命令時(shí)，主存儲(chǔ)器順序完成：CPU地址寄存器地址寄存器地址碼地址碼地址譯碼器地址譯碼器地址

14、碼地址碼相應(yīng)行、列信號(hào)相應(yīng)行、列信號(hào)控制電路控制電路讀命令讀命令讀讀/寫(xiě)電路寫(xiě)電路存儲(chǔ)單元內(nèi)容存儲(chǔ)單元內(nèi)容數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線CPU內(nèi)部指定部件內(nèi)部指定部件信息信息2.CPU發(fā)出發(fā)出寫(xiě)寫(xiě)存儲(chǔ)器命令時(shí)，主存儲(chǔ)器順序完成：存儲(chǔ)器命令時(shí)，主存儲(chǔ)器順序完成：CPU地址寄存器地址寄存器地址碼地址碼地址譯碼器地址譯碼器地址碼地址碼相應(yīng)行、列信號(hào)相應(yīng)行、列信號(hào)CPU數(shù)據(jù)線數(shù)據(jù)線某部件內(nèi)容某部件內(nèi)容控制電路控制電路寫(xiě)命令寫(xiě)命令讀讀/寫(xiě)電路寫(xiě)電路數(shù)據(jù)線上內(nèi)容數(shù)據(jù)線上內(nèi)容指定單元指定單元3.3 RAM的結(jié)構(gòu)及其常用芯片的結(jié)構(gòu)及其常用芯片 一、一、RAM的結(jié)構(gòu)的結(jié)構(gòu)l基本存儲(chǔ)單元是觸發(fā)器電路基本存儲(chǔ)單元是觸發(fā)器

15、電路l每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位l許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣二、常用二、常用RAM芯片芯片lSRAM2114l存儲(chǔ)容量為存儲(chǔ)容量為1K4l18個(gè)引腳：個(gè)引腳：l10根地址線根地址線A9A0l4根數(shù)據(jù)線根數(shù)據(jù)線I/O4I/O1l片選片選CS*l讀寫(xiě)讀寫(xiě)WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GNDlSRAM6116l存儲(chǔ)容量為存儲(chǔ)容量為2K8l24個(gè)引腳：個(gè)引腳：l11根地址線根地址線A10A0l8根數(shù)據(jù)線根

16、數(shù)據(jù)線I/O7I/O1l片選片選CE*l讀寫(xiě)讀寫(xiě)WE*l輸出允許輸出允許OE*+5VA8A9WE*OE*A10CE*IO7IO6IO5IO4IO3A7A6A5A4A3A2A1A0IO0IO1IO2GND123456789101112242322212019181716151413lSRAM6264l存儲(chǔ)容量為存儲(chǔ)容量為8K8l28個(gè)引腳：個(gè)引腳：l13根地址線根地址線A12A0l8根數(shù)據(jù)線根數(shù)據(jù)線D7D0l片選片選CE1*、CE2l讀寫(xiě)讀寫(xiě)WE*、OE*+5VWE*CE2A8A9A11OE*A10CE1*IO7IO6IO5IO4IO3NCA12A7A6A5A4A3A2A1A0IO0IO1IO2

17、GND123456789101112131428272625242322212019181716151. 掩膜掩膜ROM3.4 ROM的結(jié)構(gòu)及其常用芯片的結(jié)構(gòu)及其常用芯片一、一、ROM的結(jié)構(gòu)的結(jié)構(gòu)A1A0W0W1W2W3001000010100100010110001W0=A1*A0*W1=A1*A0W2=A1A0*W3=A1A0D3=W0+W2D2=W1+W3D1=W0+W2+W3D0=W2+W3e.g. 若若A1A0=10時(shí)，時(shí)，W2=1，則則D3D2D1D0=1011連有二極管的位存連有二極管的位存“1”，沒(méi)有二極管存，沒(méi)有二極管存“0”。每位是否有二極管由廠家固定，用戶無(wú)法修改。每位是

18、否有二極管由廠家固定，用戶無(wú)法修改。2. EPROMl頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息過(guò)擦除原有信息l一般使用專(zhuān)門(mén)的編程器（燒寫(xiě)器）進(jìn)行編程一般使用專(zhuān)門(mén)的編程器（燒寫(xiě)器）進(jìn)行編程l編程后，應(yīng)該貼上不透光封條編程后，應(yīng)該貼上不透光封條l出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1l編程就是將某些單元寫(xiě)入信息編程就是將某些單元寫(xiě)入信息0二、常用二、常用EPROM芯片芯片lEPROM2716l存儲(chǔ)容量為存儲(chǔ)容量為2K8l24個(gè)引腳：個(gè)引腳：l11根地址線根地址線A10A0l8根數(shù)據(jù)線根數(shù)據(jù)線O7O0l片選

19、片選/編程編程CE*(編程時(shí)編程時(shí)接接50ms脈沖脈沖)l讀寫(xiě)讀寫(xiě)OE*l編程電壓編程電壓VPP(25V或或21V)242322212019181716151413VCCA8A9VPPOE*A10CE*O7O6O5O4O3123456789101112A7A6A5A4A3A2A1A0O0O1O2GND242322212019181716151413l EPROM芯片芯片2764l存儲(chǔ)容量為存儲(chǔ)容量為8K8l28個(gè)引腳：個(gè)引腳：l13根地址線根地址線A12A0l8根數(shù)據(jù)線根數(shù)據(jù)線O7O0l片選片選CE*l編程編程PGM*l讀寫(xiě)讀寫(xiě)OE*l編程電壓編程電壓VPPVppA12A7A6A5A4A3A2

20、A1A0O0O1O2GNDVccPGM*未用未用A8A9A11OE*A10CE*O7O6O5O4O312345678910111213142827262524232221201918171615EPROM芯片芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖邏輯圖3

21、.5 存儲(chǔ)器與存儲(chǔ)器與CPU的連接的連接連接原則：按照三總線結(jié)構(gòu)進(jìn)行連接。連接原則：按照三總線結(jié)構(gòu)進(jìn)行連接。一、主存與一、主存與CPU的連接的連接過(guò)程：過(guò)程：系統(tǒng)提出存儲(chǔ)容量的要求系統(tǒng)提出存儲(chǔ)容量的要求選擇存儲(chǔ)器芯片選擇存儲(chǔ)器芯片與微機(jī)系統(tǒng)與微機(jī)系統(tǒng)(地址總線地址總線: A19A0, 數(shù)據(jù)總線數(shù)據(jù)總線: D15D0, 控控制總線制總線: RD*, WR*, M/IO*)連接連接對(duì)存儲(chǔ)單元地址進(jìn)行分配對(duì)存儲(chǔ)單元地址進(jìn)行分配二二、存儲(chǔ)容量的擴(kuò)展、存儲(chǔ)容量的擴(kuò)展(一片一片ROM、RAM不夠時(shí)不夠時(shí))存儲(chǔ)容量存儲(chǔ)容量=2n*m位位=地址單元數(shù)地址單元數(shù)*數(shù)據(jù)位數(shù)數(shù)據(jù)位數(shù)=字線字線*位線位線可進(jìn)行數(shù)據(jù)寬

22、度、字節(jié)數(shù)的擴(kuò)充，擴(kuò)充時(shí)涉及地址線、可進(jìn)行數(shù)據(jù)寬度、字節(jié)數(shù)的擴(kuò)充，擴(kuò)充時(shí)涉及地址線、數(shù)據(jù)線和控制線的連接。數(shù)據(jù)線和控制線的連接。1. 片選信號(hào)的產(chǎn)生方法片選信號(hào)的產(chǎn)生方法存儲(chǔ)器芯片容量有限，存儲(chǔ)器總?cè)萘啃枨蠛艽螅枰鎯?chǔ)器芯片容量有限，存儲(chǔ)器總?cè)萘啃枨蠛艽螅枰鄠€(gè)存儲(chǔ)芯片組合才能滿足存儲(chǔ)容量的需求，對(duì)存儲(chǔ)多個(gè)存儲(chǔ)芯片組合才能滿足存儲(chǔ)容量的需求，對(duì)存儲(chǔ)器的讀器的讀/寫(xiě)需要片選信號(hào)。片選信號(hào)由高位地址線構(gòu)成，寫(xiě)需要片選信號(hào)。片選信號(hào)由高位地址線構(gòu)成，產(chǎn)生方法有如下幾種：線選法、全譯碼法、部分譯碼產(chǎn)生方法有如下幾種：線選法、全譯碼法、部分譯碼法、混合譯碼法。法、混合譯碼法。(1) 線選法線選法直接

23、用地址線作為片選信號(hào)，每條地址線選一個(gè)直接用地址線作為片選信號(hào)，每條地址線選一個(gè)芯片，這種方法用在存儲(chǔ)容量小，存儲(chǔ)芯片也少芯片，這種方法用在存儲(chǔ)容量小，存儲(chǔ)芯片也少的小系統(tǒng)中。的小系統(tǒng)中。e.g. 存儲(chǔ)容量為存儲(chǔ)容量為4KB，每個(gè)芯片，每個(gè)芯片1KB，只要，只要4個(gè)芯片，個(gè)芯片，對(duì)應(yīng)片內(nèi)對(duì)應(yīng)片內(nèi)1KB的容量，只要的容量，只要10位就可完成對(duì)存儲(chǔ)單位就可完成對(duì)存儲(chǔ)單元的尋址。所以在元的尋址。所以在20位地址線的系統(tǒng)位地址線的系統(tǒng)(8086)中，可中，可利用高利用高10位地址線中的任意位地址線中的任意4位產(chǎn)生片選信號(hào)，比位產(chǎn)生片選信號(hào)，比如選擇如選擇A13A10，每條線連接一個(gè)芯片的片選端即可。，

24、每條線連接一個(gè)芯片的片選端即可。缺點(diǎn)缺點(diǎn): 整個(gè)存儲(chǔ)器地址常常不連續(xù)；整個(gè)存儲(chǔ)器地址常常不連續(xù)； 同一個(gè)單元可對(duì)應(yīng)不同的地址，從而形成地址重疊。同一個(gè)單元可對(duì)應(yīng)不同的地址，從而形成地址重疊。例如，上述例子中，例如，上述例子中，A19A14這這6條地址線沒(méi)有用，所以當(dāng)條地址線沒(méi)有用，所以當(dāng)A19A14為任何組合時(shí)，如果為任何組合時(shí)，如果A13A0的值不變，其實(shí)對(duì)應(yīng)了的值不變，其實(shí)對(duì)應(yīng)了同一個(gè)存儲(chǔ)單元。同一個(gè)存儲(chǔ)單元。(2) 全譯碼法全譯碼法l所有的系統(tǒng)地址線所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址均參與對(duì)存儲(chǔ)單元的譯碼尋址l包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)

25、單元的譯碼尋址（片內(nèi)譯碼片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（址（片選譯碼片選譯碼）l采用全譯碼，每個(gè)存儲(chǔ)單元的采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的地址都是唯一的，不存在地址重復(fù)不存在地址重復(fù)l譯碼電路可能比較譯碼電路可能比較復(fù)雜、連線也較多復(fù)雜、連線也較多存儲(chǔ)器存儲(chǔ)器芯片芯片譯譯碼碼器器低位地址低位地址高位地址高位地址全全部部地地址址片選信號(hào)片選信號(hào)e.g. P.57 圖圖3-142732的存儲(chǔ)容量為：的存儲(chǔ)容量為：4K*8bit。連接到。連接到8086系統(tǒng)時(shí)，系統(tǒng)時(shí)，構(gòu)成構(gòu)成4K*16bit，需兩片。，需兩片。全譯碼方式下由全譯碼方式下由8個(gè)個(gè)27

26、64芯片構(gòu)成芯片構(gòu)成64KB的存儲(chǔ)器的存儲(chǔ)器 l只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼的譯碼l每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重（地址重復(fù)），需要選取一個(gè)可用地址復(fù)），需要選取一個(gè)可用地址l可簡(jiǎn)化譯碼電路的設(shè)計(jì)可簡(jiǎn)化譯碼電路的設(shè)計(jì)l但系統(tǒng)的部分地址空間將被浪費(fèi)但系統(tǒng)的部分地址空間將被浪費(fèi)(3) 部分譯碼法部分譯碼法D0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY0下圖中下圖中A18不參與譯碼，故不參與譯碼，故6264的地址范圍為：

27、的地址范圍為：6264 部分譯碼示例部分譯碼示例2. 數(shù)據(jù)寬度擴(kuò)展（位擴(kuò)展）數(shù)據(jù)寬度擴(kuò)展（位擴(kuò)展）存儲(chǔ)芯片的數(shù)據(jù)線有存儲(chǔ)芯片的數(shù)據(jù)線有4位、位、8位，在與位，在與8086CPU的的16位數(shù)據(jù)線相連時(shí)需要進(jìn)行位數(shù)擴(kuò)展。位數(shù)據(jù)線相連時(shí)需要進(jìn)行位數(shù)擴(kuò)展。e.g.1 兩片兩片2732與與8086CPU的連接，的連接，4K*8bit擴(kuò)展為擴(kuò)展為4K*16bit EPROM8086CPUe.g.2 兩片兩片6116與與8086CPU的連接，的連接，2K*8bit擴(kuò)展為擴(kuò)展為2K*16bit RAM8086CPUA111A100A100D70D158OEWECEOEWECE61166116I/O70I/O1

28、58RDWRA0BHE偶存儲(chǔ)體偶存儲(chǔ)體奇存儲(chǔ)體奇存儲(chǔ)體位擴(kuò)展方法：位擴(kuò)展方法： 將每片的地址線、控制線并聯(lián)，將每片的地址線、控制線并聯(lián)，數(shù)據(jù)線分別引出。數(shù)據(jù)線分別引出。位擴(kuò)展特點(diǎn)：位擴(kuò)展特點(diǎn)： 存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。3. 字節(jié)擴(kuò)展（字?jǐn)U展）字節(jié)擴(kuò)展（字?jǐn)U展）e.g. 用用8片片8K*8的的RAM構(gòu)成構(gòu)成64K*8的的RAM A19 A18 A17 A16 A15 A14 A13 A12A0 8K*8=64K 0 1 0 0 0 0 0 (40000 41FFF) 第一組第一組 1 1 1 (4E000 4FFFF) 第八組第八組用用8片片8K*8的的RAM芯片進(jìn)行字?jǐn)U展，將每個(gè)芯片的地址芯片進(jìn)行字?jǐn)U展，將每個(gè)芯片的地址線線A120、OE*、WE*分別連在一起，但片選信號(hào)分別連在一起，但片選信號(hào)CE*要要分開(kāi)，并由地址譯碼電路的不同輸出端來(lái)提供。這樣，分開(kāi)，并由地址譯碼電路的不同輸出端來(lái)提供。這樣，在某一時(shí)刻，在某一時(shí)刻，8片中有一片被選中，通過(guò)這種方法，用片中有一片被選中，通過(guò)這種方法，用8片片8K*8bit構(gòu)成構(gòu)成64K*8bit的的RAM.字?jǐn)U展方法：字?jǐn)U展方法： 每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，每個(gè)芯片的地址線、數(shù)據(jù)線、控制線并聯(lián)，僅片選端僅片選端分別引出分別引出，以實(shí)現(xiàn)每個(gè)芯片占據(jù)不