第五章中央處理器練習題答案

1、 5.3 5.3 練習題練習題一、選擇題一、選擇題1.CPU1.CPU是指（是指（B B）。）。A.A.控制器；控制器； B.B.運算器和控制器；運算器和控制器；C. C. 運算器、控制器和主存。運算器、控制器和主存。2.2.指令周期是（指令周期是（C C）。）。A. CPUA. CPU執(zhí)行一條指令的時間；執(zhí)行一條指令的時間；B. CPUB. CPU從主存中取出一條指令的時間；從主存中取出一條指令的時間；C. CPUC. CPU從主存中取出一條指令加上執(zhí)行從主存中取出一條指令加上執(zhí)行這條指令的時間。這條指令的時間。3.3.下列敘述正確的是（下列敘述正確的是（A A）。）。A. A. 同一個同一

2、個CPUCPU周期中，可以并行執(zhí)行的周期中，可以并行執(zhí)行的微操作叫相容性微操作；微操作叫相容性微操作；B.B.同一個同一個CPUCPU周期中，不可以并行執(zhí)行的周期中，不可以并行執(zhí)行的微操作叫相容性微操作；微操作叫相容性微操作；C.C.同一個同一個CPUCPU周期中，可以并行執(zhí)行的微周期中，可以并行執(zhí)行的微操作叫相斥性微操作。操作叫相斥性微操作。4.4.下列說法中（下列說法中（B B）是正確的。）是正確的。A. A. 指令周期等于機器周期；指令周期等于機器周期；B. B. 指令周期大于機器周期；指令周期大于機器周期；C. C. 指令周期是機器周期的兩倍。指令周期是機器周期的兩倍。5.5.微程序控

3、制器中，機器指令與微指微程序控制器中，機器指令與微指令的關系是（令的關系是（B B）。）。A. A. 每一條機器指令由一條微指令來執(zhí)每一條機器指令由一條微指令來執(zhí)行；行；B. B. 每一條機器指令由一段用微指令編每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行；成的微程序來解釋執(zhí)行；C . C . 一段機器指令組成的程序可由一個一段機器指令組成的程序可由一個微程序來執(zhí)行。微程序來執(zhí)行。6.6.微指令執(zhí)行的順序控制問題，實際上微指令執(zhí)行的順序控制問題，實際上是如何確定下一條微指令的地址的問是如何確定下一條微指令的地址的問題，通常用的一種方法是斷定方式，題，通常用的一種方法是斷定方式，其基本思想

4、是（其基本思想是（C C）。）。A. A. 用微程序計數(shù)器來產(chǎn)生后繼微指令地用微程序計數(shù)器來產(chǎn)生后繼微指令地址；址；B. B. 通過指令中指定一個專門字段來產(chǎn)生通過指令中指定一個專門字段來產(chǎn)生后繼微指令地址；后繼微指令地址；C. C. 由設計者在微指令代碼中指定，或者由設計者在微指令代碼中指定，或者由設計者指定的判別測試字段控制產(chǎn)由設計者指定的判別測試字段控制產(chǎn)生后繼微指令地址。生后繼微指令地址。7.7.廣泛應用于廣泛應用于IBM PCIBM PC中的中的Intel 8088 CPUIntel 8088 CPU是（是（C C）。）。A. 8A. 8位微處理器；位微處理器；B. 16B. 16位

5、微處理器；位微處理器；C.C.準準1616位微處理器。位微處理器。8.8.廣泛應用于廣泛應用于IBM PCIBM PC中的中的Intel 8086 CPUIntel 8086 CPU是（是（A A）。）。A. 16A. 16位微處理器；位微處理器；B.B.準準1616位微處理器；位微處理器；C. C. 準準3232位微處理器。位微處理器。9.Intel 803869.Intel 80386是是3232位微處理器，位微處理器， Intel Intel 8048680486是（是（B B）位微處理器。）位微處理器。A. 16A. 16； B. 32B. 32； C. 64C. 64。10.10.用

6、用PLAPLA器件設計的控制器稱為器件設計的控制器稱為PLAPLA控制控制器，從技術實現(xiàn)的途徑來看，器，從技術實現(xiàn)的途徑來看，PLAPLA控控制器是一種（制器是一種（C C）。）。A. A. 用存儲邏輯技術設計的控制器；用存儲邏輯技術設計的控制器；B. B. 用組合邏輯技術設計的控制器；用組合邏輯技術設計的控制器；C. C. 用組合邏輯技術和存儲邏輯技術設計用組合邏輯技術和存儲邏輯技術設計的控制器。的控制器。11.11.指令寄存器的位數(shù)取決于（指令寄存器的位數(shù)取決于（B B）。）。A. A. 存儲器的容量；存儲器的容量；B. B. 指令字長；指令字長；C. C. 機器字長。機器字長。12.12

7、.微指令格式中，（微指令格式中，（A A）。）。A. A. 垂直型微指令采用較長的微程序結構垂直型微指令采用較長的微程序結構去換取較短的微指令結構；去換取較短的微指令結構；B.B.垂直型微指令采用較短的微程序結構垂直型微指令采用較短的微程序結構去換取較長的微指令結構。去換取較長的微指令結構。13.13.與微指令的指令周期對應的是（與微指令的指令周期對應的是（B B）。）。A. A. 指令周期；指令周期； B. B. 機器周期；機器周期；C. C. 節(jié)拍周期；節(jié)拍周期； D. D. 時鐘周期。時鐘周期。14.14.狀態(tài)寄存器用來存放（狀態(tài)寄存器用來存放（D D）。）。A. A. 算術運算結果；算

8、術運算結果；B. B. 邏輯運算結果；邏輯運算結果；C. C. 運算類型；運算類型； D. D. 算術、邏輯運算及測試指令的結果狀算術、邏輯運算及測試指令的結果狀態(tài)。態(tài)。15.CPU15.CPU內(nèi)通用寄存器的位數(shù)取決于（內(nèi)通用寄存器的位數(shù)取決于（B B）。）。A.A.存儲器容量；存儲器容量； B.B.機器字長；機器字長；C.C.指令的長度；指令的長度； D.CPUD.CPU的引腳數(shù)。的引腳數(shù)。16.16.程序計數(shù)器屬于（程序計數(shù)器屬于（C C）。）。A.A.運算器；運算器； B.B.存儲器；存儲器；C.C.控制器；控制器； D.I/OD.I/O接口。接口。17.17.指令（指令（A A）從主存

9、中讀出。）從主存中讀出。A .A .總是根據(jù)程序計數(shù)器總是根據(jù)程序計數(shù)器PCPC；B .B .有時根據(jù)程序計數(shù)器有時根據(jù)程序計數(shù)器PCPC，有時根據(jù)轉，有時根據(jù)轉移指令；移指令；C .C .根據(jù)地址寄存器根據(jù)地址寄存器MARMAR；D .D .有時根據(jù)有時根據(jù)PCPC，有時根據(jù)，有時根據(jù)MARMAR。18.18.取指令操作（取指令操作（D D ）。）。A.A.受到上一條指令的操作碼控制；受到上一條指令的操作碼控制； B.B.受到當前指令的操作碼控制；受到當前指令的操作碼控制；C.C.受到下一條指令的操作碼控制；受到下一條指令的操作碼控制； D.D.是控制器固有的功能，不需要在操作碼是控制器固有

10、的功能，不需要在操作碼控制下進行?？刂葡逻M行。19.19.某寄存器中的值有時是地址，有時是某寄存器中的值有時是地址，有時是數(shù)據(jù)，這只有計算機的（數(shù)據(jù)，這只有計算機的（A A）才能識別）才能識別它。它。A.A.譯碼器；譯碼器； B.B.判斷程序；判斷程序；C.C.指令；指令； D.D.時序信號。時序信號。20.20.以下說法錯誤的是（以下說法錯誤的是（C C）。）。A.A.控制器的控制方式反映了時序信號的定控制器的控制方式反映了時序信號的定時方式；時方式； B.B.同步控制方式的特點是系統(tǒng)有一個統(tǒng)一同步控制方式的特點是系統(tǒng)有一個統(tǒng)一的時鐘，所有的控制信號均以此為依的時鐘，所有的控制信號均以此為依

11、據(jù)；據(jù)；C.C.異步控制方式中有集中的時序信號產(chǎn)生異步控制方式中有集中的時序信號產(chǎn)生及控制部件；及控制部件； D.D.聯(lián)合控制方式是同步和異步控制方式的聯(lián)合控制方式是同步和異步控制方式的結合。結合。21.21.同步控制是（同步控制是（C C）。）。A.A.只適用于只適用于CPUCPU控制的方式；控制的方式； B.B.只適用于外圍設備控制的方式；只適用于外圍設備控制的方式；C.C.由統(tǒng)一時序信號控制的方式；由統(tǒng)一時序信號控制的方式； D.D.所有指令執(zhí)行時間都相同的方式。所有指令執(zhí)行時間都相同的方式。22.22.在計算機中，存放微指令的控制存儲在計算機中，存放微指令的控制存儲器屬于（器屬于（D

12、D）。）。A.A.外存；外存； B.B.內(nèi)存；內(nèi)存；C.C.高速緩存；高速緩存； D.CPUD.CPU。23.23.計算機操作的最小時間單位是（計算機操作的最小時間單位是（A A）。）。A.A.時鐘周期；時鐘周期； B.B.指令周期；指令周期；C.CPUC.CPU周期；周期； D.D.微指令周期。微指令周期。24.24.下列部件中不屬于執(zhí)行部件的是下列部件中不屬于執(zhí)行部件的是（ A A）。）。A.A.控制器；控制器； B.B.存儲器；存儲器；C.C.運算器；運算器； D.D.外設。外設。25.25.計算機主頻的周期是指（計算機主頻的周期是指（A A）。）。A.A.時鐘周期；時鐘周期；B.B.指

13、令周期；指令周期；C.C.存取周期。存取周期。26.26.一個節(jié)拍信號的寬度是指（一個節(jié)拍信號的寬度是指（C C）。）。A.A.指令周期；指令周期；B.B.機器周期；機器周期；C.C.時鐘周期。時鐘周期。27.27.在取指令操作之后，程序計數(shù)器中存在取指令操作之后，程序計數(shù)器中存放的是（放的是（C C）。）。A.A.當前指令的地址；當前指令的地址；B.B.程序中指令的數(shù)量；程序中指令的數(shù)量；C.C.下一條（順序執(zhí)行的）指令的地址。下一條（順序執(zhí)行的）指令的地址。28.28.直接尋址的無條件轉移指令的功能是直接尋址的無條件轉移指令的功能是將指令中的地址碼送入（將指令中的地址碼送入（A A）。）。

14、A.PCA.PC；B.B.地址寄存器；地址寄存器；C.C.累加器。累加器。29.29.以下敘述中（以下敘述中（B B）是錯誤的。）是錯誤的。A.A.指令周期的第一個操作是取指令；指令周期的第一個操作是取指令；B.B.所有指令的取指令操作都是相同的；所有指令的取指令操作都是相同的；C.C.在指令長度相同的情況下，所有指令的在指令長度相同的情況下，所有指令的取指操作都是相同的。取指操作都是相同的。30.30.在單總線結構的在單總線結構的CPUCPU中，連接在總線中，連接在總線上的多個部件（上的多個部件（B B）。）。A.A.某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，并

15、且只有一個可以從總線接收數(shù)據(jù)；并且只有一個可以從總線接收數(shù)據(jù)；B.B.某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，某一時刻只有一個可以向總線發(fā)送數(shù)據(jù)，但可以有多個同時從總線接收數(shù)據(jù)；但可以有多個同時從總線接收數(shù)據(jù)； C.C.可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時向總線發(fā)送數(shù)據(jù)，并且可以有多個同時從總線接收數(shù)據(jù)?？梢杂卸鄠€同時從總線接收數(shù)據(jù)。31.31.在單總線結構的在單總線結構的CPUCPU中（中（C C）。）。A.ALUA.ALU的兩個輸入端都可與總線相連；的兩個輸入端都可與總線相連；B.ALUB.ALU的一個輸入端與總線相連，其輸出的一個輸入端與總線相連，其輸出端也可與總線相連；端也可與

16、總線相連； C.ALUC.ALU只能有一個輸入端與總線相連，其只能有一個輸入端與總線相連，其輸出端需通過暫存器與總線相連。輸出端需通過暫存器與總線相連。32.32.在控制器的控制方式中，機器周期內(nèi)在控制器的控制方式中，機器周期內(nèi)的時鐘周期個數(shù)可以不同，這屬于的時鐘周期個數(shù)可以不同，這屬于（A A）。）。A.A.同步控制；同步控制；B.B.異步控制；異步控制；C.C.聯(lián)合控制。聯(lián)合控制。33.33.計算機執(zhí)行乘法指令時，由于其操作計算機執(zhí)行乘法指令時，由于其操作較復雜，需要更多的時間，通常采用較復雜，需要更多的時間，通常采用（C C）控制方式。）控制方式。A.A.延長機器周期內(nèi)節(jié)拍數(shù)的；延長機器

17、周期內(nèi)節(jié)拍數(shù)的；B.B.異步；異步； C.C.中央與局部控制相結合的。中央與局部控制相結合的。34.34.下列說法中（下列說法中（C C）是正確的。）是正確的。A.A.加法指令的執(zhí)行周期一定要訪存；加法指令的執(zhí)行周期一定要訪存；B.B.加法指令的執(zhí)行周期一定不訪存；加法指令的執(zhí)行周期一定不訪存；C.C.指令的地址碼給出存儲器地址的加法指指令的地址碼給出存儲器地址的加法指令，在執(zhí)行周期一定訪存。令，在執(zhí)行周期一定訪存。35.35.下列敘述中（下列敘述中（A A）是錯誤的。）是錯誤的。A.A.采用微程序控制器的處理器稱為微處理采用微程序控制器的處理器稱為微處理器；器；B.B.在微指令編碼中，編碼效

18、率最低的是直在微指令編碼中，編碼效率最低的是直接編碼方式；接編碼方式； C.C.在各種微地址形成方式中，增量計數(shù)法在各種微地址形成方式中，增量計數(shù)法（微計數(shù)器法）需要的順序控制字段（微計數(shù)器法）需要的順序控制字段較短。較短。36.36.下列敘述中（下列敘述中（ B B）是正確的。）是正確的。A.A.控制器產(chǎn)生的所有控制信號稱為微指令；控制器產(chǎn)生的所有控制信號稱為微指令；B.B.微程序控制器比硬連線控制器更加靈活；微程序控制器比硬連線控制器更加靈活； C.C.微處理器的程序稱為微程序。微處理器的程序稱為微程序。37.37.將微程序存儲在將微程序存儲在EPROMEPROM中的控制器是中的控制器是（

19、C C）控制器。）控制器。A.A.靜態(tài)微程序；靜態(tài)微程序；B.B.毫微程序；毫微程序；C.C.動態(tài)微程序。動態(tài)微程序。38.38.在微指令的控制方式中，若微指令命令個在微指令的控制方式中，若微指令命令個數(shù)已確定，則（數(shù)已確定，則（C C）。）。A.A.直接控制方式和編碼控制方式不影響微指令直接控制方式和編碼控制方式不影響微指令的長度；的長度；B.B.直接控制方式的微指令字長比編碼控制方式直接控制方式的微指令字長比編碼控制方式的微指令字長短；的微指令字長短； C.C.編碼控制方式的微指令字長比直接控制方式編碼控制方式的微指令字長比直接控制方式的微指令字長短。的微指令字長短。39.39.在控制器的

20、控制信號中，相容的信號是（在控制器的控制信號中，相容的信號是（C C）的信號。的信號。A.A.可以相互替代；可以相互替代；B.B.可以相繼出現(xiàn)；可以相繼出現(xiàn)；C.C.可以同時出現(xiàn)?？梢酝瑫r出現(xiàn)。40.40.垂直型微指令的特點是（垂直型微指令的特點是（B B）。）。A.A.微指令格式垂直表示；微指令格式垂直表示；B.B.控制信號經(jīng)過編碼產(chǎn)生；控制信號經(jīng)過編碼產(chǎn)生； C.C.采用微操作碼。采用微操作碼。41.41.水平型微指令的特點是（水平型微指令的特點是（A A）。）。A.A.一次可以完成多個操作；一次可以完成多個操作；B.B.微指令的操作控制字段不進行編碼；微指令的操作控制字段不進行編碼；C.

21、C.微指令的格式簡短。微指令的格式簡短。42.42.下列（下列（A A ）不屬于設計微指令結構時）不屬于設計微指令結構時所追求的目標。所追求的目標。A.A.增大控制存儲器的容量；增大控制存儲器的容量；B.B.提高微程序的執(zhí)行速度；提高微程序的執(zhí)行速度； C.C.縮短微指令的長度。縮短微指令的長度。43.43.在采用增量計數(shù)器法的微指令時，下在采用增量計數(shù)器法的微指令時，下一條微指令的地址在（一條微指令的地址在（B B）。）。A.A.當前的微指令中；當前的微指令中；B.B.微指令地址計數(shù)器中；微指令地址計數(shù)器中；C.C.程序計數(shù)器中。程序計數(shù)器中。44.44.與具有與具有n n個并行部件的處理器

22、相比，一個并行部件的處理器相比，一個個n n段流水處理器（段流水處理器（A A）。）。A.A.具備同等水平的吞吐能力；具備同等水平的吞吐能力；B.B.不具備同等水平的吞吐能力；不具備同等水平的吞吐能力； C.C.吞吐能力大于前者。吞吐能力大于前者。45.45.超標量流水技術（超標量流水技術（B B）。）。A.A.縮短了原來流水線的處理器周期；縮短了原來流水線的處理器周期；B.B.在每個時鐘周期內(nèi)并發(fā)多條指令；在每個時鐘周期內(nèi)并發(fā)多條指令；C.C.把多條能并行操作的指令組合成一條具把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。有多個操作碼字段的指令。46.46.超流水線技術是（超流水

23、線技術是（A A）。）。A.A.縮短原來流水線的處理器周期；縮短原來流水線的處理器周期；B.B.在每個時鐘周期內(nèi)并發(fā)多條指令；在每個時鐘周期內(nèi)并發(fā)多條指令；C.C.把多條能并行操作的指令組合成一條具把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。有多個操作碼字段的指令。47.47.在在CPUCPU的寄存器中，（的寄存器中，（B B ）對用戶是）對用戶是完全透明的。完全透明的。A.A.程序計數(shù)器；程序計數(shù)器；B.B.指令寄存器；指令寄存器；C.C.狀態(tài)寄存器。狀態(tài)寄存器。二、判斷題二、判斷題1 1、運算器中的累加器沒有加法器功能，有寄存、運算器中的累加器沒有加法器功能，有寄存器功能。器

24、功能。( (正確正確) )2 2、通用寄存器只能存放數(shù)據(jù)，不能存放地址。、通用寄存器只能存放數(shù)據(jù)，不能存放地址。( (錯誤錯誤) )3 3、通用寄存器可以存放數(shù)據(jù)和地址，還可以、通用寄存器可以存放數(shù)據(jù)和地址，還可以用做指令寄存器用做指令寄存器IRIR和程序計數(shù)器和程序計數(shù)器PCPC。( (錯誤錯誤) )4 4、在取指令操作完成之后，、在取指令操作完成之后，PCPC中存放的中存放的是下一條實際執(zhí)行的指令的地址。是下一條實際執(zhí)行的指令的地址。( (錯誤錯誤) )5 5、取指令操作不受指令的操作碼控制。、取指令操作不受指令的操作碼控制。( (正確正確) )6 6、控存用來存放微程序和數(shù)據(jù)。、控存用來

25、存放微程序和數(shù)據(jù)。( (錯誤錯誤) )7 7、微命令直接表示和編碼表示的效率沒、微命令直接表示和編碼表示的效率沒有區(qū)別。有區(qū)別。( (錯誤錯誤) )8 8、控制存儲器用來存放實現(xiàn)全部指令系、控制存儲器用來存放實現(xiàn)全部指令系統(tǒng)的所有程序。統(tǒng)的所有程序。( (錯誤錯誤) )9 9、微指令的順序控制部分用來決定下一、微指令的順序控制部分用來決定下一條微指令的地址。條微指令的地址。( (正確正確) )1010、只有微程序控制器設計才用到微操作、只有微程序控制器設計才用到微操作的概念，而對于組合邏輯控制器設計是的概念，而對于組合邏輯控制器設計是不存在微操作概念的。不存在微操作概念的。( (錯誤錯誤) )

26、三、綜合題三、綜合題1 1、設計一個能產(chǎn)生、設計一個能產(chǎn)生5 5個機器周期的時序電個機器周期的時序電路，假設完成每條指令功能的時間均為路，假設完成每條指令功能的時間均為5 5個機器周期。個機器周期。D 1D 1CP 0CP 0D 1D 1CP 0CP 0D 1D 1CP 0CP 0D 1D 1CP 0CP 0D 1D 1CP 0CP 0S SR RT T1 1T T5 5T T3 3T T4 4T T2 2CPCP總清（復位）總清（復位）R RR RR RR R2 2、畫出組合邏輯控制器框圖，根據(jù)指令、畫出組合邏輯控制器框圖，根據(jù)指令處理過程，結合有關部件說明控制器的處理過程，結合有關部件說明

27、控制器的工作原理。工作原理?！窘獯稹俊窘獯稹?組合邏輯控制器框圖如下（參考）。組合邏輯控制器框圖如下（參考）。 完成一條指令經(jīng)過取指階段和執(zhí)行階完成一條指令經(jīng)過取指階段和執(zhí)行階段段 （控制器工作原理從圖中按這兩個階（控制器工作原理從圖中按這兩個階段進行細節(jié)說明即可；執(zhí)行階段可任意段進行細節(jié)說明即可；執(zhí)行階段可任意以某常見指令為例）以某常見指令為例）微操作命令微操作命令序列形成部件序列形成部件PCPCOP ADDROP ADDRIDID時序電路時序電路控制臺控制臺中斷系統(tǒng)中斷系統(tǒng)狀態(tài)控制條件狀態(tài)控制條件+1+1至運算器至運算器至存儲器至存儲器至輸入設備至輸入設備至輸出設備至輸出設備組合邏輯控制器

28、參考框圖組合邏輯控制器參考框圖3 3、畫出微程序控制器框圖，根據(jù)指令處、畫出微程序控制器框圖，根據(jù)指令處理過程，結合有關部件說明控制器的工理過程，結合有關部件說明控制器的工作原理。作原理。【解答】【解答】 微程序控制器框圖如下（微程序控制器框圖如下（ 供參考。也供參考。也可用教材可用教材P.175P.175圖圖5.245.24或或WilkesWilkes模型圖模型圖等）等） 。 其工作原理的說明方法與上題類似。其工作原理的說明方法與上題類似。PCPCOP ADDROP ADDR微命令控制微命令控制 順序控制順序控制 微地址微地址形成部件形成部件IRIR IRIR ARARCMCM狀態(tài)條件狀態(tài)條

29、件中斷系統(tǒng)中斷系統(tǒng)時序電路時序電路控制臺控制臺微程序控制器參考框圖微程序控制器參考框圖4 4、比較組合邏輯控制器和微程序控制器、比較組合邏輯控制器和微程序控制器的組成。的組成。解答要點：解答要點：結合以上三、四題的答圖，可見兩種控制結合以上三、四題的答圖，可見兩種控制器組成上的相同之處是器組成上的相同之處是均有均有PCPC，IRIR，時序電路，中斷機構及狀態(tài)，時序電路，中斷機構及狀態(tài)條件。條件。第第4 4題解答要點續(xù)：題解答要點續(xù)：不同之處主要是操作控制器即微操作命令不同之處主要是操作控制器即微操作命令序列的形成部件不同：組合邏輯控制器序列的形成部件不同：組合邏輯控制器的核心部件是門電路，微程

30、序控制器的的核心部件是門電路，微程序控制器的核心部件是控制存儲器核心部件是控制存儲器ROMROM。5 5、比較組合邏輯控制器和微程序控制器、比較組合邏輯控制器和微程序控制器的的設計思想。設計思想?！窘獯稹俊窘獯稹拷M合邏輯控制器的設計思想主要是采用硬組合邏輯控制器的設計思想主要是采用硬布線邏輯布線邏輯首先根據(jù)指令系統(tǒng)，寫出對應機器指令的首先根據(jù)指令系統(tǒng)，寫出對應機器指令的全部微操作及其節(jié)拍安排，然后列出操全部微操作及其節(jié)拍安排，然后列出操作時間表，再寫出每一種微操作的邏輯作時間表，再寫出每一種微操作的邏輯表達式，化簡后畫出相應的邏輯圖，即表達式，化簡后畫出相應的邏輯圖，即完成了設計；完成了設計；

31、【第【第5 5題解答續(xù)】題解答續(xù)】這種邏輯電路主要是由門電路構成的復雜這種邏輯電路主要是由門電路構成的復雜樹型網(wǎng)絡，一旦構成后，除非重新設計樹型網(wǎng)絡，一旦構成后，除非重新設計和物理上對它重新接線，否則要增加新和物理上對它重新接線，否則要增加新的控制功能是不可能的。的控制功能是不可能的。微程序控制器的設計思想是采用存儲邏微程序控制器的設計思想是采用存儲邏輯輯【第【第5 5題解答續(xù)】題解答續(xù)】首先根據(jù)指令系統(tǒng)，寫出對應所有機器指首先根據(jù)指令系統(tǒng)，寫出對應所有機器指令的全部微操作及其節(jié)拍安排，然后列令的全部微操作及其節(jié)拍安排，然后列出操作時間表；出操作時間表；再根據(jù)微操作的數(shù)目，經(jīng)壓縮確定微指令再根

32、據(jù)微操作的數(shù)目，經(jīng)壓縮確定微指令的控制方式、下地址形成方式、微指令的控制方式、下地址形成方式、微指令格式及微指令字長，編出全部微指令的格式及微指令字長，編出全部微指令的代碼即碼點，即完成了設計；代碼即碼點，即完成了設計；最后將微指令的碼點注入到最后將微指令的碼點注入到ROMROM中，即中，即可作為微操作的命令信號?？勺鳛槲⒉僮鞯拿钚盘?。6 6、設有一運算器通路如下圖所示。假設操、設有一運算器通路如下圖所示。假設操作數(shù)作數(shù)a a和和b b（均為補碼）已分別放在通用寄（均為補碼）已分別放在通用寄存器存器R1R1和和R2R2中，中，ALUALU有有+ +、MM（傳送）（傳送）三種操作功能。試回答：

33、三種操作功能。試回答：（1 1）指出相容性微操作和相斥性微操作；）指出相容性微操作和相斥性微操作；（2 2）采用編碼控制方式（字段直接譯碼法）采用編碼控制方式（字段直接譯碼法）設計適用于此運算器的微指令格式；設計適用于此運算器的微指令格式；（3 3）畫出計算（）畫出計算（1/21/2）（）（a a b b）R2R2的微的微程序流程圖，試問執(zhí)行周期需要幾條微指程序流程圖，試問執(zhí)行周期需要幾條微指令？令？（4 4）按設計的微指令格式，寫出（）按設計的微指令格式，寫出（3 3）要）要求的微代碼。求的微代碼。移位器移位器A A選通門選通門（與或門）（與或門）B B選通門選通門（與或門）（與或門）右移右

34、移R R左移左移L L直送直送V V+1+1ALUALU+ +MM非邏輯非邏輯PCBPCBR1BR1BR1BR1BR2BR2BR2BR2BR3BR3BR3BR3BPCPCR1R1R2R2R3R3PCPCoutoutPCPCininR1R1outoutR1R1ininR2R2outoutR3R3ininR3R3outoutMDRAMDRAR1AR1AR2AR2AR3AR3AR2R2inin第第6 6題圖題圖 運算器數(shù)據(jù)通路運算器數(shù)據(jù)通路【解答】【解答】 （1 1）相斥性微操作有以下五組：）相斥性微操作有以下五組：v移位器（移位器（R R、L L、V V）；）；vALUALU（+ +、 、MM）；

35、）；vA A選通門的四個控制信號；選通門的四個控制信號；vB B選通門的七個控制信號；選通門的七個控制信號；v寄存器的輸入與輸出控制信號（即，輸寄存器的輸入與輸出控制信號（即，輸入時不能輸出，反之亦然）。入時不能輸出，反之亦然）。 相容性微操作有以下五類：相容性微操作有以下五類：vA A選通門的任一控制信號與選通門的任一控制信號與B B選通門的控選通門的控制信號；制信號；vB B選通門的任一控制信號與選通門的任一控制信號與A A選通門的控選通門的控制信號；制信號；vALUALU的任一信號與加的任一信號與加1 1控制信號；控制信號；v寄存器的四個輸入控制信號；寄存器的四個輸入控制信號；v五組控制

36、信號中組與組之間是相容的。五組控制信號中組與組之間是相容的。（2 2）采用字段直接譯碼法設計微指令格）采用字段直接譯碼法設計微指令格式如下（不包括順序控制部分）：式如下（不包括順序控制部分）：X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 3 3位位4 4位位1 1位位2 2位位2 2位位3 3位位001001：MDR AMDR A010010：R1 AR1 A011011：R2 AR2 A100100：R3 AR3 A001001：PC BPC B010010：R1 BR1 B011011：R1 BR1 B100100：

37、R2BR2B101101：R2 BR2 B110110：R3 BR3 B111111：R3 BR3 B0101：+ +1010：11 11：MM0101：R R1010：L L11 11：V V1 1：+1+100010001：PCPCoutout00100010：PCPCinin00110011：R1R1outout01000100：R1R1inin01010101：R2R2outout01100110：R2R2inin01110111：R3R3outout10001000：R3R3inin微指令格式的設計（微命令部分）微指令格式的設計（微命令部分）（3 3）由于操作數(shù)（補碼）已分別放在）由

38、于操作數(shù)（補碼）已分別放在R1R1和和R2R2中，根據(jù)圖給的數(shù)據(jù)通路，計算中，根據(jù)圖給的數(shù)據(jù)通路，計算（1/21/2）（）（a ab b） R2 R2的微程序流程圖的微程序流程圖如下：如下：取指微指令取指微指令判斷判斷（1/21/2）（）（a-ba-b） R2 R2可見，執(zhí)行周期只需用一條微指令即可。可見，執(zhí)行周期只需用一條微指令即可?！镜凇镜? 6題解答續(xù)】題解答續(xù)】（4 4）根據(jù)（）根據(jù)（2 2）的微指令格式，不考慮順）的微指令格式，不考慮順序控制部分，這條微指令控制字段的代序控制部分，這條微指令控制字段的代碼為：碼為：v010101010110110010101010110110v010

39、 101 01 01 1 0110010 101 01 01 1 0110R1 A R2 B + R +1 R2inR1 A R2 B + R +1 R2in X X X X X X X X X X X X X X X X X X X X X X X X X X X X X X 3 3位位4 4位位1 1位位2 2位位2 2位位3 3位位001001：MDR AMDR A010010：R1 AR1 A011011：R2 AR2 A100100：R3 AR3 A001001：PC BPC B010010：R1 BR1 B011011：R1 BR1 B100100：R2BR2B101101：R2

40、BR2 B110110：R3 BR3 B111111：R3 BR3 B0101：+ +1010：- -11 11：MM0101：R R1010：L L11 11：V V1 1：+1+100010001：PCPCoutout00100010：PCPCinin00110011：R1R1outout01000100：R1R1inin01010101：R2R2outout01100110：R2R2inin01110111：R3R3outout10001000：R3R3inin010 101 01 01 1 0110010 101 01 01 1 01107 7、某假想機的數(shù)據(jù)通路如圖所示。圖中：、某假

41、想機的數(shù)據(jù)通路如圖所示。圖中：SH-SH-移位器，移位器，ALU-ALU-運算器可完成算術加運算器可完成算術加減、邏輯與或運算，減、邏輯與或運算，A A，B-ALUB-ALU的輸入寄的輸入寄存器，存器，PC-PC-程序計數(shù)器，程序計數(shù)器，IR-IR-指令寄存器，指令寄存器，SP-SP-堆棧指示器，堆棧指示器，R0R3-R0R3-通用寄存器，通用寄存器，M-M-主存儲器，主存儲器，MBR-MBR-主存數(shù)據(jù)緩沖寄存主存數(shù)據(jù)緩沖寄存器，器，MAR-MAR-主存地址緩沖寄存器。主存地址緩沖寄存器。它的控制存儲器容量為它的控制存儲器容量為128128個單元，微指個單元，微指令要完成有條件和無條件轉移的功

42、能。令要完成有條件和無條件轉移的功能。（1 1）設計微指令格式（微指令字長不能超）設計微指令格式（微指令字長不能超過過2828位），使之完成上述要求的功能。位），使之完成上述要求的功能。（2 2）寫出取指令的各條微指令的代碼。）寫出取指令的各條微指令的代碼。SHSHALUALUA AB BIRIRPCPCSPSPR0R0R1R1R2R2R3R3MBRMBRMMMARMAR【解答解答】根據(jù)題意，可以考慮用斷定方式（下址根據(jù)題意，可以考慮用斷定方式（下址字段法）設計該機的微指令格式。字段法）設計該機的微指令格式。（1 1）斷定方式的微指令格式為：）斷定方式的微指令格式為：微命令字段（控制字段）微命

43、令字段（控制字段） 測試字段（測試字段（P P字段）字段）下址字段下址字段由題意，控制存儲器有由題意，控制存儲器有128128個單元，故個單元，故下址字段為下址字段為7 7位；位；因為條件轉移和無條件轉移及不轉移的因為條件轉移和無條件轉移及不轉移的實現(xiàn)，用直接或譯碼方法來實現(xiàn)都需實現(xiàn)，用直接或譯碼方法來實現(xiàn)都需要為要為P P字段留出字段留出2 2位；位；題中要求微指令的字長不能超過題中要求微指令的字長不能超過2828位，位，如此給微命令字段留出的最多位數(shù)是如此給微命令字段留出的最多位數(shù)是28- 28- 7 7 -2=19 -2=19位。位。從假想機框圖分析，對其實現(xiàn)控制需要從假想機框圖分析，對

44、其實現(xiàn)控制需要的全部微命令共有五類的全部微命令共有五類2828個：個：寄存器寄存器BUSBUS的微命令的微命令9 9個：個：SH BUSSH BUS，IR BUSIR BUS，PC BUSPC BUS，SP SP BUSBUS，R0 BUSR0 BUS，R1 BUSR1 BUS，R2 R2 BUSBUS，R3 BUSR3 BUS，MBR BUSMBR BUS； BUS BUS寄存器的微命令寄存器的微命令11 11個：個：BUSABUSA， BUSBBUSB， BUSIRBUSIR， BUSPCBUSPC， BUSSPBUSSP， BUSR0BUSR0， BUSR1BUSR1， BUSR2BUS

45、R2， BUSR3BUSR3， BUSMBRBUSMBR， BUSMARBUSMAR； 控制控制ALUALU運算的微命令運算的微命令4 4個：個：算術加，算術減，邏輯與，邏輯或；算術加，算術減，邏輯與，邏輯或； 控制移位方式的命令控制移位方式的命令2 2個：個：左移，右移；左移，右移； 控制主存操作的微命令控制主存操作的微命令2 2個：個：存儲器讀，存儲器寫。存儲器讀，存儲器寫。無法用無法用1919位直接表示位直接表示2828個微命令，故考個微命令，故考慮用直接譯碼的方法設計微命令字段，慮用直接譯碼的方法設計微命令字段，將上述分類好的微命令及將上述分類好的微命令及P P字段按下述字段按下述方法

46、編碼：方法編碼：R BUSR BUS BUS RBUS RALUALU運算運算SHSH移位移位PC+1PC+1MM操作操作 P P字段字段下址字段下址字段4 4位：位：0001 SHBUS0001 SHBUS0010 IR BUS0010 IR BUS0011 PC BUS0011 PC BUS0100 SP BUS0100 SP BUS0101 R0 BUS0101 R0 BUS0110 R1 BUS0110 R1 BUS0111 R2 BUS0111 R2 BUS1000 R3 BUS1000 R3 BUS1001 MBR BUS1001 MBR BUS4 4位：位：0001 BUS A0

47、001 BUS A0010 BUS B0010 BUS B0011 BUS IR0011 BUS IR0100 BUS PC0100 BUS PC0101 BUS SP0101 BUS SP0110 BUS R00110 BUS R00111 BUS R10111 BUS R11000 BUS R21000 BUS R21001 BUS R31001 BUS R31010 BUS MBR1010 BUS MBR1011 BUS MAR1011 BUS MAR3 3位：位：001 001 算術加算術加010 010 算術減算術減100 100 邏輯與邏輯與101 101 邏輯或邏輯或2 2位：位

48、：00 00 不移位不移位01 01 左移左移10 10 右移右移1 1位：位：1 PC+1 PC1 PC+1 PC2 2位：位：01 01 讀讀10 10 寫寫2 2位：位：00 00 不轉移不轉移01 01 條件轉移條件轉移10 10 無條件轉移無條件轉移7 7位位第第7 7題微指令格式設計結果題微指令格式設計結果如此用如此用2525位實現(xiàn)了符合要求的微指令位實現(xiàn)了符合要求的微指令格式的設計。格式的設計。（2 2）在該假想機中實現(xiàn)取指令的數(shù)據(jù)通路）在該假想機中實現(xiàn)取指令的數(shù)據(jù)通路為：為：PC BUSPC BUS， BUS MARBUS MAR，PC+1 PCPC+1 PC，READ MRE

49、AD M，MBR BUSMBR BUS， BUS IRBUS IR；結合結合1 1中設計完成的微指令格式，可寫出取中設計完成的微指令格式，可寫出取指令的各條微指令代碼如下（設控制存儲器指令的各條微指令代碼如下（設控制存儲器的的0 0號單元開始存放取指令微程序代碼）號單元開始存放取指令微程序代碼）R BUSR BUS BUS RBUS RALUALU運算運算SHSH移位移位PC+1PC+1MM操作操作 P P字段字段下址字段下址字段4 4位：位：0001 SHBUS0001 SHBUS0010 IR BUS0010 IR BUS0011 PC BUS0011 PC BUS0100 SP BUS0

50、100 SP BUS0101 R0 BUS0101 R0 BUS0110 R1 BUS0110 R1 BUS0111 R2 BUS0111 R2 BUS1000 R3 BUS1000 R3 BUS1001 MBR BUS1001 MBR BUS4 4位：位：0001 BUS A0001 BUS A0010 BUS B0010 BUS B0011 BUS IR0011 BUS IR0100 BUS PC0100 BUS PC0101 BUS SP0101 BUS SP0110 BUS R00110 BUS R00111 BUS R10111 BUS R11000 BUS R21000 BUS R

51、21001 BUS R31001 BUS R31010 BUS MBR1010 BUS MBR1011 BUS MAR1011 BUS MAR3 3位：位：001 001 算術加算術加010 010 算術減算術減100 100 邏輯與邏輯與101 101 邏輯或邏輯或2 2位：位：00 00 不移位不移位01 01 左移左移10 10 右移右移1 1位：位：1 PC+1 PC1 PC+1 PC2 2位：位：01 01 讀讀10 10 寫寫2 2位：位：00 00 不轉移不轉移01 01 條件轉移條件轉移10 10 無條件轉移無條件轉移7 7位位PC BUSPC BUS， BUS MARBUS

52、MAR，PC+1 PCPC+1 PC，READ MREAD M，MBR BUSMBR BUS， BUS IRBUS IR；0011 1011 000 00 1 01 00 00000010011 1011 000 00 1 01 00 00000011001 0011 000 00 0 00 1001 0011 000 00 0 00 01 01 * * * * * * * *8 8、寫出用微程序設計控制器時采用斷定、寫出用微程序設計控制器時采用斷定方式形成后繼微地址的微指令格式，方式形成后繼微地址的微指令格式，說明其中順序控制字段的各段位數(shù)如說明其中順序控制字段的各段位數(shù)如何確定。何確定。下

53、面給出一個微程序執(zhí)行的流程圖，圖下面給出一個微程序執(zhí)行的流程圖，圖中，根據(jù)指令寄存器中，根據(jù)指令寄存器IRIR的第三位即的第三位即IR3IR3決定微程序的決定微程序的a a點分支流向。要求：點分支流向。要求：（1 1）試為各條微指令在控制存儲器中分）試為各條微指令在控制存儲器中分配適當?shù)牡刂放溥m當?shù)牡刂氛堅诹鞒虉D中各微請在流程圖中各微指令的右上角用二進制標出；指令的右上角用二進制標出；（2 2）給出每條微指令的代碼（碼點），）給出每條微指令的代碼（碼點），其中，微命令字段仍用其中，微命令字段仍用AHAH的字母的字母形式表示形式表示請按統(tǒng)一的微指令格請按統(tǒng)一的微指令格式列成一張表格的形式，并將（

54、式列成一張表格的形式，并將（1 1）中安排的微地址體現(xiàn)為表格中每行中安排的微地址體現(xiàn)為表格中每行即每條微指令在控存中的存儲地址。即每條微指令在控存中的存儲地址。（3 3）畫出地址修改邏輯圖。）畫出地址修改邏輯圖。A AB BC CD DE EF FG GH Ha a點點IR3=0IR3=0IR3=1IR3=1解答：解答： 斷定方式形成后繼微地址的斷定方式形成后繼微地址的微指令格式為：微指令格式為：微命令（控制）字段微命令（控制）字段測試判別字段測試判別字段P P下址字段下址字段順序控制字段順序控制字段其中，其中，P P字段位數(shù)由微程序字段位數(shù)由微程序流程中需要分支轉移的分支流程中需要分支轉移的

55、分支點個數(shù)決定；下址字段位數(shù)點個數(shù)決定；下址字段位數(shù)由微程序可在控制存儲器中由微程序可在控制存儲器中實現(xiàn)轉移的空間范圍決定，實現(xiàn)轉移的空間范圍決定，一般以全部控存空間為限。一般以全部控存空間為限。A AB BC CD DE EF FG GH Ha a點點IR3=0IR3=0IR3=1IR3=1（1 1）微地址安排如下）微地址安排如下（設為（設為4 4位二進制）位二進制）0000000000010001001000100110011000110011010001000101010101110111（2 2）各條微指令代碼及存儲地址如下：）各條微指令代碼及存儲地址如下：A A0 000010001

56、B B1 100100010C C0 000110011D D0 001110111F F0 001010101G G0 001110111E E0 001000100H H0 000000000存儲地址存儲地址 微命令字段微命令字段 測試判別字段測試判別字段 下址字段下址字段0000000000010001001000100011001101000100010101010110011001110111（3 3）微地址修改（轉移）邏輯圖如下：）微地址修改（轉移）邏輯圖如下： uA2uA2 uA1uA1uA0uA0微地址寄存器微地址寄存器uARuAR（CARCAR）與邏輯與邏輯IR3IR3測試判

57、別測試判別 字段字段9 9、CPUCPU結構如圖示，其中包括一個累加結構如圖示，其中包括一個累加寄存器寄存器ACAC、一個狀態(tài)寄存器和其他四個、一個狀態(tài)寄存器和其他四個寄存器，各部分之間的連線表示數(shù)據(jù)通寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。路，箭頭表示信息傳送方向。（1 1）標明圖中四個寄存器的名稱。）標明圖中四個寄存器的名稱。（2 2）簡述取指令的數(shù)據(jù)通路。）簡述取指令的數(shù)據(jù)通路。（3 3）簡述完成指令）簡述完成指令LDA XLDA X的數(shù)據(jù)通路的數(shù)據(jù)通路（ X X為內(nèi)存地址，為內(nèi)存地址，LDALDA功能為功能為: : （X X）AC AC ）。）。（4 4）簡述完成指

58、令）簡述完成指令ADD YADD Y的數(shù)據(jù)通路的數(shù)據(jù)通路（Y Y為內(nèi)存地址，為內(nèi)存地址，ADDADD功能為（功能為（ACAC）+ +（Y Y）ACAC）。）。（5 5）簡述完成指令）簡述完成指令STA ZSTA Z的數(shù)據(jù)通路的數(shù)據(jù)通路（Z Z為內(nèi)存地址，為內(nèi)存地址，STASTA功能為（功能為（ACAC）ZZ）。）。主存儲器主存儲器MMA AACAC狀態(tài)寄存器狀態(tài)寄存器操作控制器操作控制器B BD DC C+1+1【解答】【解答】（1 1）四個寄存器的名稱：）四個寄存器的名稱：AMDRAMDR，BIRBIR，CMARCMAR，DPC DPC 主存儲器主存儲器MMMDRMDRACAC狀態(tài)寄存器狀態(tài)

59、寄存器操作控制器操作控制器IRIRPCPCMARMAR+1+1【解答】【解答】 （2 2）取指令的數(shù)據(jù)通路：）取指令的數(shù)據(jù)通路：PCMARMMDRIRPCMARMMDRIR 主存儲器主存儲器MMMDRMDRACAC狀態(tài)寄存器狀態(tài)寄存器操作控制器操作控制器IRIRPCPCMARMAR+1+1（3 3）簡述完成指令簡述完成指令LDA XLDA X的數(shù)據(jù)通路的數(shù)據(jù)通路（ X X為內(nèi)存地址，為內(nèi)存地址，LDALDA功能為功能為 （X X）AC AC ）。）。 【解答】【解答】XMARMMDRALUAC XMARMMDRALUAC 主存儲器主存儲器MMMDRMDRACAC狀態(tài)寄存器狀態(tài)寄存器操作控制器操作控制器IRIRPCPCMARMAR+1+1（4 4）簡述完成指令）簡述完成指令ADD YADD Y的數(shù)據(jù)通路