基于MSRAM的微型化采集存儲系統(tǒng)設(shè)計

1、基于MSRAM的微型化采集存儲系統(tǒng)設(shè)計王悅凱1,2 馬游春1,2 韓帥1,2（1.中北大學(xué)電子測試國家重點實驗室；2.儀器科學(xué)與動態(tài)測試教育部重點實驗室，太原030051）摘 要：針對條件惡劣、空間受限的飛行目標(biāo)測試環(huán)境中對其數(shù)據(jù)采集存儲系統(tǒng)的低功耗和微型化的需求，設(shè)計了一種基于MSRAM的微型化采集存儲系統(tǒng)。系統(tǒng)采用MSRAM作為數(shù)據(jù)的主要存儲介質(zhì)；結(jié)合FPGA芯片AGL030作為主控制器；并對電路的采集存儲、節(jié)能、延時進(jìn)行了軟件設(shè)計；對相關(guān)功能的實現(xiàn)進(jìn)行了仿真。調(diào)試后采集存儲電路工作穩(wěn)定,采集存儲數(shù)據(jù)回讀擬合波形完整,該采集存儲系統(tǒng)最終被成功應(yīng)用于某型號的飛行炮彈數(shù)據(jù)記錄中。實際運行結(jié)果表

2、明，系統(tǒng)性能可靠，實現(xiàn)了采集存儲系統(tǒng)的低功耗和微型化。關(guān)鍵詞：微型；采集存儲;MSRAM;低功耗中圖分類號：TP274 文獻(xiàn)標(biāo)識碼：A Design Of Miniaturized Acquisition And Storage Circuit Based On Serial MSRAMWang Yuekai1,2 Ma Youchun1,2 Han Shuai1,2(1.National Key laboratory for Electronic Measurement Technology, 2. Key Laboratory of Instrumentation Science & Dy

3、namic Measurement of Ministry of Education, North University of China, Taiyuan 030051,China)Abstract: In order to meet the need of low power and miniaturization of data acquisition and storage system in the harsh conditions and the flight test environment with limited space. A miniature data acquisi

4、tion and storage system based on MSRAM is designed. The system adopts MSRAM as the main storage medium data; combined with FPGA chip AGL030 as the main controller; designs a software system for the circuit data acquisition and storage, energy saving, time delay; and also realizes the related functio

5、ns of simulation. After debugging, data acquisition and storage circuit works stably, the reading back data of collection and storage fitting waveform completely. The system was eventually successfully applied to some type of fight data record. The actual operation shows that the system is reliable,

6、 performance, achieving low power consumption and miniaturization of data acquisition and storage system.Key words: Miniature; Acquisition and storage; MSRAM; Low power consumption0 引言隨著電子測試技術(shù)的不斷發(fā)展，采集存儲電路取得了深入廣泛的應(yīng)用。當(dāng)前，F(xiàn)lash 是最成功的高密度不揮發(fā)性存儲器存儲芯片，但是隨著器件尺寸不斷縮小,Flash 的發(fā)展受到限制, 一方面它的編程電壓不能按比例減小, 另一方面隨著器件尺寸

7、減小、隧道氧化層減薄, 電荷保持性能下降。MRAM 利用材料電阻率的可逆轉(zhuǎn)換實現(xiàn)二進(jìn)制信息的存儲。其存儲單元結(jié)構(gòu)簡單、工作速度快、*基金項目：國家自然科學(xué)基金 （91123036） 山西省回國留學(xué)人員科研資助項目 （2013-077）作者簡介：王悅凱，（1987），男，碩士研究生，主要研究方向：測試計量技術(shù)與儀器。馬游春，（1977 ）博士，副教授，主要研究方向：電子測試儀器與系統(tǒng)。功耗低、信息保持穩(wěn)定、具有不揮發(fā)性，是一種更為理想的存儲芯片1-2。本文采用EVERSPIN公司推出的MSRAM（串行MRAM）芯片MR25H40作為數(shù)據(jù)存儲芯片設(shè)計了一種微型化低功耗的采集存儲電路。1 采集存儲系

8、統(tǒng)總體設(shè)計方案圖1系統(tǒng)設(shè)計的主要框圖微型化采集存儲系統(tǒng)的主要設(shè)計框圖如圖1所示，主要由控制單元、數(shù)據(jù)采集調(diào)理及AD轉(zhuǎn)換單元、數(shù)據(jù)存取單元、用戶接口等模塊組成3-5。整個系統(tǒng)工作過程：首先飛行炮彈測試數(shù)據(jù)經(jīng)過調(diào)理電路的調(diào)理之后，經(jīng)過A/D轉(zhuǎn)化，然后傳輸給FPGA， FPGA對測試數(shù)據(jù)進(jìn)行編幀處理后，通過控制MRAM去實現(xiàn)測試數(shù)據(jù)的存儲功能，并可將存儲的數(shù)據(jù)經(jīng)過mirco usb讀數(shù)口讀出，最后通過上位機軟件對數(shù)據(jù)進(jìn)行處理分析。2 系統(tǒng)硬件電路設(shè)計2.1 FPGA控制模塊控制單元主要由FPGA芯片AGL030配合時鐘芯片MAX7377、電路電源控制芯片及必要的觸發(fā)開關(guān)共同構(gòu)成，實現(xiàn)了對電路采集存儲

9、并最大限度的降低了整個電路的功耗。MAX7377是低功耗，自帶復(fù)位功能的雙速陶瓷晶振。提供一個32.768KHz振蕩器和一個可編程高速振蕩器（通過時鐘選擇端口SPEED自由切換）；當(dāng)SPEED為高電平時，晶振處于高速模式可產(chǎn)生600Khz10Mhz的時鐘信號，其外形尺寸僅為3mmx3mm。AGL030為 Microsemi公司的FPGA芯片，可提供的邏輯門為30000個；可用的I/O口為34個（其中6個為GL I/O口）；輸入時鐘范圍為1.5MHz250Mhz，其內(nèi)部提供FPGA配置模塊節(jié)省了配置芯片所占空間；封裝形式為QN48，其外形尺寸為6mmx6mm。電源控制芯片采用電子開關(guān)ADG841

10、作為對采集存儲電路非控制部分電路的供電開關(guān)（其電路原理及功能實現(xiàn)在后文詳述）。另外，電路控制單元提供必要的觸發(fā)接口作為電路上電、采集開始等信號輸入端口，電路延遲及采集完畢掉電功能將有軟件實現(xiàn)。2.2數(shù)據(jù)采集調(diào)理及AD轉(zhuǎn)換單元數(shù)據(jù)的采集及AD轉(zhuǎn)換主要由相關(guān)的傳感器，信號調(diào)理放大芯片及AD轉(zhuǎn)換芯片組成。信號調(diào)理電路（圖）采用兩級放大，便于電路調(diào)試。VIN+、VIN-為來自傳感器的差分信號，OUT為調(diào)理后輸出信號（被送至AD轉(zhuǎn)換器）。圖2信號調(diào)理電路一級運放傳遞函數(shù)為:（1）其中：是參考電壓REF2.5V經(jīng)過高精度電阻分壓后，在進(jìn)行一次運放跟隨得到的。二級運放的傳遞函數(shù)為： （2）其中：VIN+為V

11、REF2.5V，VIN-為一級運放輸出。AD轉(zhuǎn)換芯片采用AD7495，AD7495為一款12位、低功耗、無流水線延時逐次逼近型ADCs，其最高吞吐速率可達(dá)1MSPS，其輸出信號為串行模式。在圖1中CS為片選信號、SCLK串行時鐘信號，均由FPGA提供；數(shù)據(jù)通過串行輸出口SDATA進(jìn)入FPGA；2.3數(shù)據(jù)存取單元表1半導(dǎo)體存儲器的特性比較SRAMDRAMFLASHMRAM讀取速度8ns50ns50ns1030ns寫入速度8ns50ns幾十us1030ns寫入次數(shù)無限無限106無限非易失性否否是是刷新無需需要無需無需存儲單元尺寸大小小小功耗中高高中低成本高低中低系統(tǒng)采用MRAM芯片作為數(shù)據(jù)存儲介質(zhì)

12、，與其他的半導(dǎo)體存儲器特性有較為明顯的優(yōu)勢（如表1）。在微型化采集存儲電路的設(shè)計中，可替代占用PCB空間較大的EEPROM、FERAM及Flash用于數(shù)據(jù)存儲。另外，其提供DFP-8封裝外形尺寸僅有5mmx6mm。為采集存儲電路的微型化設(shè)計提供了很大的便利。圖3 MR25H40原理框圖FPGA控制MSRAM芯片MR25H40實現(xiàn)數(shù)據(jù)的存取，其工作原理如圖3。數(shù)據(jù)存儲芯片為無讀寫延遲的串行MSRAM芯片MR25H40，接口可達(dá)40MHz的時鐘頻率，存儲空間為8個512K的存儲陣列。片選端口CS，串行輸入端口SI，串行輸出端口SO和串行時鐘端口SCK構(gòu)成串行外設(shè)接口SPI總線；當(dāng)CS為低電平時，

13、圖4 MRAM寫時序圖內(nèi)存?zhèn)鬏旈_始；在每個CS活躍周期只執(zhí)行一條指令；在下一條指令執(zhí)行前，CS失效；WP為低電平有效，用于防止對狀態(tài)寄存器寫操作；HOLD用于產(chǎn)生中斷，當(dāng)該引腳為低電平時，當(dāng)前操作中斷；SCK為串行時鐘端口，向MSRAM輸入數(shù)據(jù)須在時鐘的上升沿，從存儲器輸出數(shù)據(jù)須在時鐘的下降沿；FPGA控制MR25H40將接收到的數(shù)據(jù)由串行輸入端口SI存入MSRAM陣列。MRAM寫時序如圖4所示；為防止誤操作導(dǎo)致數(shù)據(jù)被新寫入數(shù)據(jù)覆蓋，每次對MRAM進(jìn)行寫操作時完成時，都對MRAM執(zhí)行寫失效命令（04h）。因而在寫操作前，需對MRAM進(jìn)行寫使能操作（06h），再執(zhí)行寫命令（02h），然后寫入24

14、位地址，然后開始存儲數(shù)據(jù)，待存儲完畢后，執(zhí)行寫失效操作。MRAM讀時序較為簡單：在讀命令（03h）后加24位地址，然后即可執(zhí)行讀操作。2.4用戶接口用戶接口主要為讀數(shù)口。讀數(shù)口采用 mirco usb接口設(shè)計。設(shè)置REN為mirco usb識別信號，采用上拉電阻將REN置為高電平。當(dāng)讀取數(shù)據(jù)時，讀數(shù)設(shè)備接口相應(yīng)管腳輸出低電平，將REN拉低。視為讀數(shù)模式。FPGA控制MSRAM芯片從串行輸出端口SO將所存數(shù)據(jù)讀取至FPGA，并經(jīng)用戶接口模塊，發(fā)送至mirco usb，并最終進(jìn)入下級存儲顯示設(shè)備。2.5采集存儲電路節(jié)能設(shè)計為了提高采集存儲電路的，增大在不方便提供外接電源情況下，采集存儲電路的續(xù)航能

15、力，對電路的非控制部分（即數(shù)據(jù)采集、AD轉(zhuǎn)換模塊及數(shù)據(jù)存儲模塊）進(jìn)行節(jié)能設(shè)計。采用電子開關(guān)ADG841作為電路非控制部分上電開關(guān)，原理圖如圖5。圖5 電子開關(guān)電路FPGA通過控制信號OP（高電平有效）控制電子開關(guān)。3軟件設(shè)計采集存儲電路的主程序軟件設(shè)計主要實現(xiàn)以下功能：數(shù)據(jù)采集存儲及讀?。还?jié)能模式的實現(xiàn)。主程序流程圖如圖6所示。圖6主程序流程圖上電后，電路控制模塊開始穩(wěn)定工作，時鐘芯片處于32.768Khz的工作頻率下，延時功能啟動，電路處于節(jié)能模式；延時一段時間后，電路接收到采集存取電路啟動信號，控制單元對電子開關(guān)輸出使能信號，電子開關(guān)導(dǎo)通，數(shù)據(jù)采集調(diào)理及AD轉(zhuǎn)換單元、數(shù)據(jù)存取單元上電并在在

16、控制單元控制下初始化時鐘芯片處于高速模式；采集存儲電路開始正常工作；采樣結(jié)束后，電子開關(guān)斷開，時鐘芯片處于32.768KHz。電路的延時功能用于使采集存儲電路在試驗前準(zhǔn)備時間內(nèi)電路處于節(jié)能模式。電路上電后，觸發(fā)信號為人為的觸發(fā)模式，觸發(fā)后，電路僅有控制單元開始工作，且時鐘輸出為低功耗模式（時鐘頻率32.768KHz），計數(shù)器1開始計數(shù)，計數(shù)器計數(shù)時長為便于計算的（通常取1S）；計數(shù)器1進(jìn)位，計數(shù)器2加1，計數(shù)器2計數(shù)時長為設(shè)定的延時時間；檢測到延時完成后，電子開關(guān)導(dǎo)通，電路進(jìn)入工作模式，此時時鐘處于高速模式。通過延時功能及數(shù)據(jù)采集存儲完成后電路進(jìn)入節(jié)能模式，將使采集存儲電路的能耗大大降低，在不

17、方便使用外接電源的情況下，極大的延長了采集存儲電路的續(xù)航能力。4功能實現(xiàn)采用Modelsim SE軟件對系統(tǒng)的延時功能、AD轉(zhuǎn)換及MSRAM芯片初始化進(jìn)行仿真。延時功能AD轉(zhuǎn)換器及MSRAM芯片初始化圖8系統(tǒng)功能仿真延時功能仿真如圖7a所示。上電后，在觸發(fā)信號triger有效（高電平）時，延時一段時間（時間可調(diào)）后，電子開關(guān)導(dǎo)通信號（高電平使能），實現(xiàn)延時功能。AD轉(zhuǎn)換器及MSRAM芯片初始化如圖7b所示。電子開關(guān)導(dǎo)通后；時鐘進(jìn)入高速模式（speed高電平有效）；當(dāng)AD轉(zhuǎn)換器片選信號adcs為低，時鐘adsclk工作，AD轉(zhuǎn)換器工作；MSRAM片選信號msramcs為低電平，MSRAM工作。通

18、過信號發(fā)生器外加頻率為200Hz，電壓為0.82V1.73正弦仿真信號。通過示波器觀看波形，如圖8a所示，輸入波形就是仿真?zhèn)鞲衅鞯妮敵?，調(diào)理波形是通過監(jiān)測AD輸入端獲得的。經(jīng)過實際測試，測得的如圖8b所示，該圖形為使用上位機程序還原的測試數(shù)據(jù)擬合曲線。通過圖形對比可知：該系統(tǒng)可以很好地完成數(shù)據(jù)的采集與存儲。5結(jié)論本次設(shè)計的采集存儲電路主要利用延時功能使電路在閑時處于節(jié)能模式。延長了電源的使用時間，并通過控制、AD轉(zhuǎn)換、存儲芯片及用戶接口的微型化選擇實現(xiàn)了電路的微型化以及低功耗的設(shè)計，其最終PCB大小為10mmx22mm?？蓱?yīng)用于常規(guī)彈藥彈道及侵徹數(shù)據(jù)采集記錄。a）示波器采集信號b）回讀數(shù)據(jù)擬合波形還原