海思官方很大按需hi3531dv100與hi3531a開(kāi)發(fā)包差異說(shuō)明

1、Hi3531DV100 與 Hi3531A 開(kāi)發(fā)包差異說(shuō)明文檔版本00B05發(fā)布日期2017-05-27非經(jīng)本公司形式。2016-2017。保留一切權(quán)利。市海思半導(dǎo)體，任何和個(gè)人不得擅自摘抄、本文檔內(nèi)容的部分或全部，并不得以任何商標(biāo)、海思和其他海思商標(biāo)均為市海思半導(dǎo)體的商標(biāo)。本文檔提及的其他所有商標(biāo)或商標(biāo)，由各自的所有人擁有。注意您的產(chǎn)品、服務(wù)或特性等應(yīng)受海思公司商業(yè)合同和條款的約束，本文檔中描述的全部或部分產(chǎn)品、服務(wù)或特性可能不在您的或使用范圍之內(nèi)。除非合同另有約定，海思公司對(duì)本文檔內(nèi)容不做任何明示或默示的或保證。由于產(chǎn)品版本升級(jí)或其他原因，本文檔內(nèi)容會(huì)不定期進(jìn)行更新。除非另有約定，本文檔僅

2、作為使用指導(dǎo)，本文檔中的所有陳述、信息和建議不任何明示或暗示的擔(dān)保。市海思半導(dǎo)體：518129地址：市龍崗區(qū)坂田電氣生產(chǎn)中心：http:/客戶(hù)服務(wù)：客戶(hù)服務(wù)傳真：客戶(hù)服務(wù)郵箱：supHi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明前 言前言概述Hi3531D V100 和Hi3531A 均是海思推出的針對(duì)多路和多路 D1 產(chǎn)品而開(kāi)發(fā)的高性能 DVR SOC。Hi3531D V100 的產(chǎn)品開(kāi)發(fā)包與海思之前推出 Hi3531A 開(kāi)發(fā)包大體一致，同時(shí)為了更好的發(fā)揮 Hi3531D V100 的性能，也做了大量的優(yōu)化和調(diào)整，包括芯片工藝，功能等方面。本文先簡(jiǎn)要描述 Hi3531D V100

3、與 Hi3531A 在規(guī)格上的差異，然后就開(kāi)發(fā)包的組成和具體處理的 API 變化做了說(shuō)明。產(chǎn)品版本與本文檔相對(duì)應(yīng)的產(chǎn)品版本如下。讀者對(duì)象本文檔（本指南）主要適用于以下工程師：技術(shù)支持工程師軟件開(kāi)發(fā)工程師修訂修訂累積了每次文檔更新的說(shuō)明。最新版本的文檔包含以前所有文檔版本的更新內(nèi)容。i市海思半導(dǎo)體修訂日期版本修訂說(shuō)明2017-05-2700B05第五次臨時(shí)版本發(fā)布表 1-1，輸出涉及修改產(chǎn)品名稱(chēng)產(chǎn)品版本Hi3531DV100Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明前言ii市海思半導(dǎo)體修訂日期版本修訂說(shuō)明2017-03-2500B04第四次臨時(shí)版本發(fā)布。CPU 頻率刷新為 1.4G

4、Hz2017-01-0500B03第三次臨時(shí)版本發(fā)布。第 1 章，表 1-1 中接口涉及更新。2016-12-2000B02第二次臨時(shí)版本發(fā)布。第 2 章，表 2-1 涉及更新，刪除 Hi3531D V100 DDR3L 規(guī)格。2016-11-1000B01第一次臨時(shí)版本發(fā)布。Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明目 錄目錄1 Hi3531D V100 與 Hi3531A規(guī)格主要差異12 SDK 包的主要差異13處理 API 的主要差異2iii市海思半導(dǎo)體Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明表格目錄表格目錄表 1-1 Hi3531D V100 與Hi353

5、1A規(guī)格差異1表 2-1 SDK 的主要差異1表 3-1 Hi3531D V100 與Hi3531A 在API 接口方面的差異2iv市海思半導(dǎo)體1 Hi3531D V100 與Hi3531A規(guī)格主要差異Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明Hi3531D V100 與 Hi3531A規(guī)格主要差異表 1-1 簡(jiǎn)要對(duì)比了 Hi3531D V100 與 Hi3531A 在規(guī)格方面的差異，Hi3531D V100 的具體規(guī)格請(qǐng)參見(jiàn)Hi3531D V100V100 H.265 編處理器簡(jiǎn)介。表1-1Hi3531D V100 與 Hi3531A規(guī)格差異1市海思半導(dǎo)體主要規(guī)格Hi3531A

6、Hi3531D V100處理器ARM Cortex A9 雙核 1.1GHz 32KB L1 I-Cache，32KB L1 D-Cache 256KB L2 Cache 支持NEON/FPUARM Cortex A9 雙核 1.4GHz其他同左編解碼H.264 Baseline/Main/High Profile Level4.2 編解碼MJPEG/JPEG Baseline 編H.265 Main Profile, Level 5.0 編碼H.265 Main Profile, Level 5.1H.264 Baseline/Main/High Profile，Level5.1 編碼H.2

7、64 Baseline/Main/High Profile，Level 5.2MPEG-4 SP，L0L3/ASP L0L5MJPEG/JPEG Baseline 編編解碼性能H.264&JPEG 多碼流編性能： 8x1080p30fps H.264編碼+8xCIF30fps H.264編碼+4x1080p30fps H.264+8x1080p2fps JPEG編碼 16x720p30fps H.264編碼+16xCIF30fps H.264編碼+8x720p30fps H.264+16x720p2fps JPEG編碼 32x960H30fps H.264編碼+32xCIF30fps H.26

8、4編碼+8x960H30fps H.264+32x960H2fps JPEG編碼H.265/H.264&JPEG 多碼流編性能： 8x1080p30fps H.265/H.264編碼+8xD130fps H.265/H.264編碼+8x1080p30fps H.265/H.264+8x1080p2fps JPEG編碼 16x720p30fps H.265/H.264編碼+16xD130fps H.265/H.264編碼+16x720p30fps H.265/H.264+16x720p2fps JPEG編碼 32x960H30fps H.265/H.264編碼1 Hi3531D V100 與Hi

9、3531A規(guī)格主要差異Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明2市海思半導(dǎo)體主要規(guī)格Hi3531AHi3531D V100 32xD130fps H.264編碼+32xCIF30fps H.264編碼+16xD130fps H.264+32xD12fps JPEG編碼支持 CBR/VBR/AVBR/FIXQP 碼率控制，16Kbit/s40Mbit/s支持固定 QP編碼幀率支持 1/16 fps全幀率支持感區(qū)域（ROI）編碼支持彩轉(zhuǎn)灰編碼+32xCIF30fps H.265/H.264編碼+16x960H30fps H.265/H.264+32x960H2fps JPEG編碼支

10、持 CBR/VBR/AVBR/FIXQP/QPMAP 五種碼率控制模式輸出碼率最高 40Mbps支持感區(qū)域（ROI）編碼支持彩轉(zhuǎn)灰編碼智能分析集成智能分析引擎，支持智能運(yùn)動(dòng)偵測(cè)、周界防范、等多種智能分析應(yīng)用同左輸入輸入接口支持 8 個(gè) 8bit 接口和 1 個(gè) 16bit級(jí)聯(lián)接口2 個(gè) 8bit 接口可組成 1 個(gè) 16bit 接口每個(gè) 8bit 接口支持 108/144MHz 4 路 D1/960H，時(shí)分復(fù)用輸入，共支持 32xD1/32x960H 實(shí)時(shí)輸入每個(gè) 8bit 接口支持 144/148.5MHz 2 路 720p時(shí)分復(fù)用輸入，共支持 16x720p30fps 實(shí)時(shí)輸入每個(gè) 8bi

11、t 接口支持 148.5MHz 雙沿采樣或 297MHz采樣實(shí)現(xiàn) 4 路 720p 時(shí)分復(fù)用輸入，共支持 32x720p30fps 實(shí)時(shí)輸入每個(gè) 8bit 接口支持 148.5MHz BT.1120 Y/C間插模式輸入，共支持 8x1080p30fps 實(shí)時(shí)輸入每個(gè) 8bit 接口支持通過(guò) 148.5MHz 雙沿采樣或 297MHz 采樣實(shí)現(xiàn) 2 路 1080p 時(shí)分復(fù)用輸入，共支持 16x1080p30fps 實(shí)時(shí)輸入每個(gè) 16bit 接口支持 148.5MHz BT.1120 標(biāo)準(zhǔn)模式，共支持 4x1080p60fps 實(shí)時(shí)輸入16bit級(jí)聯(lián)輸入接口支持通過(guò) 148.5MHz雙沿采樣或 2

12、97MHz采樣實(shí)現(xiàn) 1 路 3840 x216030fps 輸入輸入接口增加： 每個(gè)8bit接口支持通過(guò)148.5MHz雙沿采樣或297MHz采樣實(shí)現(xiàn)1路 4M(2560*1440)時(shí)分復(fù)用輸入，共支持8x4M30fps實(shí)時(shí)輸入其他同左輸出輸出接口 支持1個(gè)1.4輸出接口，最大輸出3840 x216030fps輸出接口 支持1個(gè)2.0輸出接口，最大輸出3840 x216060fps1 Hi3531D V100 與Hi3531A規(guī)格主要差異Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明3市海思半導(dǎo)體主要規(guī)格Hi3531AHi3531D V100 支持1個(gè)VGA輸出接口，最大輸出2560

13、 x160060fps 支持1個(gè)BT.1120輸出接口，最大可輸出1080P60fps 支持1個(gè)BT.1120級(jí)聯(lián)輸出接口，最大可輸出3840 x216030fps 支持2個(gè)獨(dú)立輸出通道（DHD0、 DHD1），可通過(guò)任意接口（、 VGA、BT.1120/級(jí)聯(lián)口）輸出 DHD0支持64畫(huà)面輸出，最大輸出 3840 x216030fps DHD1支持64畫(huà)面輸出，最大輸出 1080P60fps 支持1個(gè)CVBS標(biāo)清輸出接口 支持3個(gè)ARGB1555或ARGB8888的全屏GUI圖形層，分別用于2路和1路標(biāo)清 支持2個(gè)硬件鼠標(biāo)層，格式為ARGB1555、ARGB8888可配置，最大分辨率為256x

14、 256 DHD0支持64畫(huà)面輸出，最大輸出 3840 x216060fps級(jí)聯(lián)輸出3840 x216030fps時(shí)，只支持雙沿采樣模式其他同左前處理支持 de-erlace、銳化、3D 去噪、動(dòng)態(tài)對(duì)比度增強(qiáng)、馬賽克處理等前、后處理支持、圖形輸出抗閃爍處理支持1/816x 縮放支持圖形 1/22x 縮放支持 4 個(gè)遮擋區(qū)域支持 8 個(gè)區(qū)域 OSD 疊加同左音頻5 個(gè)單向 I2S/PCM 接口 3個(gè)輸入，支持20路復(fù)合輸入 2個(gè)輸出，支持雙聲道（2路）輸出 支持16bit語(yǔ)音輸入和輸出硬件實(shí)現(xiàn)多協(xié)議音頻編碼，支持CM、 G.711、G.726軟件實(shí)現(xiàn)多協(xié)議音頻編同左接口2 個(gè) 32bit DDR

15、3/3L SDRAM 接口 最高頻率866MHz 支持雙通道 支持ODT功能 最大容量支持3GBNAND Flash 接口 支持8bit NAND Flash 2個(gè)片選 支持SLC、MLC 支持8/24/40/64bit ECC（基于1KByte數(shù)據(jù)2 個(gè) 32bit DDR3 SDRAM 接口 最高頻率933MHz 支持雙通道 支持ODT功能 最大容量支持3GBNAND Flash 必須單獨(dú)使用，無(wú)法與 SPI NOR Flash、SPI NAND Flash 共用其他同左1 Hi3531D V100 與Hi3531A規(guī)格主要差異Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明4市海

16、思半導(dǎo)體主要規(guī)格Hi3531AHi3531D V100塊）SPI NOR/NAND Flash 接口 1、2、4bit SPI NOR/NAND Flash 2個(gè)片選，可分別接不同類(lèi)型的Flash （僅對(duì)NOR flash）每個(gè)片選最大容量支持 32Mbytes （僅對(duì)SPI NAND flash）每個(gè)片選支持的最大容量為4GBits （僅對(duì)SPI NAND flash）支持2KB/4KB 頁(yè)大小 （僅對(duì)SPI NAND flash）支持8bit/1Kbyte ECC及24bit/1Kbyte ECC內(nèi)置 4KB Bootrom 和 64KB SRAM接口4 個(gè) SATA3.0/PCIe 2.

17、0/USB3.0 復(fù)用接口 可配置為4*SATA、2*PCIe x2、 2*SATA+2*PCIe x1、1*USB3.0+2*SATA+1*PCIe x1等多種組合 用于PCIe 2.0接口時(shí)，支持RC和EP功能 用于SATA 3.0接口時(shí)，支持eSATA和PM 用于USB3.0接口時(shí)，支持USB Host和Hub功能2 個(gè)USB 2.0 HOST 接口，支持 Hub 功能4 個(gè) UART 接口，其中 2 個(gè)支持 4 線(xiàn)1 個(gè) SPI 接口，支持 4 個(gè)片選支持 1 個(gè) IR 接口支持 1 個(gè) I2C 接口支持多個(gè) GPIO 接口4 個(gè) SATA3.0/PCIe 2.0/USB3.0 復(fù)用接

18、口 可配置為4*SATA、2*SATA+2*PCIe x1、1*USB3.0+2*SATA+1*PCIe x1等多種組合其他同左網(wǎng)絡(luò)接口1 個(gè)千兆以太網(wǎng)接口 支持RGMII、RMII、MII三種接口模式 支持10/100Mbit/s半雙工或全雙工 支持1000Mbit/s全雙工 支持TSO，降低CPU開(kāi)銷(xiāo)同左安全引擎硬件實(shí)現(xiàn) AES/DES/3DES 加算法同左支持多種啟動(dòng)模式支持從 BOOTROM 啟動(dòng)支持從 SPI NOR flash 啟動(dòng)支持從 SPI NAND flash 啟動(dòng)支持從 NAND Flash 啟動(dòng)支持 PCIe 從片啟動(dòng)同左Hi3531DV100 與Hi3531A 開(kāi)發(fā)包差異說(shuō)明2 SDK 包的主要差異SDK 包的主要差異SDK 的主要差異如表 2-1 所示。表2-1SDK 的主要差異1市海思半導(dǎo)體組成部分Hi3531AHi3531D V100libuClibc-0.9. 33.2 glibc-2.16-2012.09uClibc-0.9. 33.2 glibc-2.20-2012.09工具鏈arm-hisiv300-linux- arm-hisiv400-linux- gcc 4