微機(jī)原理與接口微處理器

1、 微機(jī)原理與接口技術(shù) ( 第二版 ) 郵箱：電話(huà)：微機(jī)原理與接口微處理器第2章 微 處 理 器2.1 8086/8088CPU結(jié)構(gòu)（重點(diǎn)）2.2 8086/8088CPU時(shí)序及引腳功能（了解）2.3 8086/8088中斷系統(tǒng)（重點(diǎn)）2.4 8086系統(tǒng)配置及總線(xiàn)操作（了解）2.5 32位微處理器編程結(jié)構(gòu)簡(jiǎn)介（自學(xué)）微機(jī)原理與接口微處理器2.1 8086/8088CPU結(jié)構(gòu) 2.1.1 8086/8088CPU 內(nèi)部結(jié)構(gòu) 8086/8088 CPU的內(nèi)部結(jié)構(gòu)包含兩大部分：指令執(zhí)行單元EU （Execution Unit）和總線(xiàn)接口單元BIU （Bus Interface Unit） 。EU從B

2、IU的指令隊(duì)列中取出指令，執(zhí)行指令 。BIU完成取指令，讀操作數(shù)，送結(jié)果，所有與外部的操作由其完成 。BIU和EU的操作是并行的。若需要訪(fǎng)問(wèn)內(nèi)存或I/O端口，則由EU向BIU發(fā)出訪(fǎng)問(wèn)所需要的地址，在BIU中形成物理地址，然后訪(fǎng)問(wèn)內(nèi)存或I/O端口，得到操作數(shù)后送到EU，或?qū)⒔Y(jié)果到送指定的內(nèi)存單元或I/O端口。這種并行工作方式，大大提高了系統(tǒng)工作效率。微機(jī)原理與接口微處理器總線(xiàn)控制邏輯ALU數(shù)據(jù)總線(xiàn)(16位)指令執(zhí)行部件(EU)圖2-1 8086/8088CPU內(nèi)部功能結(jié)構(gòu)圖數(shù)據(jù)總線(xiàn)20位地址總線(xiàn)地址加法器CSDSESSSIP內(nèi)部暫存寄存器ALU標(biāo)志寄存器(FR)暫存寄存器隊(duì)列總線(xiàn)8位8088：8

3、位8086：16位段寄存器SPBPDISIAHALAX通用寄存器BHBLBXCHCLCXDHDLDX總線(xiàn)接口部件(BIU)EU控制單元指令隊(duì)列80888086165432微機(jī)原理與接口微處理器EU完成指令譯碼和執(zhí)行指令的工作。EU從BIU的指令隊(duì)列中取得指令，并在A(yíng)LU上執(zhí)行指令；然后將處理的結(jié)果送回BIU，由BIU進(jìn)行存儲(chǔ)處理。它由ALU、標(biāo)志寄存器、通用寄存器、暫存器、控制部件等組成。 算術(shù)邏輯運(yùn)算單元ALU標(biāo)志寄存器FLAGS （詳見(jiàn)2.1.2）通用寄存器組（詳見(jiàn)2.1.2）EU控制器：接收從BIU的指令流隊(duì)列中取來(lái)的指令， 經(jīng)過(guò)指令譯碼器譯碼，形成各種控制信 號(hào)，對(duì)EU的各個(gè)部件實(shí)現(xiàn)完

4、成規(guī)定的操作。 指令執(zhí)行部件EU微機(jī)原理與接口微處理器BIU具有地址形成、取指令、指令排隊(duì)、讀/寫(xiě)操作數(shù)和總線(xiàn)控制的功能，它是CPU與外部（內(nèi)存和I/O端口）的接口，它提供了16位雙向數(shù)據(jù)總線(xiàn)和20位地址總線(xiàn)，完成所有外部總線(xiàn)操作。它由4個(gè)16位段寄存器、16位指令指針I(yè)P和內(nèi)部暫存器、6字節(jié)（8088為4字節(jié)）指令隊(duì)列緩存器、20位地址加法器以及總線(xiàn)控制邏輯部件等組成。 段寄存器 指令指針寄存器IP 地址加法器 指令隊(duì)列緩存器 總線(xiàn)控制邏輯 總線(xiàn)接口部件BIU微機(jī)原理與接口微處理器 段寄存器（結(jié)合2.1.2）8086/8088CPU內(nèi)部設(shè)置了4個(gè)16位段寄存器，它們分別是CS（Code Se

5、gment Register，代碼段寄存器）、DS （Data Segment Register，數(shù)據(jù)段寄存器）、 SS （Stack Segment Register，堆棧段寄存器）、 ES （Extra Segment Register，附加段寄存器） ，由它們給出相應(yīng)邏輯段的首地址，稱(chēng)為“段基址”。CS：內(nèi)存放可執(zhí)行的指令代碼段基址。 DS、ES：內(nèi)存放操作的數(shù)據(jù)段基址。SS：開(kāi)辟為程序執(zhí)行中所要用的堆棧區(qū)，采用先進(jìn)后出（FILO）的方式訪(fǎng)問(wèn)它 。微機(jī)原理與接口微處理器 指令指針寄存器（結(jié)合2.1.2） 8086/8088CPU中設(shè)置了一個(gè)16位指令指針寄存器IP（Instruction

6、 Pointer），用來(lái)存放將要執(zhí)行的下一條指令在現(xiàn)行代碼段CS中的偏移地址。 8086程序不能直接訪(fǎng)問(wèn)IP，但是可以通過(guò)某些指令修改IP的內(nèi)容。微機(jī)原理與接口微處理器 地址加法器（結(jié)合2.1.3）功能：用來(lái)計(jì)算20位存儲(chǔ)單元的物理地址。 8086/8088系統(tǒng)有20位地址線(xiàn)，可尋址1MB字節(jié)的存儲(chǔ)空間，而8086為16位機(jī)，CPU內(nèi)部寄存器只有16位，可尋址216B=64KB 。 為了解決這一矛盾，8086/8088 CPU采用了將存儲(chǔ)器地址空間分段管理的方法，即將1 MB空間劃分成若干個(gè)邏輯段，每個(gè)邏輯段的最大長(zhǎng)度為64KB 。微機(jī)原理與接口微處理器圖2-4 內(nèi)存分段示意圖0段64KB1段

7、64KB000000FFFF100001FFFFF0000FFFFF15段64KB000000邏輯段1的起點(diǎn)64KBFFFFF(a)邏輯段164KB邏輯段2的起點(diǎn)邏輯段264KB邏輯段3的起點(diǎn)邏輯段364KB邏輯段4的起點(diǎn)64KB邏輯段464KB(b)微機(jī)原理與接口微處理器存儲(chǔ)器中的每個(gè)存儲(chǔ)單元都可以用兩個(gè)形式的地址來(lái)表示：物理地址PA（Physical Address）和邏輯地址LA（Logic Address）。 把段起始地址的高16位稱(chēng)為段基地址，相對(duì)于段起始地址的一個(gè)偏移量稱(chēng)為偏移地址（也叫有效地址EA或段內(nèi)地址），把“段基地址：偏移地址”的表示形式稱(chēng)為存儲(chǔ)單元的邏輯地址，邏輯地址也是

8、編程時(shí)采用的地址形式 。 物理地址PA：內(nèi)存的絕對(duì)地址，地址范圍是 “00000FFFFFH”，是CPU訪(fǎng)問(wèn)內(nèi)存的實(shí)際尋址地址。 物理地址由邏輯地址變換而來(lái)。物理地址=段基址16+偏移地址，物理地址在BIU的地址加法器中形成。 地址加法器（續(xù)）微機(jī)原理與接口微處理器圖2-5 內(nèi)存物理地址計(jì)算段基址3 2 1 0150 0 0 0偏移地址物理地址地址加法器1500190微機(jī)原理與接口微處理器 【例2-2】 CS存放當(dāng)前代碼段基地址，IP存放了下一條要執(zhí)行指令的段內(nèi)偏移地址，若 CS=2000H，IP=003AH，則物理地址=CS16+IP=2000H10H+003AH=2003AH 例題 計(jì)算邏

9、輯地址035AH：32B8H的物理地址PA。練習(xí)答案：06858H微機(jī)原理與接口微處理器 指令隊(duì)列緩存器功能：用來(lái)暫時(shí)存放從存儲(chǔ)器中取出的指令。 指令隊(duì)列采用FIFO（First Input First Output，先進(jìn)先出）的管理方式，允許預(yù)取6字節(jié)的指令代碼（8088為4字節(jié)）。 總線(xiàn)控制邏輯功能：用于產(chǎn)生存儲(chǔ)器讀/寫(xiě)、I/O讀/寫(xiě)控制信號(hào)。微機(jī)原理與接口微處理器補(bǔ) 充 知 識(shí)指令隊(duì)列緩存器的工作原理： 取指時(shí)，取來(lái)的指令存入隊(duì)列緩沖器，緩沖器中有一條指令，EU就開(kāi)始執(zhí)行。 指令隊(duì)列緩沖器中只要有2個(gè)（8088為1個(gè)）字節(jié)“空”時(shí)，BIU便自動(dòng)執(zhí)行取指操作填滿(mǎn)緩沖寄存器。 在EU執(zhí)行指令

10、的過(guò)程中，指令需要對(duì)存儲(chǔ)器或I/O設(shè)備進(jìn)行數(shù)據(jù)存取時(shí)，BIU將在執(zhí)行完現(xiàn)行取指令的存儲(chǔ)器周期后，下一個(gè)周期對(duì)指定的存儲(chǔ)器單元或I/O設(shè)備進(jìn)行存取操作，交換的數(shù)據(jù)經(jīng)BIU由EU進(jìn)行處理。 當(dāng)EU執(zhí)行完轉(zhuǎn)移、調(diào)用和返回指令時(shí)，則要清除指令隊(duì)列緩沖器，并要求BIU從新的地址重新開(kāi)始取指令，新取的第一條指令將直接送到EU去執(zhí)行，隨后取來(lái)的指令填入指令隊(duì)列。微機(jī)原理與接口微處理器8088的指令執(zhí)行過(guò)程返回微機(jī)原理與接口微處理器2.1 8086/8088CPU結(jié)構(gòu) 2.1.2 8086/8088寄存器結(jié)構(gòu) 寄存器可以用來(lái)存放運(yùn)算過(guò)程中所需要的操作數(shù)地址、操作數(shù)及中間結(jié)果。 8086微處理器內(nèi)部包含有4組1

11、6位寄存器，它們分別是通用寄存器組、段寄存器、指針和變址寄存器、指令指針寄存器和標(biāo)志位寄存器 ，如圖2-2所示。 微機(jī)原理與接口微處理器圖2-2 8086/8088 寄存器結(jié)構(gòu)(a) 通用寄存器組(c) 指針和變址寄存器(b) 段寄存器(d) 指令指針和標(biāo)志位寄存器組015代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器CSDSSSESAHALBHBLCHCLDHDLAXBXCXDX81507累加器基址寄存器計(jì)數(shù)寄存器數(shù)據(jù)寄存器SPBPDISI015堆棧指針寄存器基址指針寄存器目的變址寄存器源變址寄存器015IPFLAGS指令指針寄存器標(biāo)志位寄存器微機(jī)原理與接口微處理器16位標(biāo)志寄存器，用來(lái)存

12、放運(yùn)算結(jié)果的特征。其中7位沒(méi)有定義，其余9位分成兩類(lèi)：狀態(tài)標(biāo)志：表示運(yùn)算后結(jié)果的狀態(tài)特征它影響后面的操作，有6位：CF、PF、AF、ZF、SF和OF?？刂茦?biāo)志，用來(lái)控制CPU操作，有3個(gè)：TF、IF和DF。具體格式如圖2-3。 標(biāo)志寄存器FLAGS微機(jī)原理與接口微處理器1511109876420/OFDFIFTFSFZF/AF/PF/CF圖2-3 FLAGS寄存器微機(jī)原理與接口微處理器 狀態(tài)標(biāo)志位：用來(lái)反映EU執(zhí)行算術(shù)或邏輯運(yùn)算以后的 結(jié)果特征。 CF：進(jìn)位標(biāo)志 CF=1表示指令執(zhí)行結(jié)果在最高位產(chǎn)生了一個(gè)進(jìn)位或借位； CF=0表示無(wú)進(jìn)位或借位產(chǎn)生。 AF：輔助進(jìn)位標(biāo)志（又叫半進(jìn)位標(biāo)志） AF=

13、1表示字節(jié)操作時(shí)，結(jié)果的低4位產(chǎn)生了一個(gè)進(jìn)位或借位； AF=0表示無(wú)進(jìn)位或借位產(chǎn)生。 OF：溢出標(biāo)志 OF=1表示帶符號(hào)數(shù)在進(jìn)行算術(shù)運(yùn)算時(shí)產(chǎn)生了算術(shù)溢出； OF=0表示無(wú)溢出。微機(jī)原理與接口微處理器SF：符號(hào)標(biāo)志。SF=1表示運(yùn)算結(jié)果為 負(fù)數(shù)；SF=0表示運(yùn)算結(jié)果不為負(fù)數(shù)。PF：奇偶標(biāo)志 。 PF=1表示字節(jié)操作時(shí)，指令執(zhí)行結(jié)果中有偶數(shù)個(gè)1； PF=0表示指令執(zhí)行結(jié)果中有奇數(shù)個(gè)1。ZF：零標(biāo)志 。 ZF=1表示運(yùn)算結(jié)果為零； ZF=0表示運(yùn)算結(jié)果不為零。微機(jī)原理與接口微處理器 控制標(biāo)志位：用來(lái)控制CPU的操作，它由程序設(shè)置或由程序清除。DF：方向標(biāo)志。用來(lái)控制數(shù)據(jù)串操作指令的地址步進(jìn)方向。DF

14、=1表示數(shù)據(jù)串指令將以地址的遞減順序?qū)?shù)據(jù)串?dāng)?shù)據(jù)進(jìn)行處理；DF=0表示數(shù)據(jù)串指令將以地址的遞增順序?qū)?shù)據(jù)串?dāng)?shù)據(jù)進(jìn)行處理。 。IF：中斷允許標(biāo)志 。IF=1表示8086CPU開(kāi)中斷；IF=0表示8086CPU關(guān)中斷。TF：陷阱標(biāo)志或單步操作標(biāo)志 。TF=1表示8086CPU處于單步工作方式；TF=0表示8086CPU正常執(zhí)行程序。微機(jī)原理與接口微處理器2.1 8086/8088CPU結(jié)構(gòu) 2.1.3 8086/8088存儲(chǔ)器與I/O組織 I/O內(nèi)存地址分段及合成（略） 邏輯地址來(lái)源（理解） 8086內(nèi)存的分體結(jié)構(gòu)及訪(fǎng)問(wèn)方法（了解） 專(zhuān)用和保留的存儲(chǔ)器單元（自學(xué)） 8086的I/O組織（重點(diǎn)）微機(jī)

15、原理與接口微處理器 邏輯地址來(lái)源 由于訪(fǎng)問(wèn)內(nèi)存的操作類(lèi)型不同，BIU所使用的邏輯地址來(lái)源也不同，如表2-1所示。 表2-1 邏輯地址的來(lái)源操作類(lèi)型隱含段地址替換段地址偏移地址(offset)取指令CS無(wú)IP堆棧操作SS無(wú)SPBP為間址SSCS, DS, ES有效地址EA存取變量DSCS,ES,SS有效地址EA源字符串DSCS,ES,SSSI目標(biāo)字符串ES無(wú)DI微機(jī)原理與接口微處理器圖2-6 存儲(chǔ)單元尋址示意圖IPCSSI，DI或BXDSSP或BPSS代碼段數(shù)據(jù)段堆棧段圖2-6是段寄存器與其它寄存器組合尋址存儲(chǔ)單元的示意圖微機(jī)原理與接口微處理器 8086系統(tǒng)中，1MB的存儲(chǔ)空間分成兩個(gè)存儲(chǔ)體：偶

16、地址存儲(chǔ)體和奇地址存儲(chǔ)體，各為512KB，示意圖如圖2-7所示。對(duì)于任何一個(gè)存儲(chǔ)體，只需要用19位地址碼A19A1就夠了，最低地址碼A0用于區(qū)分當(dāng)前訪(fǎng)問(wèn)哪一個(gè)存儲(chǔ)體。 當(dāng)A0=0時(shí)，表示訪(fǎng)問(wèn)偶地址存儲(chǔ)體，偶地址存儲(chǔ)體與數(shù)據(jù)總線(xiàn)低8位相連，從低8位數(shù)據(jù)總線(xiàn)讀/寫(xiě)一個(gè)字節(jié)。 當(dāng)A0=1表示訪(fǎng)問(wèn)奇地址存儲(chǔ)體。 8086系統(tǒng)設(shè)置一個(gè)高位有效控制信號(hào)。 與A0相互配合使得CPU可以訪(fǎng)問(wèn)兩個(gè)存儲(chǔ)體中的一個(gè)字節(jié)。 8086內(nèi)存的分體結(jié)構(gòu)及訪(fǎng)問(wèn)方法微機(jī)原理與接口微處理器1587000001H0000000003H0000200005H000042201=FFFFFFFFFE=2202512K8位奇地址存儲(chǔ)體(

17、A0=1)512K8位偶地址存儲(chǔ)體(A0=0)圖2-7 內(nèi)存分體結(jié)構(gòu)示意圖微機(jī)原理與接口微處理器表2-2 和A0組合及操作A0操作功能總線(xiàn)使用情況00同時(shí)訪(fǎng)問(wèn)兩個(gè)存儲(chǔ)體，從偶地址開(kāi)始讀/寫(xiě)一個(gè)字AD15AD001只訪(fǎng)問(wèn)奇地址存儲(chǔ)體，讀/寫(xiě)高字節(jié)信息AD15AD810只訪(fǎng)問(wèn)偶地址存儲(chǔ)體，讀/寫(xiě)低字節(jié)信息AD7AD011誤操作微機(jī)原理與接口微處理器兩個(gè)存儲(chǔ)體與CPU總線(xiàn)之間的連接如圖2-8所示。奇地址存儲(chǔ)體的片選端受控于信號(hào)，偶地址存儲(chǔ)體的片選端受控于地址線(xiàn)A0。內(nèi)存中存放的信息稱(chēng)為存儲(chǔ)單元的內(nèi)容，例如，存儲(chǔ)單元00100H中的內(nèi)容為34H，表示為(00100H)=34H。一個(gè)字在內(nèi)存中按相鄰兩個(gè)

18、字節(jié)存放，存入時(shí)以低位字節(jié)在低地址，高位字節(jié)在高地址的次序存放，字單元的地址以低位地址表示。一個(gè)字可以從偶地址開(kāi)始存放，也可以從奇地址開(kāi)始存放，8086CPU訪(fǎng)問(wèn)內(nèi)存時(shí)，都是以字為單位進(jìn)行的，并從偶地址開(kāi)始。這種存放方式也稱(chēng)作“對(duì)準(zhǔn)存放”。當(dāng)CPU讀/寫(xiě)一個(gè)字時(shí)，如果字單元地址從偶地址開(kāi)始，那么只需要訪(fǎng)問(wèn)一次內(nèi)存；如果字單元地址從奇地址開(kāi)始，那么CPU需要兩次訪(fǎng)問(wèn)內(nèi)存，第一次取奇地址上數(shù)據(jù)(偶地址8位數(shù)據(jù)被忽略)，第二次取偶地址上數(shù)據(jù)(奇地址8位數(shù)據(jù)被忽略)。因此，為了加快程序運(yùn)行速度，編程時(shí)要采用 “對(duì)準(zhǔn)存放”的方式。 微機(jī)原理與接口微處理器微機(jī)原理與接口微處理器 00000H003FFH：

19、存放中斷向量表（詳見(jiàn)2.3.2），每個(gè)中斷向量占4個(gè)字節(jié)，前2個(gè)字節(jié)存放中斷處理服務(wù)程序入口的偏移地址，后2個(gè)字節(jié)存放中斷處理服務(wù)程序入口的段地址 。因此1KB區(qū)域可以存放256個(gè)中斷服務(wù)程序的入口地址。 B0000HB0FFFH：?jiǎn)紊@示器的視頻緩沖區(qū)，存放單色顯示器當(dāng)前屏幕顯示字符所對(duì)應(yīng)的ASCII碼及其屬性。 B8000HBBFFFH：彩色顯示器的視頻緩沖區(qū)，存放彩色顯示器當(dāng)前屏幕像素點(diǎn)所對(duì)應(yīng)的代碼 。 FFFF0HFFFFFH：存放一條無(wú)條件轉(zhuǎn)移指令，使系統(tǒng)在上電或復(fù)位時(shí)，自動(dòng)跳轉(zhuǎn)到系統(tǒng)的初始化程序。這個(gè)區(qū)域被包含在系統(tǒng)的ROM范圍內(nèi)，在ROM中駐留著系統(tǒng)的基本I/O系統(tǒng)程序，即BIO

20、S 。 專(zhuān)用和保留的存儲(chǔ)器單元微機(jī)原理與接口微處理器 8086微處理器和外部設(shè)備之間是通過(guò)I/O接口電路進(jìn)行聯(lián)系，以達(dá)到相互間傳輸信息的目的，每個(gè)I/O接口都有一個(gè)端口或幾個(gè)端口。 端口（詳見(jiàn)6.1.1）：是指I/O接口電路中供CPU直接存取訪(fǎng)問(wèn)的那些寄存器或某些特定電路。 端口地址：一個(gè)I/O接口包括若干個(gè)端口，如數(shù)據(jù)、命令、狀態(tài)、方式端口等，微機(jī)系統(tǒng)要為每個(gè)端口分配一個(gè)地址號(hào)，稱(chēng)為端口地址。各個(gè)端口地址和存儲(chǔ)單元地址一樣，應(yīng)具有唯一性。 8086的I/O組織微機(jī)原理與接口微處理器CPUI/O設(shè)備譯碼數(shù)據(jù)端口狀態(tài)端口控制端口DBABCB一個(gè)典型的I/O接口（結(jié)合課本P188）補(bǔ) 充 知 識(shí)微

21、機(jī)原理與接口微處理器8086微處理器用地址總線(xiàn)的低16位作為對(duì)8位I/O端口的尋址線(xiàn)，可訪(fǎng)問(wèn)的8位I/O端口有65536個(gè)；兩個(gè)編號(hào)相鄰的8位端口可以組成一個(gè)16位的端口。一個(gè)8位的I/O設(shè)備既可以連接在數(shù)據(jù)總線(xiàn)的高8位上，也可以連接在數(shù)據(jù)總線(xiàn)的低8位上。 微機(jī)系統(tǒng)的I/O端口有以下兩種編址方式 ： 統(tǒng)一編址（如單片機(jī)）。 獨(dú)立編址（如8086）。 8086的I/O組織（續(xù)）微機(jī)原理與接口微處理器統(tǒng)一編址也稱(chēng)“存儲(chǔ)器映射方式”（Memory Mapped）。在這種編址方式下，端口和存儲(chǔ)單元統(tǒng)一編址，即將I/O端口地址置于1MB的存儲(chǔ)器空間中，在整個(gè)存儲(chǔ)空間中劃出一部分空間給外設(shè)端口，把它們看作

22、存儲(chǔ)器單元對(duì)待，見(jiàn)圖2-9（a）。CPU訪(fǎng)問(wèn)存儲(chǔ)器的各種尋址方式都可用于尋址端口，訪(fǎng)問(wèn)端口和訪(fǎng)問(wèn)存儲(chǔ)器的指令在形式上完全一樣。統(tǒng)一編址的主要優(yōu)點(diǎn)是無(wú)需專(zhuān)門(mén)的I/O指令，對(duì)端口操作的指令類(lèi)型多，簡(jiǎn)化了指令系統(tǒng)的設(shè)計(jì)。不僅可以對(duì)端口進(jìn)行數(shù)據(jù)傳送，還可以對(duì)端口內(nèi)容進(jìn)行算術(shù)/邏輯運(yùn)算和移位等操作，端口操作靈活，有比較大的編址空間。缺點(diǎn)是端口占用存儲(chǔ)器的地址空間，使存儲(chǔ)器容量更加緊張，同時(shí)端口指令的長(zhǎng)度增加，執(zhí)行時(shí)間較長(zhǎng)，端口地址譯碼器較復(fù)雜。 統(tǒng)一編址微機(jī)原理與接口微處理器獨(dú)立編址也稱(chēng)“I/O映射方式”（I/O Mapped）。這種方式的端口單獨(dú)編址構(gòu)成一個(gè)I/O空間，不占用存儲(chǔ)器地址，故稱(chēng)“獨(dú)立編址

23、”方式，見(jiàn)圖2-9（b）。 CPU設(shè)置了專(zhuān)門(mén)的輸入和輸出指令（IN和OUT）來(lái)訪(fǎng)問(wèn)端口。在采用獨(dú)立編址方式時(shí)，CPU提供控制信號(hào)M/IO區(qū)別是尋址內(nèi)存還是I/O端口。8086微處理器在執(zhí)行訪(fǎng)問(wèn)存儲(chǔ)器指令時(shí)，M/IO信號(hào)為高電平，通知外部電路CPU訪(fǎng)問(wèn)存儲(chǔ)器，當(dāng)8086微處理器執(zhí)行輸入/輸出指令時(shí)，而M/IO為低電平，表明CPU在訪(fǎng)問(wèn)I/O端口。在這種方式下，端口所需的地址線(xiàn)較少，地址譯碼器較簡(jiǎn)單，采用專(zhuān)用的I/O指令，執(zhí)行時(shí)間少，指令長(zhǎng)度短。端口操作指令形式上與存儲(chǔ)器操作指令有明顯區(qū)別，優(yōu)點(diǎn)是程序編制與閱讀較清晰。缺點(diǎn)是輸入輸出指令類(lèi)別少，一般只能進(jìn)行傳送操作。 獨(dú)立編址微機(jī)原理與接口微處理器

24、圖2-9 內(nèi)存映射與I/O映射編址 (a) 統(tǒng)一編址；(b) 獨(dú)立編址FFFFFH00000H內(nèi)存空間供I/O接口使用I/O空間I/O端口0I/O端口1I/O端口N64KB系統(tǒng)各I/O端口配置地址（a）FFFFFH00000H內(nèi)存空間1MBI/O端口0I/O端口1I/O端口N64KB系統(tǒng)各I/O端口配置地址（b）I/O空間FFFFH0000H微機(jī)原理與接口微處理器2.2 8086/8088CPU時(shí)序及引腳功能 2.2.1 8086 CPU 時(shí)序的概念 時(shí)鐘周期、總線(xiàn)周期和指令周期8086微處理器由外部一片8284A時(shí)鐘信號(hào)發(fā)生器提供主頻5Mhz的時(shí)鐘信號(hào)，在時(shí)鐘節(jié)拍的作用下，CPU一步一步順序

25、執(zhí)行指令 。時(shí)鐘周期（Clock Cycle）：是CPU指令執(zhí)行時(shí)間的刻度，用T表示時(shí)鐘周期，由計(jì)算機(jī)主頻決定。總線(xiàn)周期（Bus Cycle）：指令執(zhí)行過(guò)程中，訪(fǎng)問(wèn)存儲(chǔ)器和訪(fǎng)問(wèn)I/O端口的操作都統(tǒng)一交給總線(xiàn)完成，每一次訪(fǎng)問(wèn)都稱(chēng)為一個(gè)總線(xiàn)周期。（讀總線(xiàn)周期和寫(xiě)總線(xiàn)周期 ）在8086/8088 CPU中，每個(gè)總線(xiàn)周期至少包含4個(gè)時(shí)鐘周期（T1T4），習(xí)慣上將4個(gè)時(shí)鐘周期分別稱(chēng)為4個(gè)T狀態(tài)，即T1狀態(tài)、T2狀態(tài)、T3狀態(tài)和T4狀態(tài)。一般情況下在總線(xiàn)周期的T1狀態(tài)傳送地址，T2T4狀態(tài)傳送數(shù)據(jù)。微機(jī)原理與接口微處理器 指令周期（Insttuction Cycle） ：CPU每條指令的執(zhí)行都由取指令（f

26、etch）、譯碼（decode）執(zhí)行（excute）等操作組成 ，CPU從存儲(chǔ)器讀取并執(zhí)行一條指令的時(shí)間稱(chēng)為指令周期，一個(gè)指令周期由一個(gè)或幾個(gè)總線(xiàn)周期組成，不同指令的指令周期的長(zhǎng)短是不同的。 時(shí)鐘周期、總線(xiàn)周期和指令周期（續(xù)）微機(jī)原理與接口微處理器地址T1總線(xiàn)周期T2緩沖數(shù)據(jù)T3T4T1T2T3T4總線(xiàn)周期地址緩沖數(shù)據(jù)圖2-10 典型的8086總線(xiàn)周期波形CLK地址/數(shù)據(jù)總線(xiàn)微機(jī)原理與接口微處理器在T1狀態(tài)，CPU往多路復(fù)用總線(xiàn)上發(fā)出地址信息，以指出要尋址的存儲(chǔ)單元或外設(shè)端口的地址。在T2狀態(tài)，CPU從總線(xiàn)上撤銷(xiāo)地址，使總線(xiàn)的低16位浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)作準(zhǔn)備。在T3狀態(tài)，多路總線(xiàn)的高4

27、位繼續(xù)提供狀態(tài)信息，低16位上出現(xiàn)由CPU寫(xiě)出的數(shù)據(jù)或者CPU從存儲(chǔ)器或端口讀入的數(shù)據(jù)。 由于外設(shè)或存儲(chǔ)器速度較慢，常常不能及時(shí)配合CPU傳送數(shù)據(jù)。這時(shí)，外設(shè)或存儲(chǔ)器會(huì)通過(guò)READY信號(hào)線(xiàn)在T4狀態(tài)啟動(dòng)之前向CPU發(fā)一個(gè)“數(shù)據(jù)未準(zhǔn)備好”信號(hào)，于是CPU會(huì)在T3之后插入1個(gè)或多個(gè)附加的時(shí)鐘周期Tw( Wait，等待狀態(tài))。在Tw狀態(tài)，總線(xiàn)和T3狀態(tài)的信息一樣。當(dāng)指定的存儲(chǔ)器或外設(shè)完、成數(shù)據(jù)傳送時(shí)，便在READY線(xiàn)上發(fā)出“準(zhǔn)備好”信號(hào)，CPU接收到這一信號(hào)后，會(huì)自動(dòng)脫離Tw狀態(tài)而進(jìn)入T4狀態(tài)。在T4狀態(tài)，總線(xiàn)周期結(jié)束。只有在CPU和內(nèi)存或I/O接口之間傳輸數(shù)據(jù)，以及填充指令隊(duì)列時(shí)，CPU才執(zhí)行總線(xiàn)

28、周期。如果在1個(gè)總線(xiàn)周期之后，不立即執(zhí)行下一個(gè)總線(xiàn)周期，那么，系統(tǒng)總線(xiàn)就處在空閑狀態(tài)，此時(shí)，執(zhí)行空閑周期TI。 8086總線(xiàn)周期時(shí)序微機(jī)原理與接口微處理器 空閑周期只有在CPU和內(nèi)存或I/O接口之間傳輸數(shù)據(jù)時(shí)，CPU才執(zhí)行總線(xiàn)周期，若CPU不執(zhí)行總線(xiàn)周期（不進(jìn)行存儲(chǔ)器或I/O操作），則總線(xiàn)接口執(zhí)行空閑周期（一系列的TI狀態(tài)）在這些空閑周期，CPU在高位地址線(xiàn)上仍然驅(qū)動(dòng)上一個(gè)機(jī)器周期的狀態(tài)信息（S6S3） 。而數(shù)據(jù)總線(xiàn)上信號(hào)不同。若在上一個(gè)總線(xiàn)周期是寫(xiě)周期輸出，則在空轉(zhuǎn)狀態(tài)，CPU在A(yíng)D15AD0上仍輸出一個(gè)總線(xiàn)周期上要寫(xiě)的數(shù)據(jù)，直至下一個(gè)總線(xiàn)周期的開(kāi)始。若前一個(gè)總線(xiàn)周期是讀周期，則AD15AD

29、0在TI狀態(tài)處于高阻狀態(tài)。在空閑周期中，雖然CPU對(duì)總線(xiàn)進(jìn)行空操作，但是CPU內(nèi)部操作仍然進(jìn)行，即EU部件在工作。所以說(shuō)，總線(xiàn)空操作是BIU對(duì)EU的等待。微機(jī)原理與接口微處理器T1 T2 T3 Tw T4 T1 T2 T3 T4 TI TI T1 T2 T3 Tw Tw T4 TI TI圖2-11 典型的8086總線(xiàn)周期序列TW狀態(tài)用來(lái)等待內(nèi)存或I/O接口的響應(yīng)在兩個(gè)總線(xiàn)周期之間執(zhí)行空閑周期微機(jī)原理與接口微處理器8086 CPU芯片采用40條引腳的雙列直插式封裝，外部引腳如圖2-12，包括16條數(shù)據(jù)線(xiàn)（外部數(shù)據(jù)總線(xiàn)），20條地址線(xiàn)（外部地址總線(xiàn)），5條狀態(tài)線(xiàn)，17條輸入/輸出控制線(xiàn)，加上控制信

30、號(hào)，電源和地線(xiàn)，芯片所需的引腳比較多，由于制造工藝的限制，部分引腳采用了分時(shí)復(fù)用的方式，即一條引腳有一個(gè)以上的用途。 8086/8088CPU有最小和最大兩種工作模式，兩種方式的選擇是由硬件設(shè)定的。下表說(shuō)明了最小模式和最大模式特點(diǎn)。 2.2 8086/8088CPU時(shí)序及引腳功能 2.2.2 8086 CPU 的工作模式微機(jī)原理與接口微處理器最小模式和最大模式的特點(diǎn)最小模式最大模式MN/接+5VMN/接地構(gòu)成單處理器系統(tǒng)構(gòu)成多處理器系統(tǒng)系統(tǒng)控制信號(hào)由CPU提供系統(tǒng)控制信號(hào)由總線(xiàn)控制器8288提供微機(jī)原理與接口微處理器 2.2.3 8086 CPU最小模式下的引腳定義ADl5AD0 ：地址/數(shù)據(jù)

31、線(xiàn)（雙向，三態(tài)）A19/S6A16/S3 ：地址/狀態(tài)線(xiàn)（雙向，三態(tài)） NMI ：不可屏蔽中斷請(qǐng)求信號(hào)（輸入） ，正跳變有效INTR ：可屏蔽中斷請(qǐng)求信號(hào)（輸入），高電平有效 CLK ：時(shí)鐘信號(hào) （輸入） RESET（P36表2-5）：復(fù)位信號(hào) （輸入） ，高電平有效READY ：準(zhǔn)備就緒信號(hào) （輸入） ，高電平有效 ：測(cè)試信號(hào)（輸入），低電平有效 ：中斷響應(yīng)信號(hào)（輸出），低電平有效ALE :地址鎖存允許信號(hào) （輸出） ，高電平有效2.2 8086/8088CPU時(shí)序及引腳功能微機(jī)原理與接口微處理器 ：數(shù)據(jù)允許信號(hào) （輸出） ，低電平有效DT/ ：數(shù)據(jù)發(fā)送/接收控制信號(hào)（輸出）M/ ：內(nèi)存或I

32、/O端口控制信號(hào) （輸出） ：寫(xiě)選通信號(hào) （輸出） ，低電平有效HLDA ：總線(xiàn)保持響應(yīng)信號(hào) （輸出） ，高電平有效HOLD ：總線(xiàn)保持請(qǐng)求信號(hào) （輸入） ，高電平有效 ：讀選通信號(hào) （輸出） ，低電平有效MN/ ：最小/最大工作模式選擇信號(hào)，輸入 /S7：高8位數(shù)據(jù)總線(xiàn)允許/狀態(tài)信號(hào)（輸出） VCC（+5V）：電源端，GND （地）：接地端 2.2.3 8086 CPU最小模式下的引腳定義（續(xù)）2.2 8086/8088CPU時(shí)序及引腳功能微機(jī)原理與接口微處理器 2.2.4 8086 CPU最大模式下的引腳定義（自學(xué)）見(jiàn)課本P38。2.2 8086/8088CPU時(shí)序及引腳功能微機(jī)原理與接口

33、微處理器8088的外部數(shù)據(jù)總線(xiàn)為8位，所以分時(shí)復(fù)用的地址/數(shù)據(jù)只有AD7AD08位，而A15A8為地址輸出線(xiàn) 。8088的輸入/輸出存儲(chǔ)器控制信號(hào)為IO/，即高電平表示訪(fǎng)問(wèn)I/O設(shè)備，低電平表示訪(fǎng)問(wèn)存儲(chǔ)器，與8086相反。 8088只能進(jìn)行8位數(shù)據(jù)傳輸， 信號(hào)不需要了，改為, DT/、IO/一起決定最小模式下的總線(xiàn)操作周期，表2-7（見(jiàn)課本P39）指出了具體的組合關(guān)系。 2.2.5 8088 的引腳與8086的區(qū)別2.2 8086/8088CPU時(shí)序及引腳功能微機(jī)原理與接口微處理器補(bǔ) 充 知 識(shí)微機(jī)原理與接口微處理器2.3 8086/8088中斷系統(tǒng) 中斷的基本概念（結(jié)合7.1.1） 中斷是指

34、CPU正常運(yùn)行程序的過(guò)程中，CPU內(nèi)部或外部的某些事件或緊急、異常情況需要及時(shí)處理，導(dǎo)致CPU暫停正在執(zhí)行的程序，轉(zhuǎn)去執(zhí)行處理該事件的程序，并在處理完畢返回原程序處繼續(xù)執(zhí)行被暫停的程序，這一過(guò)程稱(chēng)為中斷。中斷時(shí)，被打斷執(zhí)行的程序中下一條被暫停執(zhí)行的指令所在的地址稱(chēng)為斷點(diǎn)。微機(jī)原理與接口微處理器2.3 8086/8088中斷系統(tǒng) 與中斷有關(guān)的基本概念（結(jié)合7.1） 中斷源：能引起CPU產(chǎn)生程序中斷的隨機(jī)事件叫做中斷源。中斷源主要分為兩大類(lèi)：內(nèi)部中斷源和外部中斷源。內(nèi)部中斷源即中斷源在微處理器內(nèi)部。外部中斷源，即引起中斷的原因是外部設(shè)備。 中斷系統(tǒng)：指能夠?qū)崿F(xiàn)計(jì)算機(jī)的中斷功能而配置的相關(guān)硬件、軟件

35、的集合。 中斷類(lèi)型碼：中斷系統(tǒng)為區(qū)別不同種類(lèi)的中斷源，一般采用若干位二進(jìn)制編碼進(jìn)行區(qū)分。方法是為每個(gè)中斷源分配一個(gè)不同的編碼，稱(chēng)為中斷類(lèi)型碼。 中斷處理過(guò)程（結(jié)合7.1.2）：從中斷源向CPU發(fā)出中斷請(qǐng)求信號(hào)到CPU將這一請(qǐng)求處理完成的過(guò)程，叫做中斷處理過(guò)程。這一過(guò)程包括：中斷請(qǐng)求、中斷響應(yīng)、中斷處理和中斷返回4個(gè)步驟。 中斷優(yōu)先級(jí)：指每個(gè)中斷源在接受CPU服務(wù)時(shí)的優(yōu)先等級(jí)。 中斷嵌套（結(jié)合7.1.2）：指CPU在執(zhí)行低級(jí)別中斷處理子程序時(shí)，有較高級(jí)別的中斷請(qǐng)求產(chǎn)生，CPU能夠暫停執(zhí)行級(jí)別低的中斷處理子程序，轉(zhuǎn)去處理這個(gè)級(jí)別高的中斷，處理完后再返回低級(jí)別的中斷處理子程序繼續(xù)運(yùn)行。微機(jī)原理與接口

36、微處理器圖7-1 中斷過(guò)程示意圖（見(jiàn)課本P212）微機(jī)原理與接口微處理器圖7-4 中斷嵌套示意圖（見(jiàn)課本P215）微機(jī)原理與接口微處理器2.3 8086/8088中斷系統(tǒng) 2.3.1 微機(jī)的中斷類(lèi)型8086/8088CPU的中斷類(lèi)型碼使用8位二進(jìn)制數(shù)，范圍為0255，可以處理256種不同類(lèi)型的中斷，CPU根據(jù)中斷類(lèi)型碼來(lái)識(shí)別不同的中斷源。這256個(gè)中斷源可分為兩大類(lèi)： 一類(lèi)是外設(shè)接口的中斷請(qǐng)求，由CPU的引腳引入，中斷源來(lái)自CPU外部，故稱(chēng)外部中斷（又稱(chēng)硬件中斷）。 另一類(lèi)在執(zhí)行指令時(shí)引起，來(lái)自CPU的內(nèi)部，故稱(chēng)內(nèi)部中斷（又稱(chēng)軟件中斷）。微機(jī)原理與接口微處理器圖2-14 8086微機(jī)的中斷來(lái)源

37、 微機(jī)原理與接口微處理器 定義：外部中斷是由外部中斷源對(duì)CPU產(chǎn)生的中斷請(qǐng)求。 分類(lèi)：根據(jù)外部中斷源是否受8086/8088 CPU標(biāo)志寄存器的中斷允許標(biāo)志位（IF）的影響，將中斷分為非屏蔽中斷NMI和可屏蔽中斷INTR兩種。 外部中斷微機(jī)原理與接口微處理器 非屏蔽中斷 非屏蔽中斷從引腳NMI引入，不受CPU中斷IF的影響，一旦有中斷請(qǐng)求，CPU必須響應(yīng)。 類(lèi)型號(hào)為02H。 NMI中斷可用來(lái)處理微機(jī)系統(tǒng)的緊急狀態(tài)，優(yōu)先級(jí)別高于可屏蔽中斷。微機(jī)原理與接口微處理器 可屏蔽中斷 可屏蔽中斷請(qǐng)求信號(hào)從引腳INTR引入，受CPU中斷IF的影響。當(dāng)外設(shè)有中斷請(qǐng)求且IF=1時(shí)，一般情況下CPU執(zhí)行完本條指令

38、后予以響應(yīng)。隨后CPU將執(zhí)行兩個(gè)連續(xù)的總線(xiàn)周期響應(yīng)中斷，送出兩個(gè)中斷響應(yīng)信號(hào)INTA（負(fù)脈沖）。微機(jī)原理與接口微處理器 內(nèi)部中斷定義：內(nèi)部中斷是指CPU內(nèi)部事件及執(zhí)行軟中斷指令所產(chǎn)生的中斷請(qǐng)求，與硬件無(wú)關(guān)，又稱(chēng)為軟件中斷。分類(lèi)：已定義的內(nèi)部中斷有5個(gè)。 除法錯(cuò)中斷：類(lèi)型號(hào)為00H，由CPU自身產(chǎn)生。單步中斷：類(lèi)型號(hào)為01H ，由CPU對(duì)TF的測(cè)試產(chǎn)生。斷點(diǎn)中斷：類(lèi)型號(hào)為03H，執(zhí)行INT 3指令或設(shè)置斷點(diǎn)產(chǎn)生。 溢出中斷（結(jié)合課本P112）：類(lèi)型號(hào)為04H ，當(dāng)OF=1（帶符號(hào)數(shù)運(yùn)算）時(shí)產(chǎn)生。指令中斷（軟中斷，結(jié)合課本P111 ） ：執(zhí)行INT n指令產(chǎn)生。微機(jī)原理與接口微處理器 中斷由CPU

39、內(nèi)部引起，中斷類(lèi)型碼的獲得與外部無(wú)關(guān)，CPU不需要執(zhí)行中斷響應(yīng)周期去獲得中斷類(lèi)型碼，中斷矢量號(hào)由CPU自動(dòng)提供。 除單步中斷外，內(nèi)部中斷無(wú)法用軟件禁止，不受IF的影響，即都不能通過(guò)執(zhí)行CLI指令使IF位清零來(lái)禁止對(duì)它們的響應(yīng)。 除單步中斷外，任何內(nèi)部中斷的優(yōu)先權(quán)都比外部中斷高。8086CPU的中斷優(yōu)先權(quán)由高到低順序?yàn)椋簝?nèi)部中斷（除法出錯(cuò)中斷、指令中斷、溢出中斷、斷點(diǎn)中斷）、NMI中斷、INTR中斷和單步中斷。 內(nèi)部中斷沒(méi)有隨機(jī)性，這一點(diǎn)與調(diào)用子程序非常相似。 小結(jié) 軟件中斷的特點(diǎn)（P41）微機(jī)原理與接口微處理器 2.3.2 微機(jī)的中斷向量表 8086/8088 CPU 是采用向量中斷的方式來(lái)處

40、理對(duì)可屏蔽中斷的響應(yīng)。 向量中斷是指連接外部中斷源的接口電路向CPU提供中斷類(lèi)型號(hào)，CPU根據(jù)類(lèi)型號(hào)確定中斷服務(wù)程序入口地址信息的中斷方式，也稱(chēng)為矢量中斷 。 中斷向量：實(shí)際上就是中斷服務(wù)程序的入口地址。每個(gè)中斷向量為4個(gè)字節(jié)，兩個(gè)高字節(jié)用于存放中斷服務(wù)程序的段地址，兩個(gè)低字節(jié)用于存放中斷服務(wù)程序的偏移量 。 中斷向量表：存放中斷向量的存儲(chǔ)區(qū)稱(chēng)為中斷向量表。各中斷向量在中斷向量表中按中斷類(lèi)型碼從0到255順序存放。 中斷向量表地址：由中斷類(lèi)型號(hào)計(jì)算出相應(yīng)的中斷向量在表中存放的位置，稱(chēng)為中斷向量表地址，或稱(chēng)為中斷向量指針。 中斷類(lèi)型號(hào)4=中斷向量指針的低地址（IP） 中斷類(lèi)型號(hào)4+2 =中斷向量

41、指針的高地址（CS）2.3 8086/8088中斷系統(tǒng)微機(jī)原理與接口微處理器圖2-15 微機(jī)中斷向量表 微機(jī)原理與接口微處理器補(bǔ)充例題 已知矢量表的內(nèi)容如表中所示。當(dāng)發(fā)生中斷類(lèi)型號(hào)0AH的中斷時(shí)，問(wèn)中斷處理程序的入口地址是多少？：00028H40H00029H30H0002AH23H0002BH01H：答案：CS=0123H IP=3040H微機(jī)原理與接口微處理器2.4 8086系統(tǒng)配置及總線(xiàn)操作 2.4.1 最小模式系統(tǒng)配置 在最小模式系統(tǒng)中，除了8086 CPU，內(nèi)存及I/O接口芯片外，還要加入：1片8284A時(shí)鐘發(fā)生器；3片8282/8283或74LS373，作為地址鎖存器；2片8286

42、/8287或74LS245，作為雙向數(shù)據(jù)總線(xiàn)收發(fā)器。微機(jī)原理與接口微處理器Vcc圖2-16 8086最小模式系統(tǒng)配置MN/ VccCLKREADYRESETM/ 8284ACLKREADYRESETX1X2STB8282/3地址鎖存器ALE地址8086 CPUAD15AD0A19A16地址/數(shù)據(jù)DT/ 16位數(shù)據(jù)總線(xiàn)存儲(chǔ)器DATA8286/7數(shù)據(jù)收發(fā)器TI/O芯片DATA20位地址總線(xiàn)微機(jī)原理與接口微處理器 8284A時(shí)鐘信號(hào)發(fā)生器8284A181716151413121110123456789圖2-17 8284A外部引腳（引腳介紹見(jiàn)課本P4344）VccX1X2EFIOSCRESETCSY

43、NCPCLKRDY1READYRDY2 CLKGNDC/F微機(jī)原理與接口微處理器CPU與內(nèi)存（或I/O端口）進(jìn)行數(shù)據(jù)交換時(shí)，CPU首先要送出地址信號(hào)，然后再發(fā)出控制信號(hào)及傳送數(shù)據(jù)。由于8086引腳限制，地址和數(shù)據(jù)分時(shí)復(fù)用一組總線(xiàn)，所以加入地址鎖存器，先鎖存地址，使在讀/寫(xiě)總線(xiàn)周期內(nèi)地址穩(wěn)定。8282/8283是三態(tài)緩沖的8位數(shù)據(jù)鎖存器，在最小模式系統(tǒng)中作地址鎖存器用，20位物理地址需要用3片。8282的輸入和輸出信號(hào)是同相的，引腳結(jié)構(gòu)如圖2-19所示； 8283的輸入和輸出信號(hào)反相 。CPU在讀/寫(xiě)總線(xiàn)周期的T1狀態(tài)把20位地址和信號(hào)送到總線(xiàn)上，在地址鎖存允許信號(hào)ALE有效時(shí)，將地址和鎖存到8

44、282/8283鎖存器中，由于引腳接地，使CPU輸出的地址碼（鎖存在8282中）和信號(hào)穩(wěn)定地輸出到地址總線(xiàn)及控制總線(xiàn)上。74LS373的功能與8282相同，在IBM PC/XT的系統(tǒng)板中作地址鎖存器。 地址鎖存器8282/8283微機(jī)原理與接口微處理器VccDO0DO1 DO2DO3 DO4DO5 DO6DO7STBDI0DI1DI2DI3DI4DI5 DI6DI7GND82822019181716151413121112345678910圖2-19 8282外部引腳DI7DI0：8位數(shù)據(jù)輸入；DO7DO0：8位數(shù)據(jù)輸出。STB：選通信號(hào)；：輸出允許信號(hào)。STB是選通信號(hào)，與CPU的地址鎖存允

45、許信號(hào)ALE相連，當(dāng)STB端選通信號(hào)出現(xiàn)，8位輸入數(shù)據(jù)鎖存到8個(gè)D觸發(fā)器中。是輸出允許信號(hào)，由外部輸入的控制信號(hào)，當(dāng)為低電平時(shí)，鎖存器中的8位數(shù)據(jù)輸出到數(shù)據(jù)（地址）總線(xiàn)上，當(dāng)為高電平時(shí)，輸出端呈高阻狀態(tài)，在不帶DMA控制器的8086單處理器系統(tǒng)中，信號(hào)接地。 微機(jī)原理與接口微處理器補(bǔ) 充 知 識(shí) 74LS373：片內(nèi)是8個(gè)輸出帶三態(tài)門(mén)的D鎖存器。由8個(gè)D門(mén)組成，8個(gè)輸入端1D8D、8個(gè)輸出端1Q8Q，2個(gè)控制端 和 G 。 74LS273和74LS377：是帶清除端/CLR的8D觸發(fā)器。微機(jī)原理與接口微處理器74LS3731D2D3D4D5D6D7D8D1Q2Q3Q4Q5Q6Q7Q8QG74LS373的真值表 注: H為高電平，L為低電平，Q0為