天勤論壇_2012年計(jì)算機(jī)組成原理真題

1、選擇題部分-12. 假設(shè)基準(zhǔn)程序 A 在某計(jì)算機(jī)上的運(yùn)行時(shí)間為 100 秒，其中 90 秒為 CPU 時(shí)間，其余為 I/O時(shí)間。若 CPU 速度提高 50%，I/O 速度不變，則運(yùn)行基準(zhǔn)程序 A 所耗費(fèi)的時(shí)間是（）。A. 55 秒B.60 秒C.65 秒D.70 秒D。根據(jù)爾定律，改進(jìn)后的基準(zhǔn)程序執(zhí)行時(shí)間=90 秒/1.5 + (100-90)秒=70 秒。13. 假設(shè)編譯器規(guī)定和 short 類型長度分別為 32 位和 16 位，若有下列 C 語言語句：unsigned short x = 65530;unsignedy = x;得到 y 的機(jī)器數(shù)為（）。A. 0000 7HB.0000AH

2、C.F 7HD.FAHB。首先，需要寫出無符號(hào)數(shù)x 的二進(jìn)制表示。因?yàn)?x 為 short 型，而 short 類型長度為16 位，這里就需要知道一個(gè)解題技巧。對(duì)于 16 位的無符號(hào)整數(shù)最大值為 65535，其進(jìn)制表示為FH，而 x 僅比該最大值小 5，所以 x 的進(jìn)制表示為AH（F-5=A）。然后將其賦值給 y，由于 y 也是無符號(hào)整數(shù)，故只需在添 0 即可。最后得到 y=0000AH。14. float 類型（即 IEEE754 單精度浮點(diǎn)數(shù)格式）能表示的最大整數(shù)是（）。A.2126-2103B.2127-2104C.2127-2103D.2128-2104D。單精度浮點(diǎn)數(shù)的最大值為 21

3、27（2-2-23）= 2128-2104。15. 某計(jì)算機(jī)器按字節(jié)變址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定型和 short型長度分別為 32 位和 16 位，并且數(shù)據(jù)按邊界對(duì)齊structa; char b; short c; record;record.a = 273;。某 C 語言程序段如下：若 record 變量的首地址為 0 xC008，則地址 0 xC008 中內(nèi)容及record.c 的地址是（）。A.0 x00、0 xC00D C.0 x11、0 xC00DB.0 x00、0 xC00E D.0 x11、0 xC00ED。盡管 record 占 7 個(gè)字節(jié)（成員a 占 4 個(gè)字

4、節(jié)，成員b 占 1 個(gè)字節(jié)，成員 c 占 2 個(gè)字節(jié)），但是由于數(shù)據(jù)按邊界對(duì)齊，故 record 共占 8 字節(jié)。record.a = 273=0 x00000111，因?yàn)椴捎眯《朔绞酱娣艛?shù)據(jù)，從低位到字節(jié)值分別為 0 x11、0 x01、0 x00、0 x00，所以 0 xC008該文檔由天勤（）整理，請(qǐng)注明出處中的內(nèi)容為 0 x11。成員 b 占一個(gè)字節(jié)，后面的一個(gè)字節(jié)留空。成員 c 占 2 個(gè)字節(jié)，所以 record.c的地址為 0XC00E。方式如下圖所示。16. 下列關(guān)于閃存（Flash Memory）的敘述中，錯(cuò)誤的是（ A.信息可讀可寫，并且讀、寫速度一樣快）。B.元由MOS 管

5、組成，是一種半導(dǎo)體C.掉電后信息不丟失，是一種非易失性器器器D.采用隨機(jī)方式，可替代計(jì)算機(jī)外部A。閃存的寫操作必須在空白區(qū)域進(jìn)行，如果目標(biāo)區(qū)域已經(jīng)有數(shù)據(jù)，必須先擦除后寫入，而讀操作不必如此，所以閃存的讀速度比寫速度快。其他三項(xiàng)均為閃存的特征，記住即可。17. 假設(shè)某計(jì)算機(jī)按字編址，Cache 有 4 個(gè)行，Cache 和主存之間交換的塊大小為 1 個(gè)字。若 Cache 的內(nèi)容初始為空，采用 2 路組相聯(lián)方式和 LRU 替換算法，當(dāng)?shù)闹鞔娴刂芬来螢?0，4，8，2，0，6，8，6，4，8 時(shí)，命中 Cache 的次數(shù)是（）。A.1B.2C. 3D. 4C。 畫圖即可解決，0，4，8，2，0，6，

6、8，6，4，8，紅色字體的為命中塊。18. 某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有 33 個(gè)微命令，5 個(gè)互斥類，分別包含 7、3、12、5 和 6 個(gè)微命令，則操作控制字段至少有（）。A.5 位B.6 位C.15 位D. 33 位C。33 個(gè)微命令5 個(gè)互斥類，分別包含 7、3、12、5 和 6 個(gè)微命令，另外每組必須增加一種不發(fā)命令的情況，則 5 個(gè)段分別需要 8、4、13、6 和 7 種狀態(tài)，對(duì)應(yīng) 3、2、4、3和 3 位，一共 15 位。19某同步總線的時(shí)鐘頻率為 100MHz，寬度為 32 位，地址/數(shù)據(jù)線復(fù)用，每傳輸一個(gè)地址或數(shù)據(jù)占用一個(gè)

7、時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸 128 位數(shù)據(jù)所需要的時(shí)間至少是（）。A.20nsB.40nsC.50nsD.80nsC。首先需要求出總線帶寬。針對(duì)此題，總線工作頻率=總線時(shí)鐘頻率/1=100MHz。故總該文檔由天勤（）整理，請(qǐng)注明出處線帶寬=總線工作頻率總線寬度/8 = 400MB/s。一次“主存寫”總線事務(wù)傳輸 128 位數(shù)據(jù)所需要的時(shí)間為 16B/(400MB/s)=40ns。突發(fā)傳輸方式還需要一次地址傳輸，時(shí)間為一個(gè)時(shí)鐘周期，即 1/100MHz=10ns。故總時(shí)間為 40ns +10ns =50ns。20. 下列關(guān)于 USB 總線特性的描述中

8、，錯(cuò)誤的是（A.可實(shí)現(xiàn)外設(shè)的即插即用和熱插拔 B.可通過級(jí)聯(lián)方式連接多臺(tái)外設(shè)C.是一種通信總線，可連接不同外設(shè) D.同時(shí)可傳輸 2 位數(shù)據(jù)，數(shù)據(jù)傳輸率高）。D。USB 總線是串行總線，即一位位的傳輸，不可能同時(shí)傳輸 2 位數(shù)據(jù)。21下列選項(xiàng)中，在 I/O 總線的數(shù)據(jù)線上傳輸?shù)男畔ǎǎ?。、I/O 接口中令字、I/O 接口中的狀態(tài)字、中斷類型號(hào)A. 僅、C. 僅、B. 僅 、D.、D。在程序查詢方式中，向 I/O 接口發(fā)出令字和從I/O 接口取回的狀態(tài)字，以及中斷方式中的中斷類型號(hào)（確定相應(yīng)的終端向量）都是通過 I/O 總線傳輸?shù)摹?2. 響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)

9、外，還包括（I、關(guān)中斷、保存通用寄存器的內(nèi)容）。、形成中斷服務(wù)程序A.僅 I、 C.僅、地址并送 PC B.僅 I、D. I、B。中斷隱指令完成以下三大任務(wù)：程序斷點(diǎn)進(jìn)棧、關(guān)中斷、向量地址PC。綜合題部分-假設(shè)某計(jì)算機(jī)的CPU 主頻 80MHz，CPI 為 4，并且平均每條指令訪存 1.5 次，主存與 Cache之間交換的塊大小為 16B，Cache問題：中率為 99%，器總線的寬度為 32 位。請(qǐng)回答以下（1）該計(jì)算機(jī)的 MIPS 數(shù)是多少？平均每秒 Cache 缺失的次數(shù)是多少？在不考慮 DMA傳送的情況下，主存帶寬至少達(dá)到多少才能滿足 CPU 的訪存要求？（2）假定在 Cache 缺失的

10、情況下主存時(shí)，存在 0.0005%的缺頁率，則 CPU 平均每秒產(chǎn)生多少次缺頁異常？若頁面大小為 4KB，每次缺頁都需要磁盤，磁盤時(shí) DMA 傳該文檔由天勤（）整理，請(qǐng)注明出處該文檔由天勤（）整理，請(qǐng)注明出處送采用周期挪用的方式，磁盤 I/O 接口的數(shù)據(jù)緩沖寄存器為 32 位，則磁盤 I/O 接口平均每秒發(fā)出的 DMA 請(qǐng)求次數(shù)至少是多少？（3）CPU 和 DMA 控制器同時(shí)要求使用總線傳輸數(shù)據(jù)時(shí)，哪個(gè)優(yōu)先級(jí)更高？為什么？（4）為了提高性能，主存采用 4 體交叉模式，工作時(shí)每 1/4 個(gè)周期啟動(dòng)一。若每的周期為 50ns，則該主存能夠提供的最大帶寬是多少？【要點(diǎn)】（1）平均每秒 CPU的指令數(shù)

11、=80M/4=20M，所以 MIPS=20。平均每秒 Cache 缺失的次數(shù)=20M1.5（1-99%）=300K。當(dāng) Cache 缺失時(shí)，CPU主存，主存與 Cache 之間以塊為傳送數(shù)據(jù)，此時(shí)主存帶寬=16B300K/s=4.8MB/s。在不考慮 DMA 傳送的情況下，主存帶寬至少達(dá)到 4.8MB/s 才能滿足 CPU 的訪存要求。（2）平均每秒“缺頁”異常次數(shù)=300K0.0005%=1.5 次。由于器總線帶寬為 32位，所以每傳送 32 位數(shù)據(jù)，磁盤控制器發(fā)出一次 DMA 請(qǐng)求，這樣平均每秒磁盤 DMA 請(qǐng)求的次數(shù)至少為 1.54KB/4B=1.5K=1536。（3）CPU 和 DMA

12、 控制器同時(shí)要求使用器總線時(shí)，DMA 請(qǐng)求優(yōu)先級(jí)更高，因?yàn)槿鬌MA 請(qǐng)求得不到及時(shí)響應(yīng)，I/O 傳輸數(shù)據(jù)可能會(huì)丟失。（4）4 體交叉器模式能提供的最大帶寬=44B/50ns=320MB/s。某 16 位計(jì)算機(jī)中，帶符號(hào)整數(shù)用補(bǔ)碼表示，數(shù)據(jù) Cache 和指令 Cache 分離。表 1 給出了指令系統(tǒng)中部分指令格式，其中 Rs 和 Rd 表示寄存器，mem 表示單元地址，（x）表示寄存器 x 或單元 x 的內(nèi)容。表 1指令系統(tǒng)中部分指令格式該計(jì)算機(jī)采用 5 段流水方式執(zhí)行指令，各流水段分別是取指 IF、譯碼/讀寄存器ID、執(zhí)行/計(jì)算有效地址 EX、器 M、結(jié)果寫回寄存器 WB，流水線采用“按序發(fā)

13、射，按序完成”方式，沒有采用轉(zhuǎn)發(fā)技術(shù)處理數(shù)據(jù)相關(guān)，并且同一寄存器的讀和寫操作不能再同一個(gè)時(shí)鐘周期內(nèi)進(jìn)行。請(qǐng)回答下列問題。（1）若型變量 x 的值為-513，存放在寄存器 R1 中，則執(zhí)行指令“SHR R1”后，R1 的內(nèi)容是多少？（用進(jìn)制表示）（2）若某個(gè)時(shí)間段中，有連續(xù)的 4 條指令進(jìn)入流水線，在其執(zhí)行過程中沒有發(fā)生任何指令段阻塞，則執(zhí)行這 4 條指令所需的時(shí)鐘周期數(shù)為多少？（3）若高級(jí)語言程序中某賦值語句為 x=a+b，x，a 和 b 均為型變量，它們的單元地址分別為x、a和b。該語句對(duì)應(yīng)的指令序列及其在指令流水線中的執(zhí)行過程表 2 所示。名稱指令的匯編格式指令功能加法指令A(yù)DD Rs，R

14、d(Rs)+ (Rd) Rd算術(shù)SHL Rd2*(Rd) Rd算術(shù)右移SHR Rd(Rd)/2 Rd取數(shù)指令LOAD Rd，mem(mem) Rd存數(shù)指令Rs，mem(Rs) mem該文檔由天勤（）整理，請(qǐng)注明出處表 2 指令序列機(jī)器執(zhí)行過程示意圖I1 LOAD R1，a I2 LOAD R2，b I3 ADD R1，R2R2，xI4則這 4 條指令執(zhí)行過程中，I3 的 ID 段和 I4 的 IF 段被阻塞的原因各是什么？（4）若高級(jí)語言程序中某賦值語句為 x=2*x+a，x 和 a 均為 unsigned型變量，它們的單元地址分別表示為x、a。則執(zhí)行這條語句至少需要多少個(gè)時(shí)鐘周期？要求模仿圖

15、 1畫出這條語句對(duì)應(yīng)的指令序列及其在流水線中的執(zhí)行過程示意圖?！疽c(diǎn)】（1）x 的機(jī)器碼為x補(bǔ)=1111 1101 1111 1111B，即指令執(zhí)行前（R1）=FDFFH，右移 1 位后為 1111 1110 1111 1111，即指令執(zhí)行后（R1）=FEFFH。至少需要 4+（5-1）=8 個(gè)時(shí)鐘周期。I3 的 ID 段被阻塞的原因是由于 I3 與 I1 和 I2 都存在數(shù)據(jù)相關(guān)，需等到 I1 和 I2 將結(jié)果寫回寄存器后，I3 才能讀寄存器內(nèi)容，所以 I3 的 ID 段被阻塞。I4 的 IF 段被阻塞的原因是由于 I4 的前一條指令 I3 在 ID 段被阻塞，所以 I4 的 IF 段被阻塞。該條指令對(duì)應(yīng)的指令序列有 2 種情況，因?yàn)?2*x 操作有加法（對(duì)應(yīng)第一種）和（對(duì)應(yīng)第二種）兩種方法實(shí)現(xiàn)。第一種I1 LOAD R1，x I2 LOAD R2，a I3 ADD R1，R1I4 ADD R1，R2第二種 LOAD R1，x LOAD R2，a SHL R1ADD R1，R2R2，xI1I2 I3 I4 I5R2，xI5對(duì)應(yīng)的執(zhí)行過程示意圖如下：綜上，執(zhí)行這條語