微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計：第2章 計算機系統(tǒng)組成與工作原理

1、1第2章 計算機系統(tǒng)組成與工作原理第2章 計算機系統(tǒng)組成與工作原理2.1 計算機系統(tǒng)的基本結(jié)構(gòu)與組成（掌握）計算機系統(tǒng)的層次模型計算機系統(tǒng)的結(jié)構(gòu)、組織與實現(xiàn)2.2 計算機系統(tǒng)的工作原理（掌握）馮諾依曼計算機架構(gòu)模型機系統(tǒng)結(jié)構(gòu)模型機指令集模型機工作流程2第2章 計算機系統(tǒng)組成與工作原理2.3 微處理器體系結(jié)構(gòu)的改進(jìn)（理解）馮諾依曼結(jié)構(gòu)的改進(jìn)并行技術(shù)的發(fā)展流水線結(jié)構(gòu)超標(biāo)量與超長指令字結(jié)構(gòu)多機與多核結(jié)構(gòu)2.4 計算機體系結(jié)構(gòu)分類（理解）2.5 計算機性能評測（掌握）字長、存儲容量、運算速度3（a）軟硬件層次 （b）語言層次2.1.1 計算機系統(tǒng)的層次模型（a）圖自下而上反映了系統(tǒng)逐級生成的過程，自上

2、而下反映了系統(tǒng)求解問題的過程；軟硬件的邏輯等價性可以表現(xiàn)為：硬件軟化（如RISC思想）、軟件硬化（如CISC思想）、固件化（如微程序） ；（b）圖中的虛擬機：與某種特殊編程語言對應(yīng)的假想硬件機器微體系結(jié)構(gòu)層（微程序或硬連邏輯）操作系統(tǒng)層語言處理層（解釋、編譯）用戶程序?qū)樱ㄕZ言編程）系統(tǒng)分析層（數(shù)學(xué)模型、算法）硬核級數(shù)字邏輯層（硬件）指令系統(tǒng)層（機器語言指令）應(yīng)用語言虛擬機高級語言虛擬機匯編語言虛擬機操作系統(tǒng)虛擬機機器語言級微程序級寄存器級（硬件）硬件系統(tǒng)：異常處理機構(gòu)、指令系統(tǒng)、CPU、存儲器、I/O及通信子系統(tǒng)系統(tǒng)軟件：操作系統(tǒng)、編譯器、數(shù)據(jù)庫管理系統(tǒng)、Web瀏覽器、設(shè)備驅(qū)動、中斷服務(wù)程序應(yīng)

3、用軟件42.1.2 計算機系統(tǒng)的結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture 程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性如：確定指令集中是否有乘法指令；計算機組成Organization從硬件角度關(guān)注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機實現(xiàn)Realization底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等如：加法器底層的物理器件類型及微組裝技術(shù)系列機5計算機的體系結(jié)構(gòu) 1946年，美國賓夕法尼亞大學(xué)莫爾學(xué)院的物理學(xué)博士Mauchley和電氣工程師Eckert領(lǐng)導(dǎo)的小組研制成功世界上第一臺數(shù)字式電子計算機ENIAC 。 著名的美籍匈牙利數(shù)學(xué)家Von Neumann參加了為改進(jìn)E

4、NIAC而舉行的一系列專家會議，研究了新型計算機的體系結(jié)構(gòu)。 1949年，英國劍橋大學(xué)的威爾克斯等人在EDSAC 機上實現(xiàn)了馮諾依曼模式。 直至今天馮諾依曼體系結(jié)構(gòu)依然是絕大多數(shù)數(shù)字計算機的基礎(chǔ)。6馮諾伊曼計算機系統(tǒng)結(jié)構(gòu)框圖 7體系結(jié)構(gòu)角度的多層結(jié)構(gòu)硬件向上提供的接口：指令系統(tǒng)異常事件端口定義8體系結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture 程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性如：確定指令集中是否有乘法指令；計算機組成Organization從硬件角度關(guān)注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機實現(xiàn)Realization底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等如：加法

5、器底層的物理器件類型及微組裝技術(shù)系列機9計算機的組成（1）10計算機的組成（2）總線結(jié)構(gòu)11計算機的組成（3）同步數(shù)字系統(tǒng)12組織角度的多層結(jié)構(gòu)13體系結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture 程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性如：確定指令集中是否有乘法指令；計算機組成Organization從硬件角度關(guān)注物理機器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機實現(xiàn)Realization底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等如：加法器底層的物理器件類型及微組裝技術(shù)系列機14計算機的實現(xiàn) 半導(dǎo)體技術(shù) 制造技術(shù) 封裝技術(shù) 裝配技術(shù) 電源技術(shù) 冷卻技術(shù) 15162.2.1 馮諾依曼體

6、系架構(gòu)硬件組成五大部分以存儲器為中心信息表示：二進(jìn)制計算機內(nèi)部的控制信息和數(shù)據(jù)信息均采用二進(jìn)制表示，并存放在同一個存儲器中工作原理：存儲程序/指令(控制)驅(qū)動編制好的程序(包括指令和數(shù)據(jù))預(yù)先經(jīng)由輸入設(shè)備輸入并保存在存儲器中計算機開始工作后，在不需要人工干預(yù)的情況下由控制器自動、高速地依次從存儲器中取出指令并加以執(zhí)行2.2.2 模型機系統(tǒng)結(jié)構(gòu)基于總線的馮諾依曼架構(gòu)模型機總線子系統(tǒng)：作為公共通道連接各子部件，用于實現(xiàn)各部件之間的數(shù)據(jù)、信息等的傳輸和交換(第4章)存儲器子系統(tǒng)：存放當(dāng)前的運行程序和數(shù)據(jù)(第5章)輸入輸出子系統(tǒng):完成計算機與外部的信息交換(第6章)CPU子系統(tǒng)：集成了運算器、控制器和

7、寄存器的超大規(guī)模集成電路芯片(VLSI)（第3章）171.模型機總線結(jié)構(gòu)按傳輸信息的不同，可將總線分為數(shù)據(jù)總線DB、地址總線AB和控制總線CB三類：地址總線通常是單向的，由主設(shè)備(如CPU)發(fā)出，用于選擇讀寫對象(如某個特定的存儲單元或外部設(shè)備)；數(shù)據(jù)總線用于數(shù)據(jù)交換，通常是雙向的；控制總線包括真正的控制信號線(如讀/寫信號)和一些狀態(tài)信號線(如是否已將數(shù)據(jù)送上總線)，用于實現(xiàn)對設(shè)備的監(jiān)視和控制。MPURAMROMI/O接口外設(shè)ABDBCB182.模型機內(nèi)存儲器存儲器組織由許多字節(jié)單元組成，每個單元都有一個唯一的編號（存儲單元地址），保存的信息稱為存儲單元內(nèi)容。訪問(讀或?qū)?存儲單元 ：存儲單

8、元地址經(jīng)地址譯碼后產(chǎn)生相應(yīng)的選通信號，同時在控制信號的作用下讀出存儲單元內(nèi)容到數(shù)據(jù)緩沖器，或?qū)?shù)據(jù)緩沖器中的內(nèi)容寫入選定的單元。1920small endianness21各種寬度信息的存儲 (a)按任意相連存儲緊湊，但訪問需要2總線操作 (b)按整數(shù)邊界存儲 有浪費，但訪問效率高223. 輸入/輸出子系統(tǒng)計算機與直接相聯(lián)的外圍設(shè)備進(jìn)行數(shù)據(jù)交換的過程通常稱為輸入/輸出(In/Out)，而與遠(yuǎn)方設(shè)備進(jìn)行數(shù)據(jù)交換的過程習(xí)慣上稱為數(shù)據(jù)通信(data communication)算術(shù)邏輯單元ALU累加器ACC累加鎖存器暫存器標(biāo)志寄存器FR通用寄存器組堆棧指針SP程序計數(shù)器PC微 操 作 控 制 電 路

9、指令譯碼器ID指令寄存器IR 操作碼 , 地址碼脈沖分配器時鐘脈沖源控制總線CB地址總線AB數(shù)據(jù)總線DB內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器運算器寄存器組控制器4. 模型機CPU子系統(tǒng)23模型機指令系統(tǒng)指令是發(fā)送到CPU的命令，指示CPU執(zhí)行一個特定的處理，如從存儲器取數(shù)據(jù)、對數(shù)據(jù)進(jìn)行邏輯運算等。CPU可以處理的全部指令集合稱為指令集(Instruction Set)。指令集結(jié)構(gòu)(ISA，Instruction Set Architecture) 是體系結(jié)構(gòu)的主要內(nèi)容之一，對CPU的基本組織會產(chǎn)生非常大的影響。ISA功能設(shè)計實際就是確定軟硬件的功能分配。指令通常包含操作碼和操作數(shù)兩部分。操作碼指明要完

10、成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；操作數(shù)指明參加上述規(guī)定操作的數(shù)據(jù)或數(shù)據(jù)所存放的地址。匯編語言源程序機器語言程序（目標(biāo)代碼）匯編（匯編程序）高級語言源程序編譯或解釋（編譯程序）242.2.3 模型機常用匯編指令指 令 類 型操作碼示例操作數(shù)示例說 明算術(shù)類加法ADDRs1, Rs2, RdRs, Imm, Rd(Rs1)+(Rs2)Rd(Rs)+ImmRd運算類指令只能對寄存器中的數(shù)據(jù)或立即數(shù)進(jìn)行直接操作減法SUBRs1, Rs2, RdRs, Imm, Rd(Rs1)-(Rs2)Rd(Rs)-ImmRd邏輯類位與ANDRs1, Rs2, RdRs, Imm, Rd(Rs1)(

11、Rs2)Rd(Rs)ImmRd位或ORRs1, Rs2, RdRs, Imm, Rd(Rs1)(Rs2)Rd(Rs)ImmRd位非NOTRs, Rd！(Rs)Rd傳送類存儲器或I/O讀LDRMEM, RdMEM (Rd)將指定地址的存儲單元或I/O端口的值讀入寄存器Rd存儲器或I/O寫STRRs, MEM(Rs)MEM將寄存器Rs的值寫入指定地址的存儲單元或I/O端口寄存器訪問MOVRs, RdImm, Rd(Rs)(Rd)跳轉(zhuǎn)類無條件跳轉(zhuǎn)JMPLableLable(PC)條件跳轉(zhuǎn)JX/JNXLableIf X為真/假，則Lable (PC)過程調(diào)用CALLSub-LableSub-Lable

12、(PC)調(diào)用子程序過程返回RET-返回主程序其他停機HLT-252.2.4 模型機工作原理計算機的工作本質(zhì)上就是執(zhí)行程序的過程。順序執(zhí)行指令執(zhí)行的基本過程可以分為取指令(fetch)、分析指令(decode)和執(zhí)行指令(execute)三個階段。非順序執(zhí)行轉(zhuǎn)移（jump）：執(zhí)行條件/無條件轉(zhuǎn)移指令，不返回過程（procedure）調(diào)用：主程序調(diào)用子程序后返回斷點中斷（interrupt）：外界突發(fā)事件處理完后返回斷點異常（ exception）： 程序本身產(chǎn)生的某些例外處理完后重新執(zhí)行陷阱(trap) ： 程序本身產(chǎn)生某些例外條件處理完后返回斷點26程序的執(zhí)行過程取指令、分析指令、執(zhí)行指令A(yù)B

13、DBALU累加器ACC暫存器標(biāo)志寄存器FR寄存器組 操作控制器OC指令譯碼器ID指令寄存器IR 操作碼, 地址碼內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器程序計數(shù)器PC地址譯碼讀控制B0H5CH04H2EH地址1001H1002H1003H內(nèi)容1000H內(nèi)存儲器MOV 5CH, R1ADD R1, 2EH, R21CPU外CPU內(nèi)272.3 馮諾依曼體系結(jié)構(gòu)的演進(jìn)演進(jìn)CPU指令集 存儲器子系統(tǒng) 總線輸入/輸出子系統(tǒng) 改變改變控制方式，發(fā)展數(shù)據(jù)、需求、模式等其它驅(qū)動方式；改變串行執(zhí)行模式，發(fā)展并行技術(shù)；3-6章重點指令功能、指令格式、尋址方式 分層結(jié)構(gòu)高速總線+多種接口方式 馮諾依曼型計算機的本質(zhì)特點也造成了

14、其瓶頸： 指令執(zhí)行的串行性 存儲器讀取的串行性282.3.1 不同的指令集設(shè)計策略：CISC與RISCCISC（Complex Instruction Set Computer，復(fù)雜指令集計算機）不斷增強指令的功能以及設(shè)置更復(fù)雜的新指令取代原先由程序段完成的功能，從而實現(xiàn)軟件功能的硬化。RISC（Reduced Instruction Set Computer，精簡指令集計算機）通過減少指令種類和簡化指令功能來降低硬件設(shè)計復(fù)雜度，從而提高指令的執(zhí)行速度。現(xiàn)代計算機：RISC+CISC29按處理器指令架構(gòu)分類復(fù)雜指令集計算機(Complex Instruction Set Computer，CI

15、SC)，如X86控制器的設(shè)計實現(xiàn)復(fù)雜包含了復(fù)雜計算指令且運行時間長精簡指令集計算機(Reduced Instruction Set Computer，RISC)，如IBM的PowerPC，Sun的SPARC，MIPS的MIPS Rxxx系列高效的編譯器才能使RISC優(yōu)點充分體現(xiàn)指令數(shù)據(jù)少且每條指令都能在單時鐘周期完成超長指令集架構(gòu)是英文(Very Long Instruction Word, VLIW),IA-64,如INTEL的IA64，AMD的X8664簡化處理器結(jié)構(gòu)，刪除復(fù)雜的控制器電路，每時鐘周期可運行20條指令，而CISC通常只能運行1-3條指令，RISC能運行4條指令3031CIS

16、C的設(shè)計思想及特點 每條指令執(zhí)行單一功能，硬件復(fù)雜為編程方便，往往增加指令數(shù)目，指令編碼長度增加，硬件譯碼更復(fù)雜為編程靈活，增加尋址方式，指令長度不一，譯碼復(fù)雜每條指令完成一個完整功能，因此單條指令涉及多個操作，如取指、參數(shù)、運算、存結(jié)果等為增加新功能，需增加新指令，因此指令系統(tǒng)越來越復(fù)雜，這也是CISC的由來如MC68020機就有25種尋址模式 32RISC的設(shè)計思想及特點 RISC的出現(xiàn)簡化了指令系統(tǒng)，克服了CISC的缺點，使更多的芯片硅面積可以用于實現(xiàn)流水和高速緩存，有效地提高了計算機的性能。 RISC機的設(shè)計應(yīng)當(dāng)遵循以下五個原則。指令條數(shù)少，格式簡單，易于譯碼；提供足夠的寄存器，只允許

17、load和store指令訪問內(nèi)存；指令由硬件直接執(zhí)行，在單個周期內(nèi)完成；充分利用流水線；強調(diào)優(yōu)化編譯器的作用 33CISC和RISC的區(qū)別內(nèi)核結(jié)構(gòu)CISC：數(shù)據(jù)線和指令線分時復(fù)用，即馮.諾依曼結(jié)構(gòu)，程序存儲器和數(shù)據(jù)存儲器合并編址RISC：數(shù)據(jù)線和指令線分離，即哈佛結(jié)構(gòu)。取指令和取數(shù)據(jù)可同時進(jìn)行處理器指令集 CISC：不等長指令集，需要對不等長指令進(jìn)行分割，執(zhí)行時間長，采用微碼RISC：等長精簡指令集，執(zhí)行速度快且性能穩(wěn)定?？赏瑫r執(zhí)行多條指令，可將一條指令分割成若干個進(jìn)程或線程，交由多個處理器同時執(zhí)行，并行處理方面RISC明顯優(yōu)于CISC軟件CISC：DOS、WindowsRISC：成熟的操作系

18、統(tǒng)少，Windows需要翻譯過程，速度慢34RISC,CISC看法的誤區(qū)RISC指令都是簡單指令LDREQ R0,R1,R2,LSR #16!指令的強大，一般的CISC處理器望塵莫及。RISC的“簡單”是指指令集的執(zhí)行時間、指令長度、指令格式整齊劃一CISC的復(fù)雜指令速度慢、執(zhí)行效率很低現(xiàn)代CISC處理器具有非常長的流水線（PIII采用了25級的流水線），執(zhí)行速度快。但老的CPU執(zhí)行速度可能較慢但RISC不管是老的CPU，還是新的CPU，指令執(zhí)行時間都是相同的，不需要在對指令執(zhí)行作出優(yōu)化RISC處理器比CISC處理器需要更多的寄存器這不是一個需求問題，而是一個實現(xiàn)問題。所以有的CISC寄存器與

19、RISC相當(dāng)。一般情況RISC需要比較多的寄存器RISC都有流水線ARM2沒有采用流水線CISC與RISC的數(shù)據(jù)流IRIDREGALUMEM開始退出IRIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜35分層的存儲子系統(tǒng)如何以合理的價格搭建出容量和速度都滿足要求的存儲系統(tǒng)，始終是計算機體系結(jié)構(gòu)設(shè)計中的關(guān)鍵問題之一?，F(xiàn)代計算機系統(tǒng)通常把不同的存儲設(shè)備按一定的體系結(jié)構(gòu)組織起來，以解決存儲容量、存取速度和價格之間的矛盾設(shè)計目標(biāo)：整個存儲系統(tǒng)速度接近M1而價格和容量接近Mn3637存儲子系統(tǒng)主存（內(nèi)存）：DRAM(存儲數(shù)據(jù)和臨時調(diào)入的程序)、

20、FLASH(存儲引導(dǎo)程序、固化程序(固件)，占用尋址空間，臨時性存儲，解決速度問題編址方式：字節(jié)編址信息存放方式：大/小端(big/small endianness)系統(tǒng)輔存（外存）：磁盤、光盤。文件/塊存儲，虛擬存儲介質(zhì)，較長時間存儲，解決容量問題均衡速度、容量、成本、長期存儲等要求而分級存儲器需考慮的主要因素速度、容量、成本其他增加存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫數(shù)據(jù)程序38現(xiàn)代高速總線高速并行總線高速總線串行化39多級總線結(jié)構(gòu)北橋南橋前端總線Front Side Bus4041外部總

21、線、(系統(tǒng))外總線如并口、串口系統(tǒng)總線、(系統(tǒng))內(nèi)總線如ISA、PCI片(間)總線三總線形式片內(nèi)總線單總線形式計算機系統(tǒng)的四層總線結(jié)構(gòu)運算器寄存器控制器CPU存儲芯片I/O芯片主板擴展接口板擴展接口板計算機系統(tǒng)其 他 計算機系 統(tǒng)其 他儀 器系 統(tǒng)輸入輸出管理方式422.3.2 并行處理技術(shù)指令級并行技術(shù)ISP流水線、超標(biāo)量、超長指令字系統(tǒng)級并行技術(shù)SLP多處理器（多機/多核）、多磁盤線程級并行技術(shù)TLP同時多線程SMT電路級并行技術(shù)CLP組相聯(lián)cache、先行進(jìn)位加法器 并行處理技術(shù)實現(xiàn)多個處理器或處理器模塊的并行性，其基本思想包括時間重疊（time interleaving）、資源重復(fù)（r

22、esource replicaiton）和資源共享（resource sharing）。432.3.3 流水線技術(shù) 可通過分割邏輯，插入緩沖寄存器（流水線Reg）來構(gòu)建44指令時空圖順序執(zhí)行4級流水線執(zhí)行流水線滿載45更細(xì)的流水線取指（FI）指令譯碼（DI）計算操作數(shù)地址（CO）取操作數(shù)（FO）執(zhí)行指令（EI）寫操作數(shù)（WO）46流水線CPU的特點優(yōu)點： 通過指令級并行來提高性能。缺點：增加了硬件成本。流水寄存器會引入延遲和時鐘偏移，這些額外開銷會使每條指令的執(zhí)行時間有所增加，同時限制了流水線的深度。 流水線中各段的操作存在關(guān)聯(lián)（dependence）時可能會引起流水線中斷，從而影響流水線的性

23、能和效率。47流水線沖突理想流水線的性能：每個時鐘周期完成一條指令實際流水機器中可能存在冒險(hazard)導(dǎo)致停頓： 數(shù)據(jù)沖突（如后面的計算要用到前面的結(jié)果）定向技術(shù)可將結(jié)果數(shù)據(jù)從其產(chǎn)生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調(diào)度（scheduling）技術(shù)來重新組織指令順序結(jié)構(gòu)沖突（硬件資源不夠）增加額外的同類型資源改變資源的設(shè)計使其能被同時使用控制沖突（分支等跳轉(zhuǎn)指令引起 ）可采用分支預(yù)測及預(yù)測執(zhí)行技術(shù)最大限度地使處理器各部分保持運行狀態(tài)。多端口的寄存器堆哈佛結(jié)構(gòu)存儲器、超標(biāo)量48流水線數(shù)據(jù)沖突及亂序執(zhí)行注意這里其實需要兩個獨立執(zhí)行部件49流水線結(jié)構(gòu)沖突及超標(biāo)量流水線？有5

24、個執(zhí)行單元的超標(biāo)量流水線有2套硬件的超標(biāo)量流水線CPU 共用一個取指單元的5段雙流水線502.3.4 超標(biāo)量CPU的體系結(jié)構(gòu)超標(biāo)量技術(shù)：可在一個時鐘周期內(nèi)對多條指令進(jìn)行并行處理，使CPI小于1；特點：處理器中有兩個或兩個以上的相同的功能部件；要求操作數(shù)之間必須沒有相關(guān)性；整數(shù)指令浮點指令51超標(biāo)量處理機一般概念性結(jié)構(gòu)instruction fetching多個流水線讀取及轉(zhuǎn)移預(yù)測邏輯instruction decoding并行譯碼器，預(yù)譯碼技術(shù)instruction dispatching動態(tài)規(guī)劃instruction execution多個流水線功能單元instruction complet

25、ion暫存結(jié)果數(shù)據(jù)instruction retiring真正更新Reg和Mem中的結(jié)果數(shù)據(jù) 超標(biāo)量結(jié)構(gòu)兩條輸入流水線三條執(zhí)行流水線每個時鐘周期可從存儲器中獲取兩條指令用于執(zhí)行不需要訪問存儲器的指令可處理所有需要或不需要訪問存儲器的指令可用于進(jìn)行乘、除類較復(fù)雜的算術(shù)運算決定應(yīng)使用哪一條執(zhí)行流水線53 和超標(biāo)量處理機不同，超長指令字VLIW（Very Long Instruction Word）依靠編譯器在編譯時找出指令之間潛在的并行性，并通過指令調(diào)度把可能出現(xiàn)的數(shù)據(jù)沖突減少到最小，最后把能并行執(zhí)行的多條指令組裝成一條很長的指令，然后由處理機中多個相互獨立的執(zhí)行部件分別執(zhí)行長指令中的一個操作，即

26、相當(dāng)于同時執(zhí)行多條指令。 VLIW處理機能否成功，很大程度上取決于代碼壓縮的效率，其編譯程序和體系結(jié)構(gòu)的關(guān)系非常密切，缺乏對傳統(tǒng)軟件和硬件的兼容，因而不大適用一般應(yīng)用領(lǐng)域。 VLIW處理機542.3.5 多機與多核結(jié)構(gòu)大規(guī)模并行處理機（MPP）是一種價格昂貴的超級計算機，它由許多CPU通過高速專用互聯(lián)網(wǎng)絡(luò)連接。機群（cluster）由多臺同構(gòu)或異構(gòu)的獨立計算機通過高性能網(wǎng)絡(luò)或局域網(wǎng)連在一起協(xié)同完成特定的并行計算任務(wù)。刀片（blade）通常指包含一個或多個CPU、內(nèi)存以及網(wǎng)絡(luò)接口的服務(wù)器主板。通常一個刀片柜共享其它外部I/O和電源，而輔助存儲器則有距離刀片柜較近的存儲服務(wù)器提供。網(wǎng)格（Netwo

27、rk）是一組由高速網(wǎng)絡(luò)連接的不同的計算機系統(tǒng)，可以相互合作也可獨立工作。網(wǎng)格計算機將接受中央服務(wù)器分配的任務(wù)，然后在不忙的時候（如晚上或周末）執(zhí)行這些任務(wù)。55多核處理器56多線程技術(shù)單片多處理器(Chip MulitProcessor，CMP)問題：晶體管數(shù)量、芯片面積及芯片發(fā)熱量多線程處理器(Multithreaded Processor)細(xì)粒度多線程(Fine-Grail Multithreading)在每個指令中切換線程，處理器必須能在每個時鐘周期切換線程。其優(yōu)點是可以隱藏停頓引起的吞吐量損失；缺點是單個線程處理速度變慢了。粗粒度多線程(Coarse-Grail Multithreading) 僅當(dāng)遇到開銷大的阻塞時才切換線程其缺陷在于流水線啟動開銷引起吞吐量損失，特別是對于短的阻塞572.4 計算機體系結(jié)構(gòu)