集成電路設(shè)計(jì)及集成系統(tǒng)-實(shí)習(xí)報(bào)告

1、實(shí) 習(xí) 報(bào) 告學(xué)生姓名：趙承鵬學(xué)生學(xué)號：20072130專業(yè)班級：07集成01班完成時(shí)間：2021年2月實(shí)習(xí)目的通過本次實(shí)習(xí)使所學(xué)知識能夠從理論高度上升到實(shí)踐高度，更好的實(shí)現(xiàn)理論和實(shí)踐的結(jié)合。通過本次實(shí)習(xí)來親身感受layout幅員設(shè)計(jì)的過程，同時(shí)更好的學(xué)習(xí)和了layout幅員設(shè)計(jì)的工藝與方法。通過本次實(shí)習(xí)掌握一定的EDA工具Cadence使用方法，提高自身的專業(yè)技能，為畢業(yè)就業(yè)做好準(zhǔn)備。實(shí)習(xí)時(shí)間2021年2月實(shí)習(xí)地點(diǎn) 天津市濱海新區(qū)集成電路設(shè)計(jì)效勞中心實(shí)習(xí)內(nèi)容1、培訓(xùn)機(jī)構(gòu)介紹天津?yàn)I海新區(qū)集成電路設(shè)計(jì)效勞中心BICDS)是政府全資建立的非盈利機(jī)構(gòu)。是天津經(jīng)濟(jì)技術(shù)開發(fā)區(qū)大力扶持集成電路設(shè)計(jì)產(chǎn)業(yè)規(guī)劃

2、的重要組成局部。中心以完善的政策及效勞體系，通過提供研發(fā)費(fèi)用、軟件費(fèi)用、MPW費(fèi)用補(bǔ)貼及增值稅全額財(cái)政補(bǔ)貼等政策，輔以研發(fā)產(chǎn)品市場的一站式解決方案，為企業(yè)打造最具競爭力成長及開展環(huán)境。2、培訓(xùn)內(nèi)容Cadence Assura Verification培訓(xùn)針對EDA工具Cadence使用及方法的培訓(xùn)，Cadence 是一個(gè)大型的EDA 軟件它幾乎可以完成電子設(shè)計(jì)的方方面面，包括ASIC 設(shè)計(jì)FPGA 設(shè)計(jì)和PCB 板設(shè)計(jì)與眾所周知的EDA 軟件Synopsys相比Cadence 的綜合工具略為遜色然而Cadence 在仿真電路圖設(shè)計(jì)自動布局布線幅員設(shè)計(jì)及驗(yàn)證等方面卻有著絕對的優(yōu)勢Cadence

3、與Synopsys的結(jié)合可以說是EDA 設(shè)計(jì)領(lǐng)域的黃金伙伴此外Cadence 公司還開發(fā)了自己的編程語言skill,并為其編寫了編譯器由于skill 語言提供編程接口甚至與C 語言的接口所以可以以Cadence 為平臺進(jìn)展擴(kuò)展用戶還可以開發(fā)自己的基于Cadence 的工具實(shí)際上整個(gè)Cadence 軟件可以理解為一個(gè)搭建在skill語言平臺上的可執(zhí)行文件集。Cadence平臺的啟動使用用戶名和密碼登陸入效勞器。右擊桌面，在彈出菜單中單擊open Terminal。在彈出的終端中鍵入U(xiǎn)nix命令icfb&然后按回車啟動Cadence。Cadence啟動完成后，關(guān)閉提示信息。設(shè)計(jì)工程的建立點(diǎn)擊Too

4、ls-Library Manager 啟動設(shè)計(jì)庫管理軟件。點(diǎn)擊 新建立計(jì)庫文件。在彈出的菜單項(xiàng)中輸入你的設(shè)計(jì)庫的名稱，比方My Design,點(diǎn)擊OK。選擇關(guān)聯(lián)的工藝庫文件，點(diǎn)擊OK。在彈出的菜單中的Technology Library下拉菜單中選擇需要的工藝庫，然后單擊OK設(shè)計(jì)的工程庫文件建立完成，然后我們在這個(gè)工程庫的根底上建立其子工程。點(diǎn)擊選擇My Design，然后點(diǎn)擊 View。輸入子工程的名稱及子工程的類型，這設(shè)計(jì)幅員之前我們假定先設(shè)計(jì)原理圖：所以我們選擇Composer-Schematic，然后點(diǎn)擊OK。進(jìn)入原理圖編輯平臺原理圖設(shè)計(jì)輸入器件：點(diǎn)擊Instance按鍵或快捷鍵I插入

5、器件。查找所需要的器件類型-點(diǎn)擊Browse-tsmc35mm-pch5點(diǎn)擊Close更改器件參數(shù)，主要是寬和長。點(diǎn)擊Hide，在編輯作業(yè)面上點(diǎn)擊插入剛剛設(shè)定的器件。如果想改參數(shù)器件，點(diǎn)擊選擇該器件，然后按Q，可以修改參數(shù)器件使用同樣的方法輸入Nmos,工藝庫中叫nch5.點(diǎn)擊Wire(narrow)手動連線。完成連線后，輸入電源標(biāo)志和地標(biāo)志：在analogLib庫中選擇VDD和GND，輸入電源線標(biāo)示符。接輸入輸出標(biāo)示腳：按快捷鍵P，輸入引腳名稱in, Direction選擇input,點(diǎn)擊Hide，并且和輸入線連接起來。同理設(shè)置輸出引腳Out。幅員初步建立新的Cell，點(diǎn)擊 View 還是建

6、立名稱為inv的幅員編輯文件，Tool選擇Virtuoso幅員編輯軟件，點(diǎn)擊OK，關(guān)閉信息提示框。進(jìn)入幅員編輯環(huán)境插入pmos和nmos器件且設(shè)置器件參數(shù)，點(diǎn)擊Hide，然后放置pch5幅員。使用同樣的方法放置Nch5管的幅員。然后按“shift+f顯示器件具體每層圖形再按ctrl+f隱藏編輯幾何圖形進(jìn)展連線-多晶硅 ，選擇POLY1，多晶硅。選擇Polygon編輯幾何圖形，把Nmos的柵極和Pmos的柵極相連。使用同樣的方法連接器件的漏極和源端。完成后使用幅員驗(yàn)證系統(tǒng)進(jìn)展DRC設(shè)計(jì)規(guī)那么檢查。實(shí)習(xí)心得為期八天的實(shí)習(xí)培訓(xùn)使我受益匪淺，在這局部的學(xué)習(xí)中，我不僅學(xué)習(xí)到了一些教材中涉及但又未能深入解

7、釋清楚的知識和技能，更可貴的是能為我提供這樣動手實(shí)習(xí)時(shí)機(jī)，使我在原有的理論的根底之上又增加了許多的實(shí)踐經(jīng)歷，本次培訓(xùn)是一次有效的培訓(xùn)，從了解Cadence到初步掌握其使用方法再到延伸提高，我一步一步的了解了layout幅員設(shè)計(jì)的規(guī)那么和方法。首先每天的專題視頻教學(xué)，生動直觀的讓我學(xué)習(xí)到了layout幅員設(shè)計(jì)的理論根底和理論方法。再通過之后的上機(jī)實(shí)驗(yàn)，加強(qiáng)穩(wěn)固了所學(xué)到的知識，更親身體驗(yàn)使用Cadence軟件。當(dāng)然要做好layout幅員設(shè)計(jì)也不是這么簡單的，需要扎實(shí)的理論根底知識和日積月累的設(shè)計(jì)經(jīng)歷，只有這些才能造就一位優(yōu)秀的layout設(shè)計(jì)師。而我只是處于起步階段，往后開展的道路還很長。不積跬步