《數(shù)字電路與邏輯設(shè)計》第4章-(1)

1、 第四章 組合邏輯電路 數(shù)字電路 時序邏輯電路 ：輸出不僅取決于當時的輸入，且與電路以前的狀態(tài)有關(guān)。 組合邏輯電路: 輸出只取決于當時的輸入有關(guān)。 組合邏輯電路的特點 電路任一時刻的輸出狀態(tài)只決定于該時刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。 組合電路就是由門電路組合而成，電路中沒有記憶單元，沒有反饋通路。每一個輸出變量是全部或部分輸入變量的函數(shù)：L1=f1（A1、A2、Ai）L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai） 4.1 SSI構(gòu)成的組合邏輯電路的分析和設(shè)計4.1.1 組合邏輯電路的分析 組合邏輯電路邏輯表達式最簡表達式真值表邏輯功能化簡變換分析過程一般包含以下幾個

2、步驟：對給定電路進行功能分析。分析步驟： 1、從輸入到輸出逐級地推導(dǎo)輸出函數(shù)表達式。 2、利用代數(shù)法或卡諾圖法對表達式進行化簡。 3、列出真值表。 4、功能分析，電路設(shè)計評估。 例4.1.1 分析下圖所示邏輯電路的邏輯功能： (a)電 路解：1、如圖推導(dǎo)輸出函數(shù)表達式。 C=AB (a)電 路2、化簡：A B S C0 00 11 01 1半加器邏輯符號 3、列真值表： C=AB 0 01 0 1 00 14、功能分析： S為A、B的二進制和，C為本位向高位的進位。該電路為半加器，只考慮本位兩數(shù)相加，以及對高位的進位，不考慮低位對本位的進位。 例4.1.2 分析如圖所示的邏輯電路的邏輯功能。

3、解 ：(1)寫出邏輯表達式(2) 列真值表 F = D1 D2 D3 D4 = D1 D2 D3 D4 0 1 1 00 1 0 10 1 0 00 0 1 10 1 1 10 0 1 00 0 0 1 0 0 0 0FD1 D2 D3 D4 輸出輸入1 1 1 01 1 0 11 1 0 01 0 1 11 1 1 11 0 1 01 0 0 1 1 0 0 0FD1 D2 D3 D4 輸出輸入(3) 確定邏輯功能 奇校驗碼產(chǎn)生電路或偶校驗電路F = D1 D2 D3 D4 = D1 D2 D3 D4 11010001 F00101110 練習(xí)1：組合電路如下圖所示，分析該電路的邏輯功能。解

4、：（1）由邏輯圖逐級寫出表達式（借助中間變量P）。（3）由表達式列出真值表。 （4）分析邏輯功能 ： 當A、B、C三個變量不一致時，輸出為“1”，所以這個電路稱為“不一致電路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表（2）化簡與變換：練習(xí)2：分析下圖電路的邏輯功能，已知此電路用于數(shù)據(jù)分類，試指出該電路的用途。 解：邏輯表達式：真值表：2 3 5 7 11 13 調(diào)整：結(jié)論：分類出4位二進制數(shù)中的素數(shù)2、3、5、7、11、13。4.1.2 組合邏輯電路的設(shè)計 設(shè)計是分析的一個逆過程，由邏輯功能電路圖。 設(shè)計步驟（雙軌

5、輸入情況下） 1、根據(jù)給定的邏輯功能，列出真值表；2、寫出邏輯表達式，并根據(jù)所選器件，將原表達式化簡成相應(yīng)形式的最簡表達式；3、畫出邏輯圖。 用與非門實現(xiàn) 寫原函數(shù)最簡與或式例：F1 = AB + CD = AB CD 用或非門實現(xiàn) 用與或非門實現(xiàn) 例：F2 = (A+B) (C+D) = A+B + C+D 例：F3 = AB + C ,則 F3 = AB + C 寫原函數(shù)最簡或與式寫反函數(shù)最簡與或式例1：設(shè)計一個一位全加器。 解：在半加器的基礎(chǔ)上，考慮低位的進位： 全 加 器AiBiCi-1SiCi(1)列出真值表： Ai Bi Ci-1Si Ci0 0 00 0 10 1 00 1 11

6、 0 01 0 11 1 01 1 1(2)用卡諾圖對其化簡： 11111010110100ABC Si11111010110100ABC CiSi=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=BiCi-1+AiCi-1+AiBi0 01 01 00 11 00 10 11 1=Bi(AiCi-1)+Bi(AiCi-1)=Ai Bi Ci-1 Si=AiBiCi-1+AiBiCi-1+AiBiCi-1+AiBiCi-1Ci=Ci-1(AiBi)+AiBi 11111010110100ABC11111010110100ABC圖 4.1.4 (a) 全加器電路 (3

7、)畫邏輯電路，如下圖(a)所示。圖 4.1.4 (b) 全加器邏輯符號 CO CICO CICO CIA2 B2A1 B1A0 B0C0C1C2S0S1S2用3個一位全加器串行實現(xiàn)3位二進制加法器例 4.1.4 試設(shè)計一個1位二進制數(shù)比較單元。 解： (1) 列真值表輸 入輸 出A B FAB0 00 1 00 11 0 0 1 00 0 1 1 10 1 0(2)寫最簡表達式； FAB = AB FA=B = A B + A BFAB = AB (3)畫邏輯電路圖 4.1.5練習(xí)1：設(shè)計一個四舍五入電路，輸入ABCD按8421 BCD碼表示一位十進制數(shù)X，F(xiàn)為輸出，即：X5時，F(xiàn)=1，X5時

8、，F(xiàn)=0。 解：1）列真值表： 0000011111A B C DF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00111A B C DF1 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 011112）卡諾圖化簡： 111011111010010110100ABCDF = A + B D + B C 3）邏輯圖： &1ACBDF練習(xí)2：設(shè)計一個電話機信號控制電路。電路有I0（火警）、I1（盜警）和I2（日常業(yè)務(wù)）三種輸入信號，設(shè)計一個排隊電路使三種信號分別從L0、L1、L2輸出，在同一時間只能有一個信號通過。如果同時有兩個以上信號出現(xiàn)時，應(yīng)首先接通火警信號，其次為盜警信號，最后是日常業(yè)務(wù)信號。試按照上述輕重緩急設(shè)計該信號控制電路。要求用集成門電路7400（每片含4個2輸入與非門）實現(xiàn)。輸入：I0（火警）、I1（盜警）和I2（日常業(yè)務(wù)）輸出：L0、L1、L2。功能：首先接通火警信號，其次為盜警信號，最后是日常業(yè)務(wù)信號。用2輸入與非門實現(xiàn)。解：（1）列真值表：