數(shù)字電路課件：第4章組合邏輯電路

1、第四章 組合邏輯電路杭州電子科技大學(xué)電子信息學(xué)院 教材原著：數(shù)字電路 邏輯電路組合邏輯電路時(shí)序邏輯電路組合電路：輸出僅由輸入決定，與電路當(dāng)前狀態(tài)無(wú)關(guān)；電路結(jié)構(gòu)中無(wú)反饋環(huán)路（無(wú)記憶）4.1 邏輯圖形符號(hào)中的關(guān)聯(lián)記號(hào)1、邏輯關(guān)聯(lián)記號(hào)邏輯關(guān)聯(lián)記號(hào)用法:1. 帶有同樣數(shù)字的輸入和輸出受各自關(guān)聯(lián)2. EN、S、R輸入記號(hào)無(wú)數(shù)字時(shí)為普通記號(hào)3. 多個(gè)關(guān)聯(lián)影響用逗號(hào)分隔，表示先后順序例1：輸出受關(guān)聯(lián)影響的門電路：F=A+BCF=A(B+C)F=AB C例2：多重關(guān)聯(lián)的組合電路F=AC+BF1=(AB+C) DF2=AB +CX: 表示受影響的 兩端短接A=1：B和C短接A=0：C和D短接例3：試寫出如圖所示

2、兩電路的輸出函數(shù).4-2 編碼器和譯碼器功能：將十進(jìn)制輸入變成二進(jìn)制碼或BCD碼輸出。1. 4-2線編碼器：（將0-3編碼為2位二進(jìn)制數(shù)）Y1=X3X2X1X0+ X3X2X1X0Y0=X3X2X1X0+ X3X2X1X0一、編碼器缺點(diǎn)：1、當(dāng)不需要編碼時(shí)，即輸入4線均為0時(shí)，輸出Y1Y0仍為00；2、當(dāng)輸入有多線為1時(shí)，輸出Y1Y0也為00；3、難以擴(kuò)展，即無(wú)法用這樣的編碼器多個(gè)，組合成更多輸入 線的編碼器。2. 8-3線優(yōu)先編碼器：（74LS148,將0-7編碼為3位二進(jìn)制數(shù)）輸入邏輯0有效輸出反碼表示高位優(yōu)先編碼選通輸入使能端允許輸出端允許擴(kuò)展端編碼器的輸出表達(dá)式：故：同理：允許輸出為：

3、允許擴(kuò)展是：4000系列CMOS集成電路：CD453274LS148的擴(kuò)展：當(dāng)IS1時(shí)，兩片都不工作1111111111111111174LS148的擴(kuò)展：當(dāng)IS0時(shí)，1、當(dāng)I15I8中有 一個(gè)為0時(shí)0000111011不工作1111000011174LS148的擴(kuò)展：當(dāng)IS0時(shí)，2、當(dāng)I15I8中無(wú) 一個(gè)為0時(shí)0111100工作000111100011101013. 10-4線優(yōu)先編碼器：（將0-9編碼為4位BCD碼）輸入10中取1碼，0有效74LS147輸出BCD碼反碼無(wú)I0線，因?yàn)榕c無(wú)輸入信號(hào)的情況等效二、譯碼器功能：將二進(jìn)制或BCD碼輸入變成特定的信息輸出。1、2-4譯碼器：74LS1

4、39（將2位二進(jìn)制數(shù)譯4路輸出）圖形符號(hào)：真值表：邏輯圖：2、3-8譯碼器：74LS138 74HC138（將3位二進(jìn)制數(shù)譯8路輸出。）3-8譯碼器74LS138、74HC138A2 A0地址輸入端使能輸入, 與邏輯。EN = 1（ EN=0 ，禁止譯碼，輸出均為) ，譯碼 八個(gè)輸出端，低電平有效。 譯碼狀態(tài)下，相應(yīng)輸出端為 禁止譯碼狀態(tài)下，輸出均為Y0Y7：邏輯圖：3-8譯碼器擴(kuò)展：（將2片3-8擴(kuò)展為4-16譯碼器。）A3-A0：譯碼輸入Sd：譯碼控制 Sd =0，譯碼 Sd =1，禁止譯碼A3-A0：0000-0111，上面的芯片工作A3-A0：1000-1111下面的芯片工作000-1

5、11 譯碼輸入001000000-111 譯碼輸入101001例：試用38線譯碼器同時(shí)實(shí)現(xiàn)函數(shù) 及 ，并畫出電路圖。解：方程可改寫為：畫出電路圖：3、4-16譯碼器（74LS154）：（將4位二進(jìn)制數(shù)譯16路輸出。）4、BCD-10譯碼器（74LS154）：（將4位二進(jìn)制數(shù)譯10路輸出。）兩種專門的8421BCD至10線譯碼器：輸入為09的BCD碼輸出0/10碼輸入偽碼（10101111）時(shí)輸出為全1碼輸入偽碼（10101111）時(shí)輸出為高阻狀態(tài)真值表：74HC425、其他碼變換電路： BCD/7SEG譯碼器： 數(shù)字顯示器分類： 按顯示方式分，有字型重疊式、點(diǎn)陣式、分段式等。 按發(fā)光物質(zhì)分，有

6、發(fā)光二極管(LED)式、熒光式、液晶顯示等。1七段式LED顯示器 LED顯示器有兩種結(jié)構(gòu)： 共陽(yáng)極： 共陰極：2七段顯示譯碼器74487448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。燈測(cè)試輸入信號(hào)：LT0時(shí)，測(cè)試LT1時(shí)，正常顯示行波滅零輸入滅燈輸入/行波滅零輸出1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0

7、 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g輸 出1111111111111111001 BI/RBO輸入/輸出0123456789101112131415滅燈滅零試燈功能（輸入）1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI顯示字形輸 入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1

8、11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 D C B A 七段顯示譯碼器7448的功能表7448的邏輯功能：（1）正常譯碼顯示。LT=1，BI/RBO=1時(shí)，對(duì)輸入為十進(jìn)制數(shù)l15的二進(jìn)制碼（00011111）進(jìn)行譯碼，產(chǎn)生對(duì)應(yīng)的七段顯示碼。（2）滅零。當(dāng)LT=1，而輸入為0的二進(jìn)制碼0000時(shí)，只有當(dāng)RBI =1時(shí)，才產(chǎn)生0的七段顯示碼,如果此時(shí)輸入RBI =0 ，則譯碼器的ag輸出全0，使顯示器全滅；所以RBI稱為滅零輸入端。（3）試燈。當(dāng)LT=0時(shí)，無(wú)論輸入怎樣，ag輸出全1，數(shù)碼管七段全亮。由此可以檢測(cè)顯示器七個(gè)發(fā)光段的好壞。 LT稱為試燈輸入端。（4

9、）特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以作輸出端。 作輸入使用時(shí)，如果BI=0時(shí)，不管其他輸入端為何值，ag均 輸出0，顯示器全滅。因此BI稱為滅燈輸入端。 作輸出端使用時(shí)，受控于RBI。當(dāng)RBI=0，輸入為0的二進(jìn)制碼0000 時(shí)，RBO=0，用以指示該片正處于滅零狀態(tài)。所以，RBO 又稱為 滅零輸出端。LT=0，V20=1，所有段輸出為1，試燈G21=0，滅燈；G21=1，正常顯示具有滅零功能的多位數(shù)碼顯示電路00000000具有滅零功能的多位數(shù)碼顯示電路005600564.3 數(shù)據(jù)選擇器和分配器一、 數(shù)據(jù)選擇器(MUX：Multiplexer)數(shù)據(jù)選擇器根據(jù)地址選擇碼從

10、多路輸入數(shù)據(jù)中 選擇一路，送到輸出。4選1數(shù)據(jù)選擇器：從輸入數(shù)據(jù)d1、d2、d3、d4中選擇哪一路作為輸出Y，完全由2-4線譯碼器來(lái)決定ST：使能端 0有效公共控制框G 表示與關(guān)聯(lián)有0、1、2、3，由地址輸入A1A0來(lái)決定308選1多路選擇器16選1多路選擇器提供互補(bǔ)的輸出Y和Y，增加了靈活性四2選1數(shù)據(jù)選擇器74x157雙4選1數(shù)據(jù)選擇器74x1538選1數(shù)據(jù)選擇器74x15116選1的數(shù)據(jù)選擇器74x150具有三態(tài)輸出功能的數(shù)據(jù)選擇器：四2選1數(shù)據(jù)選擇器74x257雙4選1數(shù)據(jù)選擇器74x2538選1數(shù)據(jù)選擇器74x25116選1的數(shù)據(jù)選擇器74x250MUX的應(yīng)用:數(shù)據(jù)選擇功能8級(jí)十分頻

11、器001100HZMUX的擴(kuò)展A2A1A0=000011 A3A2A1A0=00000111 上片工作 10001111 下片工作01100111 10上片工作下片工作例1 試用8選1數(shù)據(jù)選擇器74151實(shí)現(xiàn)邏輯函數(shù)：解：首先求出F的最小項(xiàng)表達(dá)式，將F填入卡諾圖如下圖所示，根據(jù)卡諾圖可得：將變量A、B、C作地址碼最小項(xiàng)序號(hào)對(duì)應(yīng)的輸入端接1或高電平；其余輸入端接0或地（2）用卡諾圖降維方法當(dāng)邏輯函數(shù)的變量個(gè)數(shù)MUX地址端時(shí)，用卡諾圖降維方法。例2 試用8選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)：解：例3：用74LS153實(shí)現(xiàn)實(shí)現(xiàn)一個(gè)輸血者血型和受血者血型符合輸血規(guī)則的電路 。解：用MUX產(chǎn)生預(yù)定序列波形，即作

12、波形產(chǎn)生器若預(yù)定序列有8位，按10110011規(guī)律循環(huán)采用8選1MUX8個(gè)輸入端依次接入1、0、1、1、0、0、1、1地址碼按二進(jìn)制規(guī)律等間隔變化000100111Y1 0 1 1 0 0 1 1二、數(shù)據(jù)分配器（DMUX或DX： Demultiplexer ）數(shù)據(jù)分配器將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。輸入數(shù)據(jù)D分配到哪一路作為輸出Y，完全由2-4線譯碼器來(lái)決定令d=0，則與4-2線譯碼器是等效的，故譯碼器可當(dāng)分配器使用用譯碼器設(shè)計(jì)一個(gè)“1線-8線”數(shù)據(jù)分配器輸 出地址選擇信號(hào)Y0=DY1=DY2=DY3=DY4=DY5=DY6=DY7=D0 0 00 0 10 1

13、 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0數(shù)據(jù)分配器功能表數(shù)據(jù)輸入D01地址選擇信號(hào)數(shù)據(jù)輸出數(shù)據(jù)分配器的應(yīng)用例：利用數(shù)據(jù)選擇器和分配器實(shí)現(xiàn)信息的“并行串行并行”傳送。由譯碼器連成的數(shù)據(jù)分配器0 0 00110譯碼禁止譯碼01CMOS的MUX兼具數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能用多路選擇器產(chǎn)生階梯波形：4-4 數(shù)碼的奇偶產(chǎn)生/校驗(yàn)器采用奇偶產(chǎn)生/校驗(yàn)器的目的：增加數(shù)碼在異地或不同設(shè)備之間傳輸?shù)目煽啃砸?、奇偶檢驗(yàn)（1）奇偶檢驗(yàn)碼信息位：由若干位二進(jìn)制代碼構(gòu)成奇偶檢驗(yàn)位：一位代碼構(gòu)成（2）奇偶檢驗(yàn)奇檢驗(yàn)：整個(gè)碼組中的個(gè)數(shù)為奇數(shù)偶檢驗(yàn)：整個(gè)碼組中的個(gè)數(shù)為偶數(shù)P（PEV）偶檢驗(yàn)位

14、P（POD）奇檢驗(yàn)位二、9位奇偶產(chǎn)生/校驗(yàn)器（74LS280）AH：8位數(shù)碼的輸入端（信息位） I：奇或偶校驗(yàn)時(shí)的控制輸入端（奇偶校驗(yàn)位）（d）功能表總定性記號(hào)2K表示：當(dāng)輸入數(shù)據(jù)AI中1的個(gè)數(shù)為偶數(shù)時(shí)，P=1，P=0；當(dāng)輸入數(shù)據(jù)AI中1的個(gè)數(shù)為奇數(shù)時(shí)，P=0，P=1。P：偶校驗(yàn)的產(chǎn)生/檢測(cè)端P：奇校驗(yàn)的產(chǎn)生/檢測(cè)端三、奇偶產(chǎn)生/校驗(yàn)器的應(yīng)用：D0D7：并行的8位待傳數(shù)據(jù)在發(fā)送端，D0D7接AH，I接高電平1若約定系統(tǒng)實(shí)行奇校驗(yàn)傳輸：18位數(shù)據(jù)1位奇校驗(yàn)位P=1，AH有偶數(shù)個(gè)1P=0，AH有奇數(shù)個(gè)1在接收端，P端獲得奇校驗(yàn)的檢測(cè)結(jié)果P=1，收到的數(shù)據(jù)無(wú)誤 或有偶數(shù)位出錯(cuò)P=0，有一位或奇數(shù)位出

15、錯(cuò)四、奇偶產(chǎn)生/校驗(yàn)器的位擴(kuò)展方法24位數(shù)據(jù)的奇偶校驗(yàn)：4-5 組合電路的分析分析已知邏輯電路功能步驟：輸出函數(shù)表達(dá)式簡(jiǎn)化函數(shù)真值表已知組合電路描述電路功能例1：試分析如圖所示邏輯電路的功能。因此該電路為少數(shù)服從多數(shù)電路， 稱表決電路。（1）邏輯表達(dá)式（2）真值表A B C F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表（3）判斷：多數(shù)輸入變量為1，輸出F為1；多數(shù)輸入變量為0，輸出 F為0例2：試分析下圖所示由或非門構(gòu)成的電路，列出真值表， 說(shuō)明其功能。解：由圖可得輸出函數(shù)為：可以看出：該電路是一個(gè)三變量?jī)?yōu)先排隊(duì)電路，

16、排隊(duì)優(yōu)先是按A,B,C的次序進(jìn)行，即：當(dāng)A有輸入時(shí)，不論B和C為何值，F(xiàn)AA；只有當(dāng)A=0時(shí)，B輸入才能傳給FB；只有A和B都為0時(shí)，C輸入才能傳給FC例：試求下面電路的輸出函數(shù)F（V，W，X，Y，Z）重復(fù)420281526101422374-6 組合電路的設(shè)計(jì)步驟：根據(jù)要求設(shè)計(jì)出實(shí)際邏輯電路確定輸入、輸出列出真值表寫出表達(dá)式并化簡(jiǎn)畫邏輯電路圖形式變換根據(jù)設(shè)計(jì)所用芯片要求例：半加器的設(shè)計(jì)（1）半加器真值（2）輸出函數(shù)（3）邏輯圖 輸入 輸出被加數(shù)A 加數(shù)B 和S 進(jìn)位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1（4）邏輯符號(hào)一、用邏輯門設(shè)計(jì)組合電路將用“異或”門實(shí)現(xiàn)的半加

17、器改為用“與非”門實(shí)現(xiàn)函數(shù)表達(dá)式變換形式：用“與非”門實(shí)現(xiàn)半加器邏輯圖如圖所示： 全加器是實(shí)現(xiàn)例4：全加器的設(shè)計(jì)全加器邏輯符號(hào)全加器真值表 輸入 輸出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1一位二進(jìn)制數(shù)一位二進(jìn)制數(shù)低位來(lái)的進(jìn)位相加和高位進(jìn)位由于： 輸入 輸出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 1 0 1 1 1 1 1 0 0 1 1 1 1 1 10101101

18、00100 01 11 10ABCIS 111001000100 01 11 10ABCICO 采用圈1法用摩根定律得：010110100100 01 11 10ABCIS 111001000100 01 11 10ABCICO 采用圈0法例：試將8421BCD碼轉(zhuǎn)換成余3BCD碼 8421碼 余3碼 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1

19、 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 - - - - 11 1 0 1 1 - - - -12 1 1 0 0 - - - - 13 1 1 0 1 - - - -14 1 1 1 0 - - - -15 1 1 1 1 - - - -（2）卡諾圖（1）真值表 （2）卡諾圖（3）表達(dá)式（4）電路圖（3）表達(dá)式8421BCD碼余3碼二、用功能組件設(shè)計(jì)組合電路例：全加器的輸出邏輯方程為：寫成最小項(xiàng)之和的形式：用雙2-4線譯碼器實(shí)現(xiàn)，電路如下：S(A,B,CI)=m1+m2+m4+m7=m1m2m4m7CO(A,B,CI)=

20、m3+m5+m6+m7=m3m5m6m7例：某項(xiàng)競(jìng)賽由四位裁判通過(guò)投票決定成功與否，若判成功至 少需要三票；若是兩票贊成，兩票反對(duì)，則競(jìng)賽必須重來(lái)； 若至少有一票贊成，則判競(jìng)賽失敗。試用中規(guī)模組件設(shè)計(jì) 這種競(jìng)賽判決電路。解：設(shè)輸入A、B、C、D代表四位裁判的投票：判決器有三個(gè)輸出：F1表成功，F(xiàn)2表重做，F(xiàn)3表失敗1表贊成，0表反對(duì)真值表：三個(gè)輸出函數(shù)表達(dá)式：用4-16線譯碼器構(gòu)成判決器另解：改用有互補(bǔ)輸出的MUX，并降維，三個(gè)輸出之間有關(guān)系：F2=F1F3降維：以D作為圖記變量0124567301234567變換為：邏輯電路為：4-7 組合電路中的競(jìng)爭(zhēng)與險(xiǎn)象在組合電路中，信號(hào)經(jīng)由不同的途徑達(dá)

21、到某一會(huì)合點(diǎn)的時(shí)間有先有后由于競(jìng)爭(zhēng)使組合電路輸出產(chǎn)生瞬間的錯(cuò)誤，即發(fā)生了險(xiǎn)象(毛刺）一、產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的原因1AF=A AG1G2&由于G1門的延遲時(shí)間tpd輸出端出現(xiàn)了一個(gè)正向窄脈沖。競(jìng)爭(zhēng)：險(xiǎn)象：F1.產(chǎn)生“1冒險(xiǎn)”例：電路如圖，已知輸入波形，畫輸出波形。2.產(chǎn)生“0冒險(xiǎn)”1AF=A+AG1G21 二、冒險(xiǎn)現(xiàn)象的識(shí)別 1、可采用代數(shù)法來(lái)判斷一個(gè)組合電路是否存在冒險(xiǎn)： 寫出組合邏輯電路的邏輯表達(dá)式，當(dāng)某些邏輯變量取特定值（0或1）時(shí)，如果表達(dá)式能轉(zhuǎn)換為： 則存在1冒險(xiǎn)；則存在0冒險(xiǎn)。 F例： 判斷圖示電路是否存在冒險(xiǎn)，如有，指出冒險(xiǎn)類型， 畫出輸出波形。解：寫出邏輯表達(dá)式：若輸入變量AB1，則有：因此，該電路存在0冒險(xiǎn)。AB1 時(shí)L的波形。A=1B=1CEF在或非門電路中：表達(dá)式為：若輸入變量AB0，則有：因此，該電路存在1冒險(xiǎn)。畫出AB1 時(shí)L的波形。例： 判斷函數(shù) 是否存在冒險(xiǎn)：解：如果令A(yù)C0，則有因此，該電路存在l冒險(xiǎn)。2、如函數(shù)卡諾圖上為簡(jiǎn)化作的圈相切，且相切處又 無(wú)其他圈包含，則可能有險(xiǎn)象。如圖所示電路的卡諾圖兩圈相切，故有險(xiǎn)象。兩圈相切有險(xiǎn)象A=B=1時(shí)，C的變化產(chǎn)生0險(xiǎn)象。險(xiǎn)象邏輯險(xiǎn)象功能險(xiǎn)象邏輯險(xiǎn)象：由于電路的邏輯結(jié)構(gòu)特征所產(chǎn)生險(xiǎn)象功能險(xiǎn)象：由于輸入信號(hào)變化先后不一而造成的險(xiǎn)象功能險(xiǎn)象產(chǎn)生的原因：卡諾圖為：箭頭表示A、B、C變化的路徑ABC從11