數(shù)字集成電路英文課件：Chapter 3-2Fabrication, Layout and Simulation

1、Chapter 3: Fabrication, Layout and SimulationDigital Integrated CircuitsFaculty of Materials and Energy, GDUT2OutlineCMOS 工藝流程集成電路版圖基礎Digital Integrated CircuitsFaculty of Materials and Energy, GDUT3什么是版圖？版圖（layout）是集成電路設計者將設計、模擬和優(yōu)化后的電路轉(zhuǎn)化為一系列的幾何圖形，他包含了集成電路尺寸、各層拓撲定義等器件相關的物理信息數(shù)據(jù)。集成電路廠家根據(jù)這些數(shù)據(jù)來制造掩膜。根據(jù)復雜

2、程度，不同工藝需要幾層到十幾層掩膜，一層掩膜對應一種工藝制造中一道或幾道工序。掩膜的圖形決定著芯片上器件或連接物理層的尺寸。因此，版圖上的幾何圖形尺寸與芯片上物理層尺寸直接相關。Digital Integrated CircuitsFaculty of Materials and Energy, GDUT4第一部分 集成電路中的制作與設計制作過程基本版圖流程Digital Integrated CircuitsFaculty of Materials and Energy, GDUT51.1 集成電路制作過程-1集成電路設計版圖(layout)VinVoutVDDMPMNDigital Int

3、egrated CircuitsFaculty of Materials and Energy, GDUT61.1 集成電路制作過程-2集成電路設計版圖(layout)制版掩膜板(mask)流水加工Digital Integrated CircuitsFaculty of Materials and Energy, GDUT71.1 集成電路制作過程-3集成電路設計版圖(layout)制版掩膜板(mask)流水加工硅圓片(wafer)Digital Integrated CircuitsFaculty of Materials and Energy, GDUT81.1 集成電路制作過程-4集成

4、電路設計版圖(layout)制版掩膜板(mask)流水加工硅圓片(wafer)劃片裸片(die)Digital Integrated CircuitsFaculty of Materials and Energy, GDUT91.1 集成電路制作過程-5集成電路設計版圖(layout)制版掩膜板(mask)流水加工硅圓片(wafer)劃片裸片(die)封裝封裝后芯片芯片Digital Integrated CircuitsFaculty of Materials and Energy, GDUT101.1 集成電路制作過程-6集成電路設計版圖(layout)制版掩膜板(mask)流水加工硅圓片

5、(wafer)劃片裸片(die)經(jīng)歷一個從電路原理圖到版圖到制作芯片的過程Digital Integrated CircuitsFaculty of Materials and Energy, GDUT111.2 基本版圖流程-1以CMOS反相器舉例，描述版圖流程VinVoutVDDMPMNDigital Integrated CircuitsFaculty of Materials and Energy, GDUT121.2 基本版圖流程-2Digital Integrated CircuitsFaculty of Materials and Energy, GDUT131.2 基本版圖流程

6、-3 硅柵CMOS工藝版圖和工藝的關系-1N阱在N阱的封閉圖形處，窗口注入形成P管的襯底Digital Integrated CircuitsFaculty of Materials and Energy, GDUT141.2 基本版圖流程-4 硅柵CMOS工藝版圖和工藝的關系-2有源區(qū)-做晶體管的區(qū)域（D,G,S,B區(qū)），封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層Digital Integrated CircuitsFaculty of Materials and Energy, GDUT151.2 基本版圖流程-5 硅柵CMOS工藝版圖和工藝的關系-3多晶硅做硅柵和多晶硅連線。封閉圖形處

7、，保留多晶硅Digital Integrated CircuitsFaculty of Materials and Energy, GDUT161.2 基本版圖流程-6 硅柵CMOS工藝版圖和工藝的關系-4有源區(qū)注入N+區(qū)。做NMOS源漏區(qū)及N阱連接區(qū)的注入Digital Integrated CircuitsFaculty of Materials and Energy, GDUT171.2 基本版圖流程-7 硅柵CMOS工藝版圖和工藝的關系-5有源區(qū)注入P+區(qū)。做PMOS源漏區(qū)及襯底連接區(qū)的注入Digital Integrated CircuitsFaculty of Materials

8、and Energy, GDUT181.2 基本版圖流程-8 硅柵CMOS工藝版圖和工藝的關系-6接觸孔多晶硅，擴散區(qū)和金屬線1接觸端子Digital Integrated CircuitsFaculty of Materials and Energy, GDUT191.2 基本版圖流程-9 硅柵CMOS工藝版圖和工藝的關系-7金屬1做金屬互聯(lián)線，封閉圖形處保留鋁Digital Integrated CircuitsFaculty of Materials and Energy, GDUT201.2 基本版圖流程-10 硅柵CMOS工藝版圖和工藝的關系-8現(xiàn)有工藝一般為多層金屬布線，因而需要在

9、金屬互聯(lián)線與金屬互聯(lián)線之間加做通孔通孔兩層金屬連線之間連接的端子金屬2做金屬互聯(lián)線，封閉圖形處保留鋁Digital Integrated CircuitsFaculty of Materials and Energy, GDUT211.2 基本版圖流程-11 反相器版圖與電路原理圖Digital Integrated CircuitsFaculty of Materials and Energy, GDUT22第二部分 CMOS集成電路中元器件的版圖MOS晶體管集成電阻集成電容Digital Integrated CircuitsFaculty of Materials and Energy,

10、 GDUT232.1 MOS晶體管的版圖和結構-1 簡介MOS晶體管是最基本的有源器件，在CMOS工藝中包含PMOS和NMOS兩種，可用作跨導元件、開關、有源電阻和MOS電容。在物理版圖中, 只要一條多晶硅跨過一個有源區(qū)就形成了一個MOS晶體管, 將其D, G, S, B四端用連線引出即可與電路中其它元件連接。Digital Integrated CircuitsFaculty of Materials and Energy, GDUT242.1 MOS晶體管的版圖和結構-2 NMOSDigital Integrated CircuitsFaculty of Materials and Ene

11、rgy, GDUT252.1 MOS晶體管的版圖和結構-3 PMOSDigital Integrated CircuitsFaculty of Materials and Energy, GDUT262.1 MOS晶體管的版圖和結構-4 MOS晶體管的隔離在集成電路中，兩個無關的晶體管都用場氧進行隔離Digital Integrated CircuitsFaculty of Materials and Energy, GDUT272.2 集成電阻-1 簡介電阻兩端元件最基本的無源元件之一，是輸入輸出靜電保護電路，模擬電路中必不可少的元件方塊電阻、線性和寄生效應Digital Integrate

12、d CircuitsFaculty of Materials and Energy, GDUT282.2 集成電阻-2 多晶硅電阻多晶硅電阻做在場區(qū)上采用額外的高阻blocking層，使其方塊電阻變大，可制作阻值很大的電阻Digital Integrated CircuitsFaculty of Materials and Energy, GDUT292.2 集成電阻-3 N阱電阻因為阱是低摻雜的, 方塊電阻較大, 因此大阻值的電阻亦可以用阱來做Digital Integrated CircuitsFaculty of Materials and Energy, GDUT302.2 集成電阻-

13、4 MOS管電阻工作在線性區(qū)的MOS管可用作電阻它是一個可變電阻，其變化取決于各端電壓的變化，電阻值為：Digital Integrated CircuitsFaculty of Materials and Energy, GDUT312.2 集成電阻-5 導線電阻Digital Integrated CircuitsFaculty of Materials and Energy, GDUT322.3 集成電容-1 簡介電容兩端元件最基本的無源元件之一，是電源濾波電路，信號濾波電路，開關電容電路中必不可少的元件單位面積電容，線性，寄生效應Digital Integrated CircuitsF

14、aculty of Materials and Energy, GDUT332.3 集成電容-2 多晶硅-擴散區(qū)電容電容作在擴散區(qū)上, 它的上極板是第一層多晶硅，下極板是擴散區(qū), 中間的介質(zhì)是氧化層需要額外加一層掩膜板單位面積電容小于柵電容底板存在寄生電容Digital Integrated CircuitsFaculty of Materials and Energy, GDUT342.3 集成電容-3 多晶硅-多晶硅電容電容作在場區(qū)上, 它的兩個電極分別是兩層多晶硅, 中間的介質(zhì)是氧化層典型值：0.7fF/um2Digital Integrated CircuitsFaculty of M

15、aterials and Energy, GDUT352.3 集成電容-4 金屬-金屬電容(MIM cap)在先進的CMOS工藝中，金屬互聯(lián)層較多，對于混合工藝，可用最高的兩層金屬來做MIM cap，做MIM cap的金屬之間的氧化層比較薄，因此需要額外的版版圖與結構與poly-ploy電容類似，只是其上極板為專門的MIM cap金屬層，下極板為次高層金屬因用高層金屬實現(xiàn)，故底板寄生電容小、電容品質(zhì)高典型值：1fF/um*umDigital Integrated CircuitsFaculty of Materials and Energy, GDUT362.3 集成電容-5 MOS電容結構和

16、MOS晶體管一樣，是一個感應溝道電容，當柵上加電壓形成溝道時電容存在。一極是柵，另一極是溝道，溝道這一極由S(D)端引出。電容的大小取決于面積,氧化層的厚度及介電常數(shù)單位面積電容最大的電容Digital Integrated CircuitsFaculty of Materials and Energy, GDUT37第三部分 版圖設計規(guī)則引言設計規(guī)則（Topological Design Rule）0.6um CMOS工藝拓撲設計規(guī)則版圖設計準則以匹配設計舉例Digital Integrated CircuitsFaculty of Materials and Energy, GDUT383

17、.1 引言-1芯片加工：從版圖到裸片Digital Integrated CircuitsFaculty of Materials and Energy, GDUT393.1 引言-2加工過程中的非理想因素制版光刻的非理想因素多層板的套準問題表面不平準問題流程中的擴散和刻蝕問題梯度效應Digital Integrated CircuitsFaculty of Materials and Energy, GDUT403.1 引言-3解決辦法廠家提供的設計規(guī)則（Topological Design Rule），確保完成設計功能和一定的芯片成品率，除個別情況外，設計者必須遵循設計者的設計準則（Rul

18、e for performance），用以提高電路的某些性能，如匹配，抗干擾，速度等等Digital Integrated CircuitsFaculty of Materials and Energy, GDUT413.1 引言-4常用的有兩種方法可以用來描述設計規(guī)則：微米(micron)規(guī)則：以微米為分辨單位； (lambda)規(guī)則：以特征尺寸為基準。通常以特征尺寸的一半為單位。如：特征尺寸L為1um時，為0.5um。設計規(guī)則通常包括：規(guī)定圖形和圖形間距的最小容許尺寸規(guī)定各分版間的最大允許套刻偏差基本原則：需要考慮工藝設備狀況(如光刻機的分辨率和對準精度)和工藝技術水平（如工藝加工中圖形尺

19、寸側向變化量和控制）避免寄生效應對集成電路的功能與電學性能的有害影響Digital Integrated CircuitsFaculty of Materials and Energy, GDUT423.2 設計規(guī)則-1 基本定義請牢記這些名稱的定義Digital Integrated CircuitsFaculty of Materials and Energy, GDUT433.2 設計規(guī)則-2 N阱PW:沒有被NW包圍的地方全部視為PW準則序號規(guī)則描述尺寸(um)1.a阱的最小寬度3.01.b不同電位阱的阱間距4.81.c相同電位阱的阱間距1.5這個N阱的電位與左邊兩個N阱電位是不同的，

20、因為沒有任何導線連接由于有導線連接，所以這兩個N阱電位相同。Digital Integrated CircuitsFaculty of Materials and Energy, GDUT443.2 設計規(guī)則-3 有源區(qū)或者薄氧化層-1準則序號規(guī)則描述尺寸(um)2.a溝道最小寬度0.752.b用于互聯(lián)的有源區(qū)最小寬度0.62.c有源區(qū)最小間距1.22.dN阱對N+有源區(qū)最小覆蓋0.42.e/2.fN阱距阱外N+區(qū)最小寬度1.8/4.0Digital Integrated CircuitsFaculty of Materials and Energy, GDUT453.2 設計規(guī)則-4 有源區(qū)

21、或者薄氧化層-2準則序號規(guī)則描述尺寸(um)2.gN阱對P+有源區(qū)最小覆蓋1.82.hN阱距阱外P+區(qū)最小寬度0.42.i多晶硅柵與薄氧化層最小間距0.752.jP+區(qū)與N+區(qū)最小間距0/1.2Digital Integrated CircuitsFaculty of Materials and Energy, GDUT463.2 設計規(guī)則-5 多晶硅準則序號規(guī)則描述尺寸(um)3.a/3.bPMOS/NMOS多晶硅最小寬度0.63.c用于互聯(lián)的多晶硅最小寬度0.63.d多晶硅-多晶硅之間最小間距0.753.e場區(qū)上多晶硅與有源區(qū)最小間距0.33.f有源區(qū)對多晶硅最少覆蓋0.83.g硅柵最小出

22、頭量0.6Digital Integrated CircuitsFaculty of Materials and Energy, GDUT473.2 設計規(guī)則-6 N/P型注入準則序號規(guī)則描述尺寸4.a注入?yún)^(qū)最小寬度0.94.b同型注入?yún)^(qū)最小間距0.94.c/4.d注入?yún)^(qū)與有源區(qū)之間最小間距0.754.eN型注入?yún)^(qū)與多晶硅最小間距0.754.fP型注入?yún)^(qū)對多晶硅的最小覆蓋0.754.g注入?yún)^(qū)與有源區(qū)的最小交疊0.454.h注入?yún)^(qū)對有源區(qū)的最小圍繞-Digital Integrated CircuitsFaculty of Materials and Energy, GDUT483.2 設計規(guī)則

23、-7 接觸孔5.a接觸孔最小寬度0.65.b接觸孔與接觸孔最小間距0.65.c接觸孔與多晶硅最小間距0.65.d接觸孔與有源區(qū)最小間距0.65.e有源區(qū)對接觸孔的最小覆蓋0.355.f多晶硅對接觸孔的最小覆蓋0.45.g注入?yún)^(qū)對接觸孔的最小覆蓋0.45.i, j, k分別針對butting contactDigital Integrated CircuitsFaculty of Materials and Energy, GDUT493.2 設計規(guī)則-8 金屬互聯(lián)線6.a金屬互聯(lián)線最小寬度0.96.b金屬互聯(lián)線之間間距0.86.c互聯(lián)線對接觸孔的最小覆蓋0.36.d金屬互聯(lián)線之間間距（10um

24、）1.3Digital Integrated CircuitsFaculty of Materials and Energy, GDUT503.2 設計規(guī)則-8 通孔-兩層金屬之間連接孔7.a通孔最小寬度0.77.b通孔之間間距0.77.c互聯(lián)線對通孔的最小覆蓋0.47.d接觸孔與通孔最小間距07.e通孔與多晶硅最小間距07.f通孔與有源區(qū)最小間距07.g多晶硅對通孔最小覆蓋07.h有源區(qū)對通孔最小覆蓋07.i互聯(lián)線(10um)對通孔的最小覆蓋1.5Digital Integrated CircuitsFaculty of Materials and Energy, GDUT513.3 版圖設

25、計準則匹配抗干擾 寄生優(yōu)化可靠性 （后三部分請參考模擬電路版圖藝術）Digital Integrated CircuitsFaculty of Materials and Energy, GDUT523.3.1 匹配設計-1生活中我們經(jīng)常會遇到這樣的事情：收聽CD 播放器的時候,左右耳脈里發(fā)出的聲音經(jīng)常不一樣，甚至當有人打開窗戶的瞬間或者打開室內(nèi)空調(diào)的過程中，隨著溫度的變化，CD 發(fā)出的聲音也會隨之發(fā)生變化，因此我們就不厭其煩地調(diào)來調(diào)去。同樣的情況也會發(fā)生在手機和接受機中。我們希望無論是CD 播放器還是其它音響，它們相搭檔的器件反應完全一樣。也就是說，其中一個放大器的頻率和幅值能完全符合并跟蹤

26、另一個運放的頻率和幅值響應，達到這一目標的方法之一就是匹配。實現(xiàn)匹配過程中，版圖設計是一個非常重要的環(huán)節(jié)。一個優(yōu)秀的版圖可以大大提升一個設計。在集成電路中，集成元件的絕對精度較低，如電阻和電容，誤差可達20%30%。由于芯片面積很小，其經(jīng)歷的加工條件幾乎相同，故同一芯片上的集成元件可以達到比較高的匹配精度，如1%，甚至0.1%模擬集成電路的精度和性能通常取決于元件匹配精度Digital Integrated CircuitsFaculty of Materials and Energy, GDUT533.3.1 匹配設計-2失配：測量所得的元件值之比與設計的元件值之比的偏差歸一化的失配定義：設

27、X1, X2為元件的設計值，x1, x2為其實測值，則失配為：Digital Integrated CircuitsFaculty of Materials and Energy, GDUT543.3.1 匹配設計-3失配的原因：隨機失配：尺寸、摻雜、氧化層厚度等影響元件值的參量的微觀起伏 (fluctuation)隨機失配可通過選擇合適的元件值和尺寸來減小系統(tǒng)失配：工藝偏差，接觸孔電阻，擴散區(qū)相互影響，機械壓力，溫度梯度等系統(tǒng)失配可通過版圖設計技術來降低Digital Integrated CircuitsFaculty of Materials and Energy, GDUT553.3.

28、1 匹配設計-4隨機統(tǒng)計起伏 (Fluctuations)周邊起伏 (peripheral fluctuations)發(fā)生在元件的邊沿失配隨周長的增大而減小區(qū)域起伏(area fluctuations)發(fā)生在元件所覆蓋的區(qū)域失配隨面積的增大而減小影響電容值（與面積有關）、電阻值（取決于寬度）和MOS管的閾值電壓（取決于摻雜）Digital Integrated CircuitsFaculty of Materials and Energy, GDUT563.3.1 匹配設計-5系統(tǒng)失配工藝偏差(Process Bias)：在制版、刻蝕、擴散、注入等過程中的幾何收縮和擴張，所導致的尺寸誤差接觸孔

29、電阻：對不同長度的電阻來說，該電阻所占的分額不同多晶硅刻蝕率的變化：刻蝕速率與刻蝕窗的大小有關，導致隔離大的多晶寬度小于隔離小的多晶寬度擴散區(qū)相互影響：同類型擴散區(qū)相鄰則相互增強，異類型相鄰則相互減弱梯度效應：壓力、溫度、氧化層厚度的梯度問題，元件間的差異取決于梯度和距離Digital Integrated CircuitsFaculty of Materials and Energy, GDUT573.3.1 匹配設計-6使需要匹配的器件所處的光刻環(huán)境一樣，稱之為匹配設計。匹配分為橫向匹配、縱向匹配和中心匹配。實現(xiàn)匹配有三個要點需要考慮：需要匹配的器件彼此靠近、注意周圍器件、保持匹配器件方向

30、一致。遵守這3條基本原則，就可以很好的實現(xiàn)匹配了。Digital Integrated CircuitsFaculty of Materials and Energy, GDUT583.3.1 匹配設計-7 以電阻為例-根器件法-1有時侯我們會遇到兩個或者兩個以上的而且阻值不同的電阻需要匹配。如下圖所示，如何將這5個阻值不同的電阻做成最優(yōu)化的匹配呢？首先，盡可能把這些電阻靠近放置，這是基本的要求其次，要使這些電阻保持同一個方向找出一個中間值，用1K的電阻作為值將電阻串聯(lián)和并聯(lián)起來。Digital Integrated CircuitsFaculty of Materials and Energ

31、y, GDUT593.3.1 匹配設計-8 以電阻為例-根器件法-2Digital Integrated CircuitsFaculty of Materials and Energy, GDUT603.3.1 匹配設計-9 以電阻為例-交叉法采用指狀交叉法是一項非常好的技術，不僅適用于電阻，也同樣適用于其他任何器件，只要是兩個或者兩個以上就可以交叉排列，布線用上下行走的蛇形線。交叉法遵循了其中兩個基本原則：所有器件靠近放置，保持同一個方向Digital Integrated CircuitsFaculty of Materials and Energy, GDUT613.3.1 匹配設計-1

32、0 以電阻為例-虛擬器件法-1虛擬器件法：基于工藝的考慮而實現(xiàn)匹配當這些電阻開始被腐蝕的時候，位于中間的器件所處的環(huán)境肯定與兩邊的不同，位于兩邊的器件所受的腐蝕會比中間的器件多一些，這一點點的區(qū)別也許會對匹配產(chǎn)生非常不可預知的結果。為了使上述電阻在加工上面也保持一致，最簡單的辦法就是在兩邊分別放置一個“虛擬電阻”（“dummy resister”），而實際上它們在電路連線上沒有與其它任何器件連接，它們只是提供了一些所謂的“靠墊”，以避免在兩端過度刻蝕。這就是虛擬器件,保證所有器件刻蝕一致，如圖所示:Digital Integrated CircuitsFaculty of Materials

33、and Energy, GDUT623.3.1 匹配設計-11 以電阻為例-虛擬器件法-2當你需要這些器件高度匹配的時候,也可以在四周都布滿虛擬器件,防止在四邊的過度腐蝕，以保證每個器件的周圍環(huán)境都一致。其缺點就是這種方法會占用很大的面積，采用時應多多考慮實際項目的需要。如圖所示：Digital Integrated CircuitsFaculty of Materials and Energy, GDUT633.3.1 匹配設計-11 以電阻為例-共心法-1把器件圍繞一個公共的中心點放置稱為共心布置,如圖所示?，F(xiàn)有的集成工藝中，它可以降低熱梯度或工藝存在的線性梯度。熱梯度是由芯片上面的一個發(fā)

34、熱點產(chǎn)生的，它會引起其周圍的器件的電氣特性發(fā)生變化。離發(fā)熱點遠的器件要比離發(fā)熱點近的器件影響要小。共心技術使熱的梯度影響在器件之間的分布比較均衡。Digital Integrated CircuitsFaculty of Materials and Energy, GDUT643.3.1 匹配設計-12 以電阻為例-共心法-2如果我們只有兩個器件需要匹配，就可以采用一種特殊的共心設計法，即“四方交叉法”。這種方法是將需要匹配的兩個器件一分為二，交叉放置，尤其適用于兩個MOS 器件。Digital Integrated CircuitsFaculty of Materials and Energy, GDUT653.3.1 匹配設計-13 匹配信號路徑差分邏