第5章--ADDA電路設(shè)計(jì)課件

1、第5章 數(shù)模與模數(shù)轉(zhuǎn)換 第5章 數(shù)模與模數(shù)轉(zhuǎn)換在數(shù)字應(yīng)用系統(tǒng)中，通常要將一些被測物理量通過傳感器轉(zhuǎn)換成電信號，經(jīng)過一定的處理后，需要送到數(shù)字系統(tǒng)進(jìn)行數(shù)字信號的加工處理；同時(shí)，經(jīng)過數(shù)字信號的加工處理所獲得的數(shù)據(jù)又需要相應(yīng)的處理，回送到物理系統(tǒng)，對系統(tǒng)的物理量進(jìn)行調(diào)節(jié)和控制。在整個(gè)過程中，傳感器輸出的模擬電信號首先要轉(zhuǎn)換成數(shù)字信號，數(shù)字系統(tǒng)才能對模擬信號進(jìn)行處理。這種模擬量到數(shù)字量的轉(zhuǎn)換稱為模/數(shù)轉(zhuǎn)換(簡稱ADC)。數(shù)字系統(tǒng)處理后獲得的數(shù)字量轉(zhuǎn)換成模擬量，這種轉(zhuǎn)換稱為數(shù)/模變換(簡稱DAC)。可見ADC和DAC是連接數(shù)字系統(tǒng)和模擬系統(tǒng)十分重要的接口電路。 第5章 主要內(nèi)容5.1 數(shù)/模轉(zhuǎn)換器 5.

2、2 模/數(shù)轉(zhuǎn)換器5.1 數(shù)/模轉(zhuǎn)換器5.1.1 DAC的主要技術(shù)指標(biāo) DAC的主要技術(shù)指標(biāo)有：(1)分辨率分辯率是指DAC能夠分辨出來的最小模擬輸出量（對應(yīng)的數(shù)字量僅最低位為數(shù)字1，其余位為數(shù)字0）與最大模擬輸出量（對應(yīng)的數(shù)字量為所有有效位均為數(shù)字1）之比。它是DAC在理論上可以達(dá)到的轉(zhuǎn)換精度。如n8位的DAC，其分辨率為 有時(shí)也直接使用DAC輸入的二進(jìn)制位數(shù)來表示，如輸入位數(shù)n8，則分辨率8位。 DAC的主要技術(shù)指標(biāo)（2）轉(zhuǎn)換誤差由于DAC內(nèi)部電阻網(wǎng)絡(luò)（VR ，運(yùn)放）等存在誤差，導(dǎo)致Vo和數(shù)字量之間是非理想的線性關(guān)系。這些誤差主要有比例誤差（主要由基準(zhǔn)電壓的偏離、運(yùn)算放大器輸入端電阻偏差、反

3、饋電阻偏差等引起）、漂移誤差（主要由運(yùn)算放大器的零點(diǎn)漂移等引起）和非線性誤差（包括積分非線性誤差和微分非線性誤差，主要由各位模擬開關(guān)的導(dǎo)通電阻、導(dǎo)通壓降和電阻網(wǎng)絡(luò)中各個(gè)電阻的阻值不一致等引起）等。轉(zhuǎn)換誤差通常用最低有效位的倍數(shù)來表示，如轉(zhuǎn)換誤差為，這表示輸出模擬電壓的絕對誤差為。有時(shí)也用輸出電壓滿度值的百分?jǐn)?shù)來表示。 DAC的主要技術(shù)指標(biāo)（3）轉(zhuǎn)換精度DAC的轉(zhuǎn)換精度是指將數(shù)字量轉(zhuǎn)換為模擬量，DAC電路所能達(dá)到的精確程度。轉(zhuǎn)換精度主要由分辨率和轉(zhuǎn)換誤差來決定，分辨率愈高，轉(zhuǎn)換誤差愈小，則轉(zhuǎn)換精度愈高。其中分辨率是決定因素。 DAC的主要技術(shù)指標(biāo)（4）轉(zhuǎn)換速度DAC的轉(zhuǎn)換速度主要由建立時(shí)間和轉(zhuǎn)換

4、速率來描述。建立時(shí)間是將一個(gè)數(shù)字量轉(zhuǎn)換為穩(wěn)定模擬信號所需的最長時(shí)間,也可以認(rèn)為是轉(zhuǎn)換時(shí)間。一般地,電流輸出DAC的建立時(shí)間較短,電壓輸出DAC的建立時(shí)間較長。轉(zhuǎn)換速率通常指數(shù)字量從最大變換到最小或數(shù)字量從最小變換到最大時(shí)輸出電壓的變換率。其他指標(biāo)還有信噪比，線性度，溫度系數(shù)等。5.1.2 DAC的選擇5.1.2 DAC的選擇在進(jìn)行電路系統(tǒng)設(shè)計(jì)時(shí)，面對林林總總的DAC器件，如何選擇我們所需要的DAC器件呢？這需要綜合考慮很多因素，如系統(tǒng)的技術(shù)指標(biāo)、成本、功耗、安裝等。從上節(jié)介紹的DAC的主要技術(shù)指標(biāo)可知，選取DAC，首先應(yīng)該考慮的是DAC的轉(zhuǎn)換精度和轉(zhuǎn)換速度。當(dāng)然也需要考慮其他要求，如電源、基準(zhǔn)

5、電壓、輸入緩沖、輸出模式、工作控制、溫度穩(wěn)定性、功耗、封裝和成本等。DAC的選擇 （1）轉(zhuǎn)換精度轉(zhuǎn)換精度與系統(tǒng)中所測量或控制的信號范圍有關(guān)，但估算時(shí)必須要考慮到其他因素，轉(zhuǎn)換器位數(shù)應(yīng)該比總精度要求的最低分辯率至少要高一位。常見的DAC器件有8位，10位，12位，14位，16位，18位，20位和24位等。DAC的選擇 （2）轉(zhuǎn)換速度轉(zhuǎn)換速度應(yīng)根據(jù)輸入信號的最高頻率來確定，保證DAC的轉(zhuǎn)換速率要高于系統(tǒng)要求的采樣頻率。如對DAC轉(zhuǎn)換速度要求高，則必須選用并口數(shù)據(jù)輸入的DAC。同時(shí)與之配合的運(yùn)算放大器應(yīng)選高速的。若對轉(zhuǎn)換時(shí)間無嚴(yán)格要求，則可選高精度的串口DAC，如TLC0832（10位，SPI接口）

6、，可以減少微控制器或微處理器的口線占用。DAC的選擇（3）電源電壓電源電壓有單電源，雙電源和不同電壓范圍之分。這需要根據(jù)系統(tǒng)的所能提供的電源來考慮。如系統(tǒng)的所能提供的電源只有單+5V電源，則可以考慮使用工作于+5V的單電源DAC。在對干擾要求不嚴(yán)格的情況下DAC的模擬地（AGND）與數(shù)字地（DGND）可直接共地。一般的接法應(yīng)該是模擬地與模擬系統(tǒng)的地相連，數(shù)字地與數(shù)字系統(tǒng)的地相連，二者僅在系統(tǒng)電源處相連。DAC的選擇（4）基準(zhǔn)電壓DAC的基準(zhǔn)電壓有內(nèi)基準(zhǔn)、外基準(zhǔn)和單基準(zhǔn)、雙基準(zhǔn)之分。如系統(tǒng)對溫漂無嚴(yán)格要求，可采用一般的基準(zhǔn)電壓源，如MC1403，LM336等。若系統(tǒng)對溫漂有嚴(yán)格要求，則應(yīng)選取精密

7、低漂移器件，如LM199/299/399：溫度系數(shù)為1ppm/ ；動態(tài)內(nèi)阻為0.5 ；長期穩(wěn)定性為20ppm，穩(wěn)定電壓容差為2，帶恒溫加熱器。 DAC的選擇（5）輸入特征有的DAC的數(shù)字輸入是并行輸入，而有的輸入?yún)s是串行輸入。有的DAC的數(shù)字輸入為純2進(jìn)制碼，而有的卻為8421 BCD碼。（6）輸入緩沖帶寄存器的DAC，在控制信號的作用下，可在特定的時(shí)刻將輸入的數(shù)字信號寫入。主要有單緩沖和雙緩沖之分。雙緩沖可用于DAC的級聯(lián)擴(kuò)展。DAC的選擇（7）輸出模式DAC器件的輸出模式主要有電壓輸出和電流輸出兩種。對于電壓輸出，有的系統(tǒng)可能需要雙極性模擬電壓輸出。電壓輸出型DAC一般采用內(nèi)置輸出放大器以

8、低阻抗輸出。當(dāng)然也有直接從電阻陣列輸出電壓的,直接輸出電壓的器件多用于高阻抗負(fù)載,由于無輸出放大器部分的延遲,故常用于高速DAC。在一般應(yīng)用中，很少直接利用電流輸出型DAC的電流輸出,大多外接電流電壓轉(zhuǎn)換電路，從而得到電壓輸出。外接電流電壓轉(zhuǎn)換電路有兩種方法：一是在輸出引腳上接負(fù)載電阻；二是外接運(yùn)算放大器。DAC的選擇（7）輸出模式在輸出引腳上接負(fù)載電阻進(jìn)行電流電壓轉(zhuǎn)換,輸出阻抗高，一般很少用。外接運(yùn)算放大器進(jìn)行電流電壓轉(zhuǎn)換,在電路構(gòu)成基本上與內(nèi)置放大器的電壓輸出型DAC相同。由于DAC的建立時(shí)間加入了運(yùn)算放大器的延遲,響應(yīng)速度變慢。此外,運(yùn)算放大器因輸出引腳的內(nèi)部電容而容易起振,有時(shí)必須作相

9、位補(bǔ)償。滿幅度輸出(Rail toRail，也稱軌對軌輸出)是業(yè)界出現(xiàn)的新概念，最先應(yīng)用于運(yùn)算放大器領(lǐng)域，指輸出電壓的幅度可達(dá)輸入電壓范圍，在DAC中一般是指輸出信號范圍可達(dá)到電源電壓范圍。DAC的選擇（8）工作控制 有的DAC不帶寄存器，不需要外部的傳輸控制信號，數(shù)字量的任何變化將立即反映為模擬輸出量的變化，即直通。許多DAC都設(shè)計(jì)成直接與微控制器或微處理器連接，內(nèi)部有用于工作控制的寄存器，需要外部的微控制器或微處理器的寄存器配置。有的還需要片選、鎖存、電平轉(zhuǎn)換等控制。DAC的選擇（9）功耗一般來說，CMOS工藝的芯片功耗較低，對于如電池供電的手持系統(tǒng)等對功耗要求比較高的場合一定要注意功耗指

10、標(biāo)。5.1.3 DAC的應(yīng)用5.1.3 DAC的應(yīng)用1.帶四路輸出的串行8位D/A轉(zhuǎn)換器TLC5620TLC5620是美國德州儀器公司生產(chǎn)的8位串行DAC，有四路獨(dú)立的電壓輸出和獨(dú)立的基準(zhǔn)源，其輸出可編程為1倍或2倍，只需單電源供電, 具有上電復(fù)位功能。其引腳圖如圖5.1.1所示，引腳功能如表5.1.1所述。圖5.1.1 TLC5620的引腳圖DAC的應(yīng)用表5.1.1 TLC5620的引腳功能DAC的應(yīng)用串行輸入數(shù)據(jù)可通過連續(xù)11個(gè)時(shí)鐘輸入或通過兩組8個(gè)時(shí)鐘輸入兩種情況，下面分別說明。串行輸入數(shù)據(jù)通過連續(xù)11個(gè)時(shí)鐘輸入的情況：在LDAC為低電平，LOAD為高電平時(shí)，串行輸入數(shù)據(jù)DATA在時(shí)鐘C

11、LK的下降沿送入TLC5620輸入寄存器，在完成所有的數(shù)據(jù)輸入后，通過LOAD的一個(gè)低脈沖再將數(shù)據(jù)輸出到所選擇的輸出通道，其時(shí)序波形如圖5.1.2所示。DAC的應(yīng)用在LDAC為高電平，LOAD為高電平時(shí)，串行輸入數(shù)據(jù)DATA在時(shí)鐘CLK的下降沿送入TLC5620輸入寄存器，在完成所有的數(shù)據(jù)輸入后，通過LOAD的一個(gè)低脈沖再將數(shù)據(jù)輸出到內(nèi)部鎖存器中，需要通過LDAC的一個(gè)低脈沖將數(shù)據(jù)輸出到所選擇的輸出通道，其時(shí)序波形如圖5.1.3所示。DAC的應(yīng)用串行輸入數(shù)據(jù)通過兩組8個(gè)時(shí)鐘輸入的情況：第1組8個(gè)時(shí)鐘將A1、A0、RNG輸入到TLC5620的輸入寄存器，第2組8個(gè)時(shí)鐘將8位輸入數(shù)據(jù)（D7D0）輸

12、入到輸入寄存器。當(dāng)LDAC為低電平時(shí)，由LOAD控制的輸出如圖5.1.4所示。串行輸入數(shù)據(jù)通過兩組8個(gè)時(shí)鐘輸入的情況：DAC的應(yīng)用當(dāng)LDAC為高電平時(shí)，由LDAC控制的輸出如圖5.1.5所示。 DAC的應(yīng)用在使用中，TLC5620輸出電路一般需要加入如圖5.1.6所示的輸出緩沖電路。電阻R取值應(yīng)大于10K。DAC的應(yīng)用2. 12位電壓輸出D/A轉(zhuǎn)換器TLV5613 TLV5613是一個(gè)基于電阻串結(jié)構(gòu)的12位、單電源數(shù)模轉(zhuǎn)換器。它包含一個(gè)8位并行輸入接口、速度和掉電控制邏輯、一個(gè)電阻串以及一個(gè)軌到軌輸出緩沖器。主要特點(diǎn)如下： 8位并行輸入接口，方便與通用微控制器接口。12位的數(shù)據(jù)采用兩次輸入（8

13、位最低位4個(gè)最高位）。輸出電壓具有2倍增益。具有可編程的建立時(shí)間；可編程的建立時(shí)間與功耗有一定的關(guān)系：快速方式時(shí)1s/4.2mW，慢速方式時(shí)3.5s/1.2mW。讓設(shè)計(jì)者在速度和功能的關(guān)系上可作最佳選擇。較寬的電源電壓范圍：單電源2.7V到5.5V。同步或異步刷新全溫度范圍單調(diào)變化有20腳的SOIC封裝（包括DW和PW兩種SOIC封裝），標(biāo)準(zhǔn)的商業(yè)和工業(yè)級溫度范圍。DAC的應(yīng)用TLV5613可用于數(shù)字伺服控制環(huán)路，電池供電的測試儀表，數(shù)字偏移和增益調(diào)整，工業(yè)過程控制，語音合成，機(jī)械和移動控制器件，大容量存儲器件等應(yīng)用中。TLV5613的引腳圖如圖5.1.7所示。引腳功能如表5.1.6所述DAC

14、的應(yīng)用圖5.1.8為TLV5613與微控制器AT89C51的典型接口電路。本電路中，TLV5613的片選腳CS直接由AT89C51的I/O腳進(jìn)行選擇。在使用中，可采用譯碼器產(chǎn)生的片選信號來選擇。LDAC被保持為高電位，因此由控制寄存器中的RLDAC位來控制刷新輸出電壓。將PWD接到DADD，使硬件掉電方式處于永久無效狀態(tài)。DAC的應(yīng)用為了達(dá)到最好的性能，建議GND、AVDD和DVDD采用不同電源平面，兩個(gè)正電源平面（AVDD和DVDD）必須用一個(gè)鐵氧體磁環(huán)連接到同一點(diǎn)。建議在DVDD和GND之間接入一個(gè)100nF的陶瓷電容，在AVDD和GND之間接入一個(gè)1F的鉭電容，并要盡可能靠近電源引腳。模

15、擬信號和數(shù)字信號必須盡可能分隔得遠(yuǎn)一些。為了避免串?dāng)_，模擬輸出引線和數(shù)字輸入引線不能平行布置。DAC的應(yīng)用3. 雙緩沖輸入的14位D/A轉(zhuǎn)換器AD7535AD7535是美國模擬器件公司（ADI）生產(chǎn)的具有雙緩沖輸入的14位DAC產(chǎn)品。AD7535具有標(biāo)準(zhǔn)的片選和儲存器寫邏輯，是和微處理器接口完全兼容的，它的高字節(jié)輸入寄存器（6位）和低字節(jié)輸入寄存器（8位）可以分別控制數(shù)據(jù)輸入，無論是和8位微處理器還是和16位微處理器接口都非常方便。DAC的應(yīng)用AD7535主要由14位DAC變換器、14位DAC寄存器、6位加8位數(shù)據(jù)寄存器及控制接口邏輯組成。內(nèi)部結(jié)構(gòu)如圖5.1.9所示。DAC的應(yīng)用AD7535主

16、要有三種封裝：DIP，LCCC和PLCC，均為28個(gè)引腳，且引腳排列順序相同。排列DIP封裝的引腳排列如圖5.1.10所示。引腳功能AD7535與89C51單片機(jī)接口 AD7535與89C51單片機(jī)接口時(shí)，14位數(shù)據(jù)必須分別加載到高6位和低8位數(shù)據(jù)輸入寄存器。89C51的8位數(shù)據(jù)總線即要和高6位連，又要和低8位連。 AD7535與89C51單片機(jī)接口圖5.1.11中AT89C51單片機(jī)的8位數(shù)據(jù)總線P0.0P0.7和AD7535的低8位數(shù)據(jù)輸入線順序相連，并且P0.0P0.5低6位總線同時(shí)還和AD7535的高6位數(shù)據(jù)輸入（DB8DB15）相連。通過74SL138譯碼器對89C51單片機(jī)的高三位

17、地址線譯碼選通/CSMSB、/CSLSB、/LDAC，所以AD7535高6位和低8位數(shù)據(jù)的輸入及D/A轉(zhuǎn)換的啟動，對89C51單片機(jī)就相當(dāng)于三個(gè)“只寫”外部RAM單元，可見接口設(shè)計(jì)是非常簡單的。AD7535高6位寄存器/CSMSB單元地址為2000H，低8位寄存器/CSLSB單元地址為4000H，14位數(shù)據(jù)的高6位數(shù)據(jù)放在89C51單片機(jī)內(nèi)部RAM的20H單元的低6位，轉(zhuǎn)換數(shù)據(jù)的低8位放在21H單元。 接口程序AD7535的D/A轉(zhuǎn)換接口程序如下：DAC: MOV DPTR,#2000H；高6位數(shù)據(jù)輸入寄存器地址 MOV A,20H；高6位數(shù)據(jù)送入輸入寄存器 MOVX DPTR,A MOV D

18、PTR,#4000H ；低8位數(shù)據(jù)輸入寄存器地址 MOV A,21H ；低8位數(shù)據(jù)送入輸入寄存器 MOVX DPTR,A MOV DPTR,#6000H ；啟動AD7535的14位D/A MOVX DPTR,A；轉(zhuǎn)換5.2 模/數(shù)轉(zhuǎn)換器5.2 模/數(shù)轉(zhuǎn)換器模數(shù)轉(zhuǎn)換器是將時(shí)間連續(xù)和幅值連續(xù)的模擬輸入信號轉(zhuǎn)換為時(shí)間離散、幅值也離散的N位二進(jìn)制數(shù)字輸出信號的電路。模數(shù)轉(zhuǎn)換器（ADC）一般要經(jīng)過采樣、保持、量化及編碼四個(gè)過程。在實(shí)際電路中，有些過程是合并進(jìn)行的，如采樣和保持、量化和編碼在轉(zhuǎn)換過程中是同時(shí)實(shí)現(xiàn)的。5.2.1 ADC的分類5.2.1 ADC的分類按工作原理不同，ADC可以分為直接型ADC和

19、間接型ADC。直接型ADC可直接將模擬信號轉(zhuǎn)換成數(shù)字信號，這類轉(zhuǎn)換器工作速度快。直接型ADC主要有并行比較型/串行比較型ADC、反饋比較型ADC和逐次逼近型ADC。而間接型ADC先將模擬信號轉(zhuǎn)換成中間量（如時(shí)間、頻率等），然后再將中間量轉(zhuǎn)換成數(shù)字信號，轉(zhuǎn)換速度比較慢。間接型ADC主要有積分型ADC、-型ADC和壓頻變換型ADC。下面是以上幾種ADC的基本原理及特點(diǎn)的簡要介紹。ADC的分類（1）積分型模數(shù)轉(zhuǎn)換器積分型ADC是將輸入電壓轉(zhuǎn)換成時(shí)間(脈沖寬度信號)或頻率(脈沖頻率),然后由定時(shí)器/計(jì)數(shù)器獲得數(shù)字值。其優(yōu)點(diǎn)是用簡單電路就能獲得高分辨率, 并且具有抑制高頻噪聲和固定的低頻干擾（如50Hz

20、或60Hz）的能力。積分型模數(shù)轉(zhuǎn)換器可用于噪聲惡劣的工業(yè)環(huán)境以及對轉(zhuǎn)換速率要求不高的應(yīng)用（如熱電偶輸出的量化等）。由于積分型模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換精度依賴于積分時(shí)間,因此采樣速度和帶寬都非常低，但精度可以做得很高。積分型模數(shù)轉(zhuǎn)換器是應(yīng)用最為廣泛的模數(shù)轉(zhuǎn)換器，這樣的器件如Intersil公司的ICL7106、ICL7107、ICL7109、ICL7126、ICL7135；ADI公司的AD7550、AD7552、AD7555；Motorola的MC14433等。ADC的分類（2）逐次逼近型模數(shù)轉(zhuǎn)換器逐次比較型ADC主要由一個(gè)比較器和DAC通過逐次比較邏輯構(gòu)成?？刂七壿嬰娐肥紫劝阎鸫伪平拇嫫鞯淖罡呶恢?

21、，其它位置0，這個(gè)數(shù)經(jīng)數(shù)模轉(zhuǎn)換后得到的電壓值與輸入信號進(jìn)行比較。比較器的輸出反饋到逐次逼近寄存器，并在下一次比較前對數(shù)模轉(zhuǎn)換的輸入值進(jìn)行修正。在邏輯控制電路的時(shí)鐘驅(qū)動下，不斷進(jìn)行比較和移位操作，直到完成最低有效位（LSB）的轉(zhuǎn)換。可見，逐次逼近型模數(shù)轉(zhuǎn)換器在1個(gè)時(shí)鐘周期內(nèi)只能完成1位轉(zhuǎn)換，N位轉(zhuǎn)換需要N個(gè)時(shí)鐘周期。逐次逼近型模數(shù)轉(zhuǎn)換器的優(yōu)點(diǎn)是原理簡單，便于實(shí)現(xiàn)，功耗低；缺點(diǎn)是采樣速率不高，輸入帶寬也較低。多用于中速率而分辨率要求較高的場合。ADC0801ADC0805、AD574A、ADC140、ADC1131、ADC803、ADC804等均是逐次逼近型模數(shù)轉(zhuǎn)換器。ADC的分類（3）并行比較型

22、模數(shù)轉(zhuǎn)換器并行比較型ADC采用多個(gè)比較器,僅作一次比較而實(shí)行轉(zhuǎn)換,速度極快，又稱閃速型模數(shù)轉(zhuǎn)換器。模擬輸入信號被同時(shí)加到2N-1個(gè)鎖存比較器。每個(gè)鎖存比較器的參考電壓由電阻網(wǎng)絡(luò)或電容網(wǎng)絡(luò)構(gòu)成的分壓器引出（輸入相鄰鎖存比較器的參考電壓相差一個(gè)最低有效位）。模擬信號輸入時(shí)，參考電壓比模擬信號低的那些比較器均輸出高電平（邏輯1），反之輸出低電平（邏輯0）。這樣得到的數(shù)碼送入譯碼邏輯電路，從而得到二進(jìn)制數(shù)字輸出信號。為減小轉(zhuǎn)換誤差，并行比較型ADC內(nèi)部的電阻網(wǎng)絡(luò)中的多數(shù)電阻的值必須一致，但在單芯片上生成高精度的電阻并不容易。目前并行比較型ADC大多采用電容網(wǎng)絡(luò)，用低廉成本制成高精度ADC。盡管閃爍型轉(zhuǎn)

23、換器具有極快的速度（最高采樣速率達(dá)1GHz），但其分辨率受限于管芯尺寸、過大的輸入電容以及數(shù)量巨大的比較器所產(chǎn)生的功率消耗。結(jié)構(gòu)重復(fù)的并行比較器之間還要求精密地匹配，因此任何失配都會造成靜態(tài)誤差，如使輸入失調(diào)電壓增大或輸入失調(diào)電流增大。其優(yōu)點(diǎn)是轉(zhuǎn)換速率極高, 適用于視頻ADC等速度特別高的領(lǐng)域。由于n位的轉(zhuǎn)換需要2n個(gè)比較器，因此電路規(guī)模較大，價(jià)格高。如TLC5510。ADC的分類（4）串行比較型模數(shù)轉(zhuǎn)換器串行比較型ADC結(jié)構(gòu)上介于并行型ADC和逐次比較型ADC之間，最典型的是由2個(gè)n/2位的并行型ADC配合DAC組成，用兩次比較實(shí)行轉(zhuǎn)換，所以稱為半閃速型。還有分成三步或多步實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的AD

24、C，叫做分級型ADC，而從轉(zhuǎn)換時(shí)序角度又可稱為流水線型ADC，這類ADC多數(shù)加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運(yùn)算而進(jìn)行修正的功能。這類ADC的速度比逐次逼進(jìn)型ADC快，但電路規(guī)模比并行比較型ADC小。ADC的分類（5）-型模數(shù)轉(zhuǎn)換器-模數(shù)轉(zhuǎn)換器又稱為過采樣模數(shù)轉(zhuǎn)換器。-型ADC由積分器、比較器、1位DAC和數(shù)字濾波器等組成。原理上近似于積分型，將輸入電壓轉(zhuǎn)換成時(shí)間(脈沖寬度)信號，用數(shù)字濾波器處理后得到數(shù)字值。窄帶信號送入-模數(shù)轉(zhuǎn)換器后被以非常低的分辨率（1位）進(jìn)行量化，但采樣頻率卻非常高。經(jīng)過數(shù)字濾波處理后，這種過采樣被降低到一個(gè)比較低的采樣率；同時(shí)模數(shù)轉(zhuǎn)換器的分辨率（即動態(tài)范圍）被提高到16位或

25、更高。-模數(shù)轉(zhuǎn)換器的優(yōu)點(diǎn)是低價(jià)格、高性能（高分辨率），缺點(diǎn)是采樣速率較低，輸入帶寬比較窄。-模數(shù)轉(zhuǎn)換器主要用于高精度數(shù)據(jù)采集，特別是數(shù)字音響系統(tǒng)、多媒體、地震勘探儀器、聲納等電子測量領(lǐng)域。如AD7715。ADC的分類（6）壓頻變換型模數(shù)轉(zhuǎn)換器壓頻變換型ADC是通過間接轉(zhuǎn)換方式實(shí)現(xiàn)模數(shù)轉(zhuǎn)換的。首先將輸入的模擬信號轉(zhuǎn)換成頻率，然后用計(jì)數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。從理論上講只要采樣的時(shí)間能夠滿足輸出分辨率要求的累積脈沖個(gè)數(shù)的寬度，壓頻變換型ADC 的分辨率幾乎可以無限增加。壓頻變換型的優(yōu)點(diǎn)是分辯率高、功耗低、價(jià)格低，但是需要外部計(jì)數(shù)電路共同完成模數(shù)轉(zhuǎn)換。如AD650。ADC的分類（7）流水線模數(shù)轉(zhuǎn)換器模

26、數(shù)轉(zhuǎn)換器采用多個(gè)低精度的閃爍型模數(shù)轉(zhuǎn)換器采樣信號進(jìn)行分級量化，然后將各級的量化結(jié)果組合起來，構(gòu)成一個(gè)高精度的量化輸出。每一級由采樣/保持電路、低分辨率模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器以及求和電路構(gòu)成。流水線模數(shù)轉(zhuǎn)換器中各級電路分別有自己的跟蹤/保持電路，因此，當(dāng)信號傳遞給次級電路后本級電路的跟蹤/保持器就可釋放出來處理下一次采樣。允許流水線各級同時(shí)對多個(gè)采樣進(jìn)行處理。這樣就提高了整個(gè)電路的吞吐能力，一次采樣可在一個(gè)時(shí)鐘周期內(nèi)完成。流水線模數(shù)轉(zhuǎn)換器的優(yōu)點(diǎn)是高速、高分辨率、低功耗、小尺寸。缺點(diǎn)是輸入信號必須穿過數(shù)級電路，有流水延遲；與其它轉(zhuǎn)換技術(shù)相比，對外部元器件要求高、印制板布線更敏感。流水線模數(shù)轉(zhuǎn)換器主

27、要用于瞬態(tài)信號處理、快速波形存儲與記錄、高速數(shù)據(jù)采集、視頻信號量化及高速數(shù)字通訊技術(shù)等領(lǐng)域。ADC的主要技術(shù)指標(biāo)5.2.2 ADC的主要技術(shù)指標(biāo)（1）轉(zhuǎn)換精度（2）轉(zhuǎn)換速率（3）量化誤差（4）孔徑延遲時(shí)間（5）抗干擾能力ADC的主要技術(shù)指標(biāo)（1）轉(zhuǎn)換精度轉(zhuǎn)換精度主要由分辯率和轉(zhuǎn)換誤差來描述。其中以分辨率為決定因素。分辯率是指數(shù)字量變化一個(gè)最小量時(shí)模擬信號的變化量。定義為輸入電壓的最大值與2n的比值。如輸入數(shù)字位數(shù)n8bit，輸入電壓ViVREF5V，則分辨率為。轉(zhuǎn)換誤差是指實(shí)際輸出數(shù)字量與理想值之間的相對誤差，常以最低有效位（LSB）的倍數(shù)來表示。如轉(zhuǎn)換誤差，則表明實(shí)際輸出的數(shù)字量與理論值之間

28、的相對誤差小于最低位的一半。器件手冊中的給出的轉(zhuǎn)換誤差是有條件要求的，若環(huán)境溫度和電源情況惡劣，轉(zhuǎn)換誤差將明顯增大。ADC的主要技術(shù)指標(biāo)（2）轉(zhuǎn)換速率轉(zhuǎn)換速率是指完成一次從模擬信號輸入到獲得穩(wěn)定的數(shù)字信號所需的時(shí)間的倒數(shù)。積分型ADC的轉(zhuǎn)換時(shí)間是毫秒級，屬低速ADC；逐次比較型ADC是微秒級，屬中速ADC；并行比較/串行比較型ADC可達(dá)到納秒級。有人將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率，其實(shí)二者有一定的區(qū)別。采樣速率是指兩次模數(shù)轉(zhuǎn)換的間隔時(shí)間的倒數(shù)。為了保證轉(zhuǎn)換的正確完成，采樣速率必須小于或等于轉(zhuǎn)換速率。采樣速率常用單位是Ksps和Msps,分別表示每秒采樣數(shù)千次和數(shù)百萬次。ADC的主要技術(shù)指標(biāo)（

29、3）量化誤差量化誤差是由ADC的有限分辯率而引起的誤差。定義為有限分辯率ADC的階梯狀轉(zhuǎn)移特性曲線與無限分辯率ADC（理想的ADC）的轉(zhuǎn)移特性曲線（直線）之間的最大偏差。通常是1個(gè)或半個(gè)最小數(shù)字量的模擬變化量，表示為1LSB或1/2LSB。ADC的主要技術(shù)指標(biāo)（4）孔徑延遲時(shí)間孔徑延遲時(shí)間是指對ADC發(fā)出采樣命令的采樣時(shí)鐘邊沿（上升沿或下降沿）與實(shí)際開始采樣的時(shí)刻之間的時(shí)間間隔。ADC的主要技術(shù)指標(biāo)（5）抗干擾能力通常輸入ADC的模擬信號是由傳感器、傳輸線和信號調(diào)理電路提供的。多數(shù)情況下，ADC所處的環(huán)境比較惡劣，所以在多數(shù)應(yīng)用系統(tǒng)設(shè)計(jì)中，選取ADC時(shí)，還需考慮抗干擾能力。一般來說，積分時(shí)間選

30、取恰當(dāng)，積分型ADC的抗干擾能力較強(qiáng)。其他指標(biāo)還有：絕對精度、相對精度、微分非線性、積分非線性、總諧波失真、偏移誤差、線性度等。ADC的主要技術(shù)指標(biāo)5.2.3 ADC的選擇ADC的種類繁多，在進(jìn)行電路系統(tǒng)設(shè)計(jì)時(shí)，和前面介紹的DAC的選擇一樣，需要綜合考慮很多因素，如系統(tǒng)的技術(shù)指標(biāo)、成本、功耗、安裝等。從5.2.2節(jié)介紹的ADC的主要技術(shù)指標(biāo)可知，首先應(yīng)該考慮的是ADC的轉(zhuǎn)換精度和轉(zhuǎn)換速率。同時(shí)還需考慮數(shù)字接口方式、電源、基準(zhǔn)電壓、是否需要采樣保持電路、工作控制、溫度穩(wěn)定性、功耗、封裝和成本等。（1）轉(zhuǎn)換精度主要根據(jù)轉(zhuǎn)換速率中的主要決定因素分辨率來選取，而分辨率是由ADC輸出的數(shù)字有效位數(shù)決定的

31、，所以一般根據(jù)ADC輸出的數(shù)字有效位數(shù)來估算轉(zhuǎn)換精度。輸出的數(shù)字有效位數(shù)主要有4位，6位，8位，10位，12位，14位，16位乃至24位，BCD碼輸出的有位、位、位等。估算ADC的位數(shù)時(shí)，應(yīng)考慮和系統(tǒng)其他環(huán)節(jié)的精度相適應(yīng)，并留有余地，一般至少要求比總精度的要求的最低分辨率搞1位，太高的精度可能會使器件的價(jià)格大幅度增加。ADC的主要技術(shù)指標(biāo)（2）轉(zhuǎn)換速率根據(jù)5.2.2節(jié)ADC的轉(zhuǎn)換速率可知，轉(zhuǎn)換速率主要有三個(gè)等級：低速ADC，毫秒級；中速ADC，微秒級；高速ADC，納秒級。需要根據(jù)系統(tǒng)的具體要求選取，如模擬信號的變化快慢，數(shù)字信號處理的速度等。ADC的主要技術(shù)指標(biāo)（3）數(shù)字接口方式數(shù)字接口有并行

32、、串行之分，串行接口又有SPI、I2C、SM等多種不同標(biāo)準(zhǔn)。數(shù)值編碼通常是二進(jìn)制碼，也有BCD碼、雙極性的補(bǔ)碼和偏移碼等。ADC的主要技術(shù)指標(biāo)（4）通道數(shù)常見的多通道ADC有一個(gè)公共的ADC模塊，有多個(gè)輸入通道，由一個(gè)多路轉(zhuǎn)換開關(guān)實(shí)現(xiàn)分時(shí)轉(zhuǎn)換。而有的單芯片內(nèi)部含有多個(gè)ADC模塊，可同時(shí)實(shí)現(xiàn)多路信號的轉(zhuǎn)換。 ADC的主要技術(shù)指標(biāo)（5）采樣保持一般來說，直流和變化非常緩慢的信號可不用采樣保持電路，其他情況都應(yīng)加采樣保持。ADC的主要技術(shù)指標(biāo)（6）參考電壓參考電壓對ADC精度，特別是數(shù)據(jù)穩(wěn)定性影響甚大，宜選用高性能基準(zhǔn)電壓源。如MC1403，LM336，TL431等。ADC的應(yīng)用5.2.4 ADC的

33、應(yīng)用1.帶有多路復(fù)用的BCD輸出的位ADCICL71352. 8位半閃速結(jié)構(gòu)高速模數(shù)轉(zhuǎn)換器TLC55103.帶有自校正功能的-型A/D 轉(zhuǎn)換器AD7705/064. 12位逐次逼近型串行模數(shù)轉(zhuǎn)換器TLC2543ADC的應(yīng)用1.帶有多路復(fù)用的BCD輸出的位ADCICL7135ICL7135是采用CMOS工藝制作的雙斜積分式位A/D轉(zhuǎn)換器。ICL7135精度高、抗干擾性能好、價(jià)格低，應(yīng)用十分廣泛。ICL7135具有如下主要特點(diǎn)：在每次A/D轉(zhuǎn)換前，內(nèi)部電路能夠自動進(jìn)行調(diào)零操作。能夠自動判斷輸入信號的極性，具有數(shù)據(jù)保持功能。輸入阻抗達(dá)109以上，對被測電路幾乎沒有影響輸出電流典型值1pA。所有輸出電

34、平與 TTL 電平兼容。有過量程（OR)和欠量程（UR)標(biāo)志信號輸出，可用作自動量程轉(zhuǎn)換的控制信號。滿度測量量程為2000個(gè)字，在該范圍內(nèi)，轉(zhuǎn)換精度為1字。輸出為動態(tài)掃描BCD碼。對外提供六個(gè)輸入,輸出控制信號(R/H,BUSH,ST,POL,OR,UR),因此除用于數(shù)字電壓表外,還能與異步接收/發(fā)送器,微處理器或其它控制電路連接使用。以閃爍方式表示超量程狀態(tài)。ADC的應(yīng)用ICL7135一次A/D轉(zhuǎn)換周期分為四個(gè)階段：自動調(diào)零（AZ）；被測電壓積分（INT）；基準(zhǔn)電壓反積分（DE）；積分回零（ZI）。各階段工作過程如下： 自動調(diào)零（AZ）。在該階段，內(nèi)部IN+和IN-輸入與引腳斷開，且在內(nèi)部連

35、接至模擬地。比較器的輸出連接到積分器的反向輸入端，同時(shí)緩沖器的輸入端和積分器的正向輸入端連到一起。反饋環(huán)路給自動調(diào)零電容充電，以補(bǔ)償緩沖放大器、積分器和比較器的失調(diào)電壓。參考電容連接到參考電壓，并充電到參考電壓。除過量程讀的情況外，該階段至少需要9800個(gè)時(shí)鐘周期。在過量程讀的情況下，擴(kuò)展的積分器回零階段將使該階段減少至3800個(gè)時(shí)鐘周期。 模擬輸入積分（INT）。BUSY輸出變?yōu)楦唠娖?，自動調(diào)零環(huán)路被打開，內(nèi)部的IN+和IN-輸出端連接至外部引腳。積分電容充電電壓正比于輸入的差分信號電壓和積分時(shí)間。該階段精確的需要10000時(shí)鐘周期。ADC的應(yīng)用 基準(zhǔn)電壓反積分（DE）。內(nèi)部IN-連接至模擬

36、地，IN+跨接至先前已充電的基準(zhǔn)電容上，積分器對基準(zhǔn)電壓積分。當(dāng)積分器輸出返回至零，BUSY 信號變低。ICL7135內(nèi)部的十進(jìn)制計(jì)數(shù)器在此階段對時(shí)鐘脈沖計(jì)數(shù)，其計(jì)數(shù)值為10000Vi VREF，即為模擬輸入的AD轉(zhuǎn)換結(jié)果。該階段最大需要20001個(gè)時(shí)鐘周期。 積分器回零（ZI）。內(nèi)部的IN-連接到模擬地，系統(tǒng)接成閉環(huán)以便使積分器輸出返回到零。該階段一般需100200個(gè)時(shí)鐘周期。ADC的應(yīng)用28腳DIP封裝的ICL7135的引腳如圖5.2.1所示。其引腳功能如表5.2.1所述。引腳功能ADC的應(yīng)用下面詳細(xì)介紹主要引腳的使用：位驅(qū)動信號D5D1（12、17、18、19、20腳）。每一位驅(qū)動信號分

37、別輸出一個(gè)正脈沖信號，脈沖寬度為200個(gè)時(shí)鐘周期，其中D5對應(yīng)萬位選通，以下依次為千、百、十、個(gè)位。在正常輸入情況下，D5D1輸出連續(xù)脈沖。當(dāng)輸入電壓過量程時(shí)，D5D1在自動調(diào)零（AZ）階段開始時(shí)只分別輸出一個(gè)脈沖，然后一直處于低電平，直至基準(zhǔn)電壓反積分（DE）階段開始時(shí)才輸出連續(xù)脈沖。利用這個(gè)特性，可使顯示器在轉(zhuǎn)換過程中產(chǎn)生一亮一暗的現(xiàn)象。ADC的應(yīng)用B8、B4、B2、B1（16、15、14、13腳）。該四腳為轉(zhuǎn)換結(jié)果BCD碼輸出引腳，采用動態(tài)掃描輸出方式，即當(dāng)位選信號D5=“1”時(shí)，該四腳的信號為萬位數(shù)的內(nèi)容，D4=“1”時(shí)為千位數(shù)內(nèi)容，其余依次類推。在個(gè)、十、百、千四位數(shù)的內(nèi)容輸出時(shí)，B

38、CD碼范圍為00001001，對于萬位數(shù)只有0和1兩種狀態(tài)，所以其輸出的BCD碼為“0000”和“0001”。當(dāng)輸入電壓過量程時(shí)，各位數(shù)輸出全部為零。ADC的應(yīng)用BUSY（21腳）。在雙積分階段（被測電壓積分和基準(zhǔn)電壓反積分），BUSY為高電平，其它時(shí)間為低電平。ICL7135內(nèi)部規(guī)定被測電壓積分時(shí)間固定為10001個(gè)時(shí)鐘脈沖時(shí)間，基準(zhǔn)電壓反積分時(shí)間長度與被測電壓的大小成比例。因此利用BUSY功能，可以實(shí)現(xiàn)A/D轉(zhuǎn)換結(jié)果的遠(yuǎn)距離雙線傳送，其還原方法是將BUSY和CLK相與后，送計(jì)數(shù)器計(jì)數(shù)，總計(jì)數(shù)減去10001就可得到原來的轉(zhuǎn)換結(jié)果。ADC的應(yīng)用POL（23腳）。該信號用來指示輸入電壓的極性。當(dāng)

39、輸入電壓為正，則POL等于“1”，反之則等于“0”。該信號在基準(zhǔn)電壓反積分（DE）階段開始時(shí)變化，并維持一個(gè)A/D轉(zhuǎn)換周期。R/H（25腳）。當(dāng)R/H=“1”（該腳懸空時(shí)為“1”）時(shí)，ICL7135處于連續(xù)轉(zhuǎn)換狀態(tài)，每40002個(gè)時(shí)鐘周期完成一次A/D轉(zhuǎn)換。若R/H由“1”變“0”，則ICL7135在完成本次A/D轉(zhuǎn)換后進(jìn)入保持狀態(tài)，此時(shí)輸出為最后一次轉(zhuǎn)換結(jié)果，不受輸入電壓變化的影響。因此利用R/H端的功能可以使數(shù)據(jù)有保持功能。若把R/H端用作啟動功能時(shí)，只要在該端輸入一個(gè)正脈沖（寬度300ns），轉(zhuǎn)換器就從自動調(diào)零階段開始進(jìn)行A/D轉(zhuǎn)換。注意：第一次轉(zhuǎn)換周期中的自動調(diào)零階段時(shí)間為900110

40、001個(gè)時(shí)鐘脈沖，這是由于啟動脈沖和內(nèi)部計(jì)數(shù)器狀態(tài)不同步造成的。ADC的應(yīng)用STR（26腳）。每次A/D轉(zhuǎn)換周期結(jié)束后，STR腳都輸出5個(gè)負(fù)脈沖，其輸出時(shí)間對應(yīng)于每個(gè)周期開始時(shí)的5個(gè)位選信號正脈沖的中間，STR負(fù)脈沖寬度等于1/2時(shí)鐘周期，第一個(gè)STR負(fù)脈沖在上次轉(zhuǎn)換周期結(jié)束后101個(gè)時(shí)鐘周期產(chǎn)生。因?yàn)槊總€(gè)位選信號（D5D1）的正脈沖寬度為200個(gè)時(shí)鐘周期（只有自動調(diào)零和基準(zhǔn)電壓反積分階段開始時(shí)的第一個(gè)D5的脈沖寬度為201個(gè)CLK周期），所以STR負(fù)脈沖之間相隔也是200個(gè)時(shí)鐘周期。需要注意的是，若上一周期為保持狀態(tài)（R/H=“0”），則ST無脈沖信號輸出。STR信號主要用來控制將轉(zhuǎn)換結(jié)果向

41、外部鎖存器、UARTs或微處理器進(jìn)行傳送。ADC的應(yīng)用OR（27腳）。當(dāng)輸入電壓超出量程范圍（20000），OR將會變高。該信號在BUSY信號結(jié)束時(shí)變高。在基準(zhǔn)電壓反積分階段開始時(shí)變低。UR（28腳）。當(dāng)輸入電壓等于或低于滿量程的9%（讀數(shù)為1800），則一當(dāng)BUSY信號結(jié)束，UR將會變高。該信號在被測電壓積分階段開始時(shí)變低。ADC的應(yīng)用ICL7135的基本應(yīng)用。只要附加譯碼器，數(shù)碼顯示器，驅(qū)動器及電阻電容等元件，ICL7135就可組成一個(gè)位的數(shù)字表頭,如圖5.2.2所示。該數(shù)字表頭具有較高的性能指標(biāo)，可廣泛應(yīng)用于數(shù)字電壓表、臺式數(shù)字萬用表、智能測量儀器和其他高精度高分辨率的測試系統(tǒng)中。ADC

42、的應(yīng)用ICL7135與單片機(jī)的簡單接口。在不考慮占用單片機(jī)I/O的情況下，ICL7135與單片機(jī)的接口和編程都比較簡單。ICL7135與單片機(jī)的接口電路如圖5.2.3所示。ADC的應(yīng)用軟件設(shè)計(jì)時(shí)，先查詢?nèi)f位到個(gè)位的位驅(qū)動信號D5D1。當(dāng)D5為高電平時(shí)，讀出B8、B4、B2、B1即為萬位的BCD碼。相應(yīng)地，依次在D4D1為高電平時(shí)，讀出B8、B4、B2、B1即千位到個(gè)位的BCD碼，通過判斷加在P3.2口上的POL電平的高低可知數(shù)據(jù)的正負(fù)。限于篇幅，這里不再祥述。另外，可利用ICL7135的“BUSY”輸出信號與單片機(jī)接口。下面將簡要介紹該接口方法。ADC的應(yīng)用在小型化儀表中，應(yīng)該以最少的元件完成

43、盡可能多的任務(wù)，AT89C51的I/O口是十分寶貴的。利用ICL7135的“BUSY”端，只要一個(gè)I/O和單片機(jī)內(nèi)部的一個(gè)定時(shí)器就可以把ICL7135的數(shù)據(jù)送入單片機(jī)。ICL7135是以雙積分方式進(jìn)行A/D轉(zhuǎn)換的電路。每個(gè)轉(zhuǎn)換周期分為四個(gè)階段（如圖5.2.4所示）： 自動調(diào)零階段信號（被測電壓）積分階段對基準(zhǔn)電壓進(jìn)行反積分階段積分回零階段ADC的應(yīng)用 “BUSY”輸出端高電平的寬度等于信號積分和基準(zhǔn)電壓反積分時(shí)間之和。ICL7135內(nèi)部規(guī)定積分時(shí)間固定為10001個(gè)時(shí)鐘脈沖時(shí)間，反積分時(shí)間長度與被測電壓的大小成比例。如果利用單片機(jī)內(nèi)部的計(jì)數(shù)器對ICL7135的時(shí)鐘脈沖計(jì)數(shù)，利用“BUSY”作為

44、計(jì)數(shù)器門控信號，控制計(jì)數(shù)器只能在“BUSY”為高電平時(shí)計(jì)數(shù)，將這段“BUSY”高電平時(shí)間內(nèi)計(jì)數(shù)器的內(nèi)容減去10001，其余數(shù)便等于被測電壓的數(shù)值。ADC的應(yīng)用ICL7135與AT89C51通過“BUSY”接口相連接的電路圖ADC的應(yīng)用圖5.2.5是ICL7135與AT89C51通過“BUSY”接口相連接的電路圖。若AT89C51的時(shí)鐘采用6MHz晶體，在不執(zhí)行MOVX指令的情況下，ALE是穩(wěn)定的1MHz頻率，經(jīng)過4分頻可得到250kHz的穩(wěn)定頻率，送入ICL7135時(shí)鐘輸入端，則ICL7135的轉(zhuǎn)換速率為每秒6.25次。ADC的應(yīng)用AT89C51定時(shí)器為16位計(jì)數(shù)器，最大計(jì)數(shù)值65535。在6

45、.25次/秒轉(zhuǎn)換速率條件下，滿度電壓輸入時(shí)，“BUSY”高電平的總寬度為30001個(gè)時(shí)鐘脈沖。而AT89C51內(nèi)部定時(shí)器的輸入頻率是500kHz，比ICL7135的時(shí)鐘頻率（250kHz）高1倍，在滿度電壓輸入時(shí)，定時(shí)器計(jì)數(shù)值為30001x2=60002，在定時(shí)器最大值范圍內(nèi)。在“BUSY”高電平期間定時(shí)器的數(shù)值除以2，再減去10001，余數(shù)便是被測電壓的數(shù)值。具體程序如下：程序ADC:JB INT0,ADC;等待“BUSY”下降沿MOV TL0,#0;計(jì)數(shù)器置初始值MOV TH0,#0SETB TR0;開始計(jì)數(shù)WAITH:JNB INT0, WAITH;等待“BUSY”上升沿WAITL:JB

46、 INT0, WAITLCLR TR0;停止計(jì)數(shù)CLR CMOV A,TL0;T0計(jì)數(shù)值除2RRC A;再轉(zhuǎn)移到R3，R2MOV R2,AMOV A,TH0RRC AMOV R3,ARETADC的應(yīng)用2. 8位半閃速結(jié)構(gòu)高速模數(shù)轉(zhuǎn)換器TLC5510TLC5510是TLC5510是美國德州儀器公司（TI）生產(chǎn)的8位半閃速結(jié)構(gòu)高速模數(shù)轉(zhuǎn)換器，最小采樣頻率為20MSPS。與閃速轉(zhuǎn)換器（flash converters）相比，半閃速結(jié)構(gòu)功耗更低，尺寸更小。半閃速結(jié)構(gòu)模數(shù)轉(zhuǎn)換器是通過兩步來實(shí)現(xiàn)轉(zhuǎn)換的，與閃速轉(zhuǎn)換器相比，大大減少比較器的數(shù)目。數(shù)據(jù)轉(zhuǎn)換的時(shí)間間隔典型值為2.5個(gè)時(shí)鐘周期。ADC的應(yīng)用TLC5

47、510工作電壓為單5V電源，典型功率消耗值為100mW。它還包含有內(nèi)部采樣和保持電路，具有高阻抗方式的并行輸入接口以及內(nèi)部標(biāo)準(zhǔn)分壓電阻?？梢詮?V的電源獲得2V滿度基準(zhǔn)電壓，大大簡化了外圍電路的設(shè)計(jì)?？膳cSony CXD1175互換。廣泛應(yīng)用于數(shù)字電視、醫(yī)學(xué)圖像、視頻會議、高速數(shù)據(jù)采集和QAM解調(diào)器等。ADC的應(yīng)用TLC5510INSLE封裝的引腳圖如圖5.2.6所示。TLC5510INSLE封裝的引腳定義典型應(yīng)用電路ADC的應(yīng)用圖5.2.7為TLC5510的典型應(yīng)用電路。圖中的FB1FB4為高頻磁珠，模擬供電電源AVDD經(jīng)FB1FB3為三部分模擬電路提供工作電流，以獲得更好的高頻去耦效果。A

48、DC的應(yīng)用使用TLC5510的一些注意事項(xiàng)：為了減少系統(tǒng)噪聲和干擾，外部模擬電路和數(shù)字電路應(yīng)當(dāng)隔離開并相互屏蔽。印制電路板應(yīng)當(dāng)大面積敷銅，分別使用模擬和數(shù)字地平面。模擬電源（VDDA）和地（AGND）以及模擬輸入（ANALOG IN）引腳應(yīng)當(dāng)與高頻引腳CLK和D0D7隔離開來。在印制電路板上，在模擬輸入（ANALOG IN）走線的兩側(cè)，最好敷上模擬地（AGND），供屏蔽。引腳AGND（模擬地）和DGND（數(shù)字地）在內(nèi)部未連接，需要在外部連接。VDDA至AGND和VDDD至DGND應(yīng)當(dāng)分別加上1F和0.01F去耦電容，并盡可能靠近相應(yīng)地器件引腳。對0.01F電容，推薦使用陶瓷電容。ADC的應(yīng)用3

49、.帶有自校正功能的-型A/D 轉(zhuǎn)換器AD7705/06AD7705/06 是美國模擬器件公司（ADI）推出的一款帶有自校正功能的-型A/D 轉(zhuǎn)換器，其總體結(jié)構(gòu)如圖5.2.8 所示。其內(nèi)部由多路模擬開關(guān)、緩沖器、可編程增益放大器（PGA）、-調(diào)制器、數(shù)字濾波器、基準(zhǔn)電壓輸入、時(shí)鐘電路及串行接口組成。其中串行接口由通訊寄存器、設(shè)置寄存器、時(shí)鐘寄存器、數(shù)據(jù)輸出寄存器、零點(diǎn)校正寄存器和滿程校正寄存器等寄存器組組成。該芯片還包括2通道差分輸入（AD7705）和3種偽差分通道輸入（AD7706）?？傮w結(jié)構(gòu)圖ADC的應(yīng)用AD7705/06 的PGA 可通過指令設(shè)定，對不同幅度的輸入信號實(shí)現(xiàn)1、2、4、8、1

50、6、32、64 和128 倍的放大，因此AD7705/06 芯片既可接受從傳感器送來的低電平輸入信號，亦可接受高電平（10V）信號，它運(yùn)用技術(shù)實(shí)現(xiàn)16 位無誤碼性能；它的輸出速度同樣可由指令設(shè)定，范圍由20Hz 到500Hz；它能夠通過指令設(shè)定對零點(diǎn)和滿程進(jìn)行校正；AD7705/06 與微處理器的數(shù)據(jù)傳送通過串行方式進(jìn)行，采用了節(jié)省口線的通訊方式，最少只占用微處理器的兩條I/O口線。ADC的應(yīng)用AD7705/06與單片機(jī)的接口非常方便，接口涉及到的引腳有/CS、SCLK、DOUT、DIN 和/DRDY。AD7705/06與單片機(jī)的接口有三線、四線、五線及多線方式。三線方式即使用DOUT、DIN

51、 及SCLK 引腳進(jìn)行控制，其中DOUT 和DIN 與單片機(jī)的串行口相連，用于數(shù)據(jù)的輸出和輸入，SCLK 用于輸入串行時(shí)鐘脈沖，/CS 始終為低電平。四線方式是使用DOUT、DIN 、SCLK及/CS 引腳進(jìn)行控制，/CS引腳可以由單片機(jī)的I/O口線控制。五線方式使用DOUT、DIN 、SCLK、/CS及/DRDY引腳進(jìn)行控制，/DRDY引腳也可以由單片機(jī)的I/O口線控制。在多線控制方式下，所有的接口引腳都由I/O來控制。ADC的應(yīng)用使用AT89C51 對AD7705/06 進(jìn)行控制的簡化電路圖ADC的應(yīng)用圖5.2.9 是使用AT89C51 對AD7705/06 進(jìn)行控制的簡化電路圖。AD77

52、05/06 的輸出信號連接到AT89C51 的RXD（P3.0）端,而AT89C51 的TXD(P3.1)端則為AD7705/06 提供時(shí)鐘信號。單片機(jī)還通過P1.0 引腳來控制/CS，通過P1.1 引腳來判斷/DRDY。ADC的應(yīng)用單片機(jī)利用串行口與AD7705/06 進(jìn)行通信，將串行口設(shè)定為工作方式0，即同步移位寄存器方式。使用中首先應(yīng)選中芯片AD7705/06，即將P1.1清零。接收數(shù)據(jù)時(shí)，首先要判斷P1.0 的引腳電平，若為低電平，則表明已有有效的轉(zhuǎn)換數(shù)據(jù)在芯片的數(shù)據(jù)輸出寄存器中，這樣，單片機(jī)置位REN1，此時(shí)，接收數(shù)據(jù)開始，當(dāng)接收到8 位數(shù)據(jù)時(shí)，中斷標(biāo)志位R1 置位，一次串行接收結(jié)束

53、，單片機(jī)自動停止發(fā)送移位脈沖，該8 位數(shù)據(jù)從串行口緩沖器讀入內(nèi)存，并使用軟件清除RI 標(biāo)志，單片機(jī)又開始發(fā)送移位脈沖，直到又收到8 位數(shù)據(jù)，則另一次串行接收結(jié)束。這樣，這次的8 位數(shù)據(jù)與剛才接收的高8 位數(shù)據(jù)組合成為16 位數(shù)據(jù)，即一次A/D 轉(zhuǎn)換的結(jié)果。這種接口方法直接利用了單片機(jī)本身的硬件資源，從而簡化了電路的設(shè)計(jì)。AD7705/06 的初始化程序 略ADC的應(yīng)用4. 12位逐次逼近型串行模數(shù)轉(zhuǎn)換器TLC2543TLC2543是美國德州儀器公司（TI）生產(chǎn)的12位逐次逼近型串行模數(shù)轉(zhuǎn)換器，使用開關(guān)電容逐次逼近技術(shù)完成A/D轉(zhuǎn)換過程。TLC2543的功能框圖如圖5.2.10所示。數(shù)據(jù)輸入采用SPI串行接口，只需三根控制線（/CS、I/O CLOCK和DATA IN），能夠節(jié)省微處理器的I/O資源。由于價(jià)格適中，分辨率較高，在在便攜式數(shù)據(jù)記錄儀、醫(yī)用儀器、過程檢測儀器儀表中有較為廣泛的應(yīng)用。ADC的應(yīng)用TLC2543有11個(gè)模擬輸入通道，典型轉(zhuǎn)換時(shí)間為10s，具有單、雙極性輸入功能。TLC2543的引腳排列如圖5.2.11，引腳說明如表5.2.3所述。TLC2543的功能框圖 ADC的應(yīng)用TLC2543的片選/CS 必須從高到低,才能開始一次工作周期,此時(shí)EOC 為高,輸入數(shù)據(jù)寄存器被置為0 ,輸出數(shù)據(jù)寄存器的內(nèi)容是隨