第六章時(shí)序邏輯電路的分析計(jì)數(shù)器

1、數(shù)字電子技術(shù)(jsh)基礎(chǔ)閻石主編(zhbin)（第五版）信息科學(xué)與工程學(xué)院基礎(chǔ)部共三十六頁輸出(shch)方程驅(qū)動(dòng)(q dn)方程（或激勵(lì)方程）狀態(tài)方程第六章 時(shí)序邏輯電路【】內(nèi)容回顧2共三十六頁6.2.時(shí)序(sh x)邏輯電路的分析方法6.2.1 同步(tngb)時(shí)序邏輯電路的分析方法就是給定時(shí)序電路，找出該電路的邏輯功能，即找出在輸入信號(hào)和CLK作用下，電路的次態(tài)和輸出。【】內(nèi)容回顧3共三十六頁給定(i dn)電路輸出(shch)方程驅(qū)動(dòng)方程狀態(tài)方程狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖時(shí)序圖功能描述【】內(nèi)容回顧4共三十六頁【 例 2 】分析所示同步(tngb)時(shí)序電路的邏輯功能 。 寫出輸出(shch)

2、方程和驅(qū)動(dòng)（激勵(lì)）方程。 求狀態(tài)方程。5共三十六頁Q2Q1Y 列狀態(tài)(zhungti)轉(zhuǎn)換表，畫狀態(tài)(zhungti)轉(zhuǎn)換圖。0 Q100 11 01 1Q20Q1*1100000Q2*0 0 1 1 Y 分析邏輯(lu j)功能。 由狀態(tài)轉(zhuǎn)換圖可知，電路實(shí)現(xiàn)了3進(jìn)制計(jì)數(shù)功能，能自啟動(dòng)。1000011100116共三十六頁6.3.2 計(jì)數(shù)器 在計(jì)算機(jī)和數(shù)字邏輯系統(tǒng)中，計(jì)數(shù)器是最基本、最常用的部件(bjin)之一。它不僅可以記錄輸入的脈沖個(gè)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列等。計(jì)數(shù)器的分類(fn li)如下：*按計(jì)數(shù)容量分：七進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、六十進(jìn)制等*按時(shí)鐘分:同步計(jì)數(shù)

3、器、異步計(jì)數(shù)器*按計(jì)數(shù)過程中數(shù)字增減分：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器*按計(jì)數(shù)器中的數(shù)字編碼分：二進(jìn)制計(jì)數(shù)器、二-十進(jìn)制計(jì)數(shù)器和 循環(huán)碼計(jì)數(shù)器等7共三十六頁計(jì)數(shù)器中的幾個(gè)(j )術(shù)語1.計(jì)數(shù)器的“?！?（用M表示(biosh)）：模計(jì)數(shù)器累計(jì)輸入脈沖的最大數(shù)目。即電路的有效狀態(tài)數(shù)。一般計(jì)數(shù)器的模為幾，就稱之為模幾計(jì)數(shù)器。2.計(jì)數(shù)器的容量計(jì)數(shù)器所能表示的最大數(shù)值。3.分頻所謂分頻，就是把脈沖串的頻率由高分低，使輸出信號(hào)的頻率比輸入信號(hào)的頻率低。8共三十六頁一同步(tngb)二進(jìn)制計(jì)數(shù)器（P278） 同步(tngb)計(jì)數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時(shí)鐘脈沖同步(tngb)。同步計(jì)數(shù)器的工作速度較快，

4、工作頻率也較高。 1同步二進(jìn)制加法計(jì)數(shù)器9共三十六頁CLK Q 3 Q2 Q 1 Q0CLK Q 3 Q2 Q 1 Q0 0 0 0 0 0110 0 02010 0310104001051010601107111080001911 0 010011 011101112001113101114011115111160000在一個(gè)多位二進(jìn)制數(shù)的末位加1時(shí)，若其中第i位（即任何一位）以下各位皆為1時(shí)，則第i位應(yīng)改變狀態(tài)（0變1，1變0）。而最低位的狀態(tài)在每次加1時(shí)都要改變110共三十六頁1同步(tngb)二進(jìn)制加法計(jì)數(shù)器 設(shè)計(jì)思想： 所有觸發(fā)器的時(shí)鐘控制端均由計(jì)數(shù)(j sh)脈沖CLK輸入，CLK

5、的每一個(gè)觸發(fā)沿都會(huì)使所有的觸發(fā)器狀態(tài)更新。 應(yīng)控制觸發(fā)器的輸入端.可將觸發(fā)器接成T觸發(fā)器。 則第i位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：在一個(gè)多位二進(jìn)制數(shù)的末位加1時(shí)，若其中第i位（即任何一位）以下各位皆為1時(shí)，則第i位應(yīng)改變狀態(tài)（0變1，1變0）。而最低位的狀態(tài)在每次加1時(shí)都要改變。11共三十六頁同步(tngb)二進(jìn)制加法計(jì)數(shù)器驅(qū)動(dòng)(q dn)方程:輸出方程：狀態(tài)方程：1. 由T觸發(fā)器構(gòu)成的加法計(jì)數(shù)器12共三十六頁Q3Q2Q1Q0C00100011010000010000010000001010110100010101001101111000111111111101101000000000計(jì)數(shù)順序

6、電路狀態(tài)等效十進(jìn)制數(shù)進(jìn)位輸出CQ3Q2Q1Q000000001000110200102030011304010040501015060110607011170810008091001901010101001110111101211001201311011301411101401511111511600000013共三十六頁Q3的輸出的波形(b xn)的頻率是CLK的1/16。Q0的輸出的波形(b xn)的頻率是CLK的1/2。二分頻四分頻八分頻十六分頻CLKQ0Q1Q2Q3C12345678910111213141516Q1的輸出的波形的頻率是CLK的1/4。Q2的輸出的波形的頻率是CLK的1

7、/8。14共三十六頁邏輯(lu j)功能:(1)由于每輸入16個(gè)CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端C產(chǎn)生一進(jìn)位(jnwi)信號(hào)，故為16進(jìn)制計(jì)數(shù)器。若二進(jìn)制數(shù)碼的位數(shù)為n，而計(jì)數(shù)器的循環(huán)周期為2n，這樣計(jì)數(shù)器又叫二進(jìn)制計(jì)數(shù)器。將計(jì)數(shù)器中能計(jì)到的最大數(shù)稱為計(jì)數(shù)器的容量，為2n1.(2) 計(jì)數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈沖的頻率為 f0 , 則由16進(jìn)制計(jì)數(shù)器的時(shí)序圖可知，輸出端Q0、Q1、Q2、Q3的頻率為f0 / 2、f0 / 4、f 0 / 8、f0 / 16.6.3.2 計(jì)數(shù)器15共三十六頁CLK：計(jì)數(shù)(j sh)脈沖輸入端， 上升沿有效。RD：異步清0端，低電平有效

8、(yuxio)。LD：同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸入端D3、D2、D1、D0的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：計(jì)數(shù)器工作狀態(tài)控制端，高電平有效，只有當(dāng)RD =LD=1， EP=ET=1，在CLK作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)EP、ET中有一個(gè)為低時(shí)，計(jì)數(shù)器處于保持狀態(tài)。*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):示例芯片（P282）16共三十六頁*中規(guī)模(gum)集成的4位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):其邏輯(lu j)圖形符號(hào)及功能表如圖所示。6.3.2 計(jì)數(shù)器注：74161和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別

9、。74LS163也是4位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKRDLDEPET輸出端工作狀態(tài)0異步清零1011111111100預(yù)置數(shù)（同步）保持（包括C）保持（但C0）計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表四位同步計(jì)數(shù)器74161（74LS161）的圖形符號(hào)及功能表RDLDLDRD17共三十六頁182、4位同步(tngb)二進(jìn)制減法計(jì)數(shù)器（P284）6.3.2 計(jì)數(shù)器原理(yunl)：根據(jù)二進(jìn)制減法運(yùn)算規(guī)則可知：在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0時(shí)，則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)器輸入端T

10、i的邏輯式應(yīng)為：驅(qū)動(dòng)方程:18共三十六頁193、4位同步(tngb)二進(jìn)制可逆計(jì)數(shù)器6.3.2 計(jì)數(shù)器a.單時(shí)鐘(shzhng)方式74LS191（P285）U/DSCLKID0D1D2D3LDC/BQ1Q2Q3Q074LS191輸出端工作狀態(tài)00111100預(yù)置數(shù)(異步）保持加法計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表同步十六進(jìn)制可逆計(jì)數(shù)器74LS191的圖形符號(hào)及功能表CLKo減法計(jì)數(shù)1CLKISLDU/DSLD其中：LD異步置數(shù)端；S 計(jì)數(shù)控制端 U / D加減計(jì)數(shù)控制端； C / B進(jìn)位/借位輸出端 D0 D3預(yù)置數(shù)輸入端； Q0 Q3計(jì)數(shù)輸出端19共三十六頁2074LS193為雙時(shí)鐘加/減

11、計(jì)數(shù)(j sh)器，一個(gè)時(shí)鐘用作加法計(jì)數(shù)(j sh)脈沖，一個(gè)時(shí)鐘用作減法計(jì)數(shù)(j sh)脈沖，其圖形符號(hào)和功能表如圖所示。b.雙時(shí)鐘(shzhng)方式6.3.2 計(jì)數(shù)器CLKDD0D1D2D3LDC/BQ1Q2Q3Q074LS193輸出端工作狀態(tài)001111預(yù)置數(shù)(異步）異步清零加法計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表同步十六進(jìn)制可逆計(jì)數(shù)器74LS193的圖形符號(hào)及功能表CLKU0減法計(jì)數(shù)0CLKULDRDCLKD11RDLD20共三十六頁21十進(jìn)制計(jì)數(shù)器的分析:方法：由邏輯圖寫輸出(shch)方程、觸發(fā)器的驅(qū)動(dòng)方程 (即J,K; D; R,S的表達(dá)式) 將驅(qū)動(dòng)方程代入特征方程，得計(jì)數(shù)器的狀

12、態(tài)方程 (即Q*的方程)，表，畫狀態(tài)圖、時(shí)序圖 列計(jì)數(shù)狀態(tài) 檢查自啟動(dòng) 確定邏輯功能二、同步(tngb)十進(jìn)制計(jì)數(shù)器（P287）十進(jìn)制計(jì)數(shù)：常用，便于顯示。21共三十六頁22基本原理：在四位二進(jìn)制加法計(jì)數(shù)器基礎(chǔ)(jch)上修改，當(dāng)計(jì)到1001時(shí)，則下一個(gè)CLK電路狀態(tài)回到0000。6.3.2 計(jì)數(shù)器1、同步(tngb)十進(jìn)制加法計(jì)數(shù)器二、同步十進(jìn)制計(jì)數(shù)器四位二進(jìn)制同步加法計(jì)數(shù)器的驅(qū)動(dòng)方程22共三十六頁23a. 驅(qū)動(dòng)(q dn)方程：6.3.2 計(jì)數(shù)器同步(tngb)十進(jìn)制加法計(jì)數(shù)器其電路如圖所示23共三十六頁24b. 狀態(tài)方程和輸出(shch)方程6.3.2 計(jì)數(shù)器24共三十六頁25依次(yc

13、)設(shè)初態(tài)求次態(tài)及輸出，得狀態(tài)表、狀態(tài)圖、時(shí)序圖。狀態(tài)表如：原態(tài)可求得次態(tài)為：0101輸出為：C0如：原態(tài)可求得次態(tài)為：0000輸出為: C1計(jì)數(shù) 狀態(tài) 輸出 順序 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 1 10 0 0 0 0 025共三十六頁26狀態(tài)圖時(shí)序(sh x)圖(暫略)0000000100100011010001010110011110001001/0/0/0/

14、0/0/0/0/0/0/1狀態(tài)(zhungti)輸出26共三十六頁自啟動(dòng)能力 4個(gè)觸發(fā)器共16種狀態(tài)，只用10種（有效狀態(tài)）構(gòu)成有效循環(huán)(xnhun)，尚余6種狀態(tài)（無效狀態(tài)）未用。若由于某種原因電路進(jìn)入無效狀態(tài)，在CLK作用下能進(jìn)入有效狀態(tài)稱具有自啟動(dòng)能力。 將無效狀態(tài)作初態(tài)求次態(tài)及輸出，可以判斷自啟動(dòng)能力。10101011010011001101010011101111000027共三十六頁6.3.2 計(jì)數(shù)器有效(yuxio)循環(huán)計(jì)數(shù)器能自啟動(dòng)完整(wnzhng)的狀態(tài)轉(zhuǎn)換圖28共三十六頁29*中規(guī)模集成同步(tngb)十進(jìn)制加法計(jì)數(shù)器74160 (74LS160 ):示例(shl)芯片（

15、P291）29共三十六頁30CLK：計(jì)數(shù)脈沖輸入端， 上升(shngshng)沿有效。RD：異步清0端，低電平有效(yuxio)。LD：同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸入端D3、D2、D1、D0的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：計(jì)數(shù)器工作狀態(tài)控制端，高電平有效，只有當(dāng)RD =LD=1， EP=ET=1，在CP作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)EP、ET中有一個(gè)為低時(shí)，計(jì)數(shù)器處于保持狀態(tài)。*中規(guī)模集成同步十進(jìn)制加法計(jì)數(shù)器74160 (74LS160 ):示例芯片（P291）30共三十六頁31*中規(guī)模集成同步(tngb)十進(jìn)制加法計(jì)數(shù)器74160 (74LS160

16、 ):74160 (74LS160 ) 邏輯(lu j)符號(hào)和功能表如圖所示。注：74LS160為十進(jìn)制加法計(jì)數(shù)器，故進(jìn)位脈沖是在1001時(shí)出現(xiàn)的，而161為十六進(jìn)制，進(jìn)位脈沖是在1111時(shí)出現(xiàn)的。6.3.2 計(jì)數(shù)器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160RDLDEPET輸出端工作狀態(tài)0清零(異步）1011111111100預(yù)置數(shù)(同步）保持（包括C）保持（但C0）計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表4位同步計(jì)數(shù)器74160(74LS160)的圖形符號(hào)及功能表CLK31共三十六頁322、同步(tngb)十進(jìn)制減法計(jì)數(shù)器（P292）基本原理：對二進(jìn)制減法計(jì)數(shù)器進(jìn)行(jnx

17、ng)修改，在0000時(shí)減“1”后跳變?yōu)?001，然后按二進(jìn)制減法計(jì)數(shù)就行了。6.3.2 計(jì)數(shù)器32共三十六頁33驅(qū)動(dòng)(q dn)方程：同步(tngb)十進(jìn)制減法計(jì)數(shù)器其邏輯電路如圖所示：6.3.2 計(jì)數(shù)器33共三十六頁34狀態(tài)(zhungti)轉(zhuǎn)換圖為：6.3.2 計(jì)數(shù)器能自啟動(dòng)34共三十六頁353、十進(jìn)制可逆計(jì)數(shù)器74LS190：其邏輯(lu j)圖形符號(hào)及功能表如圖所示。注：74LS190為單時(shí)鐘十進(jìn)制可逆計(jì)數(shù)器，其他各輸入端、輸出端的功能及用法(yn f)與74LS191完全相同，功能表參見74LS191的功能表。6.3.2 計(jì)數(shù)器U/DSCLKID0D1D2D3LDC/BQ1Q2Q3Q074LS190輸出端工作狀態(tài)01111100預(yù)置數(shù)(異步）保持加法計(jì)數(shù)(a)邏輯圖形符號(hào)（b）功能表同步十進(jìn)制可逆計(jì)數(shù)器74LS190的圖形符號(hào)及功能表CLKo減法計(jì)數(shù)1CLKISLDU/DLDS35共三十六頁內(nèi)容摘要數(shù)字電子技術(shù)基礎(chǔ)。驅(qū)動(dòng)方程（或激勵(lì)方程）。就是給定時(shí)序電路(dinl)，找出該電路(dinl)的邏輯功能，即找出在輸入信號(hào)和