計組實驗報告--部分(共7頁)

1、2、設(shè)計(shj)報告2、1實驗(shyn)方法本實驗(shyn)要完成的工作主要包括：指令系統(tǒng)的設(shè)計利用VHDL語言完成實驗CPU的設(shè)計，包括通用寄存器的設(shè)計、取值部分設(shè)計、指令譯碼設(shè)計、執(zhí)行設(shè)計、存儲器設(shè)計、程序包設(shè)計和頂層設(shè)計設(shè)計在Quatus II 平臺上進行仿真，并下載到TEC-CA教學實驗箱上進行調(diào)試。這三大部分為并行關(guān)系，只有在完成上一部分的基礎(chǔ)上才能繼續(xù)進行下一步，而第二大部分可以同時并行進行。實驗的主要流程圖為圖2.1所示。 圖2.1在指令系統(tǒng)(zh ln x tn)和CPU邏輯設(shè)計時，主要的方法是先根據(jù)老師給的指令(zhlng)要求，確定CPU所要實現(xiàn)的功能，根據(jù)寄存器等的

2、情況劃分指令格式，然后根據(jù)功能寫出指令，根據(jù)不同指令的特點將它們分組并確定操作碼；接下來設(shè)想每條指令的執(zhí)行過程(guchng)，需要哪些硬件支持，最后確定整個CPU的邏輯結(jié)構(gòu)圖。2、2總體說明2.2.1 CPU組成部件實驗CPU由5部分組成：取指部分instru_fetch、指令譯碼部分decoder_unit、執(zhí)行部分exe_unit、存儲器部分memory_unit和通用寄存器組fegile.另外，還有一個程序包exe_cpu_components，將各底層設(shè)計實體作為元件存儲，供各設(shè)計實體使用。頂層設(shè)計實體exe_cpu完成5個組成部分的鏈接。GR（8位，4個寄存器），ALU（8位），時

3、序節(jié)拍發(fā)生器timer,AR(8位)，IR（8位），PC(8位)、PC(8位)，RAM(8位)，組合期間T1，T2，T3。邏輯控制器件controller，地址總線（8位），數(shù)據(jù)總線（8位）。2、2、2整機原理(yunl)實驗圖 圖2.2.1 圖2.2.22、2、3指令系統(tǒng)(zh ln x tn)下表2.2.3為指令格式(g shi)說明 表2.2.3指令的功能應(yīng)該包括簡單的算術(shù)和邏輯運算，移位操作，數(shù)據(jù)(shj)傳送，跳轉(zhuǎn)，讀寫內(nèi)存，另外還可能包括一些其他功能如置條件碼等。為了指令的規(guī)整性和便于譯碼，我們主要采用了定長的操作碼組織方案，操作碼為4位。尋址方式包括了寄存器尋址、立即數(shù)尋址、直接

4、地址和相對尋址。指令節(jié)拍分組說明由于沒有中斷操作，本機指令的執(zhí)行步驟可概括如下：讀取指令：地址寄存器-指令地址，修改PC內(nèi)容使其指向下一條將要執(zhí)行的指令； 讀內(nèi)存，指令寄存器-讀出的內(nèi)容。分析指令執(zhí)行指令：通用寄存器之間的運算或傳送，可1步完成； 讀寫內(nèi)存，通常要兩步完成。根據(jù)指令的執(zhí)行步驟不同，可以把全部指令分為A、B兩組。其中A組指令完成的是通用寄存器之間的數(shù)據(jù)運算或傳送，或其他一些特殊操作，在取指之后可一步完成括：ADD,SUB,ADC,SBB,INC,DEC,CLC,STC,MVRR,LDRR,STRR；B組指令完成的是一次內(nèi)存讀寫操作，在取指之后可兩步完成，包括：MVRD,JMP,J

5、RZ,JRC,JRS。流程如圖2.2.4所示000AR-PC,PC-PC+1001讀寫內(nèi)存?zhèn)魉偷刂稟R-地址讀內(nèi)存，IR-讀出內(nèi)容 B組指令(zhlng) 101 111A組指令(zhlng)011寄存器之間的數(shù)據(jù)運算或傳送 圖2.2.4下表2.2.5為本實驗室需要(xyo)實驗的CPU指令集 圖2.2.5說明(shumng)：本CPU含有(hn yu)4個通用寄存器，用R0，R1，R2，R3表示(biosh)，源寄存器用SR表示，目的寄存器用DR表示。輸出設(shè)置了4個標志位：C進位標志位，Z是否為0標志位，V溢出標志位，S是否為負標志位，保存在標志寄存器內(nèi)。指令格式說明ADD SR,DR功能：

6、DRDR+SR,將DR，SR寄存器中存的數(shù)據(jù)相加送到DR寄存器中，影響C和Z標志。SUB SR,DR功能：DRDR-SR,將DR寄存器中的數(shù)據(jù)作為被減數(shù)減去SR寄存器中的數(shù)據(jù)，將兩數(shù)之差送至DR寄存器中，影響C和Z標志。ADC DR,SR功能：DRDR+SR+C，將DR,SR寄存器中的數(shù)據(jù)和進位數(shù)據(jù)相加得到的值送到DR寄存器中。SBB DR,SR功能：DRDR-SR-C，將DR中的數(shù)據(jù)減去SR中的數(shù)據(jù)減去進位值，將差送到DR寄存器中。INC DR功能：DRDR+1，將DR寄存器中的數(shù)據(jù)+1送入DR寄存器，影響C和Z標志DEC DR功能：DRDR-1，將DR寄存器中的數(shù)據(jù)-1送入DR寄存器，影響

7、C和Z標志CLC功能(gngnng)：C0，將進位(jnwi)標志位C置為0STC功能(gngnng)：C1，將進位標志位C置為1MVRR DR,SR功能：DRSR，將SR中的數(shù)據(jù)送入DR寄存器，不影響標志位10、MVRD DR,DATA功能：DRDATA，將立即數(shù)送入DR寄存器中。11、LDRR DR,SR功能：DRSR，SR寄存器中存放著數(shù)據(jù)的地址，將該地址中存儲的數(shù)據(jù)送往DR寄存器。12、STRR DR,SR功能：DRSR將SR中所存放的數(shù)據(jù)送往DR寄存器中的地址中。13、JMP ADR功能：PCADR，將立即數(shù)作為PC的值14、JRZ ADR功能：PCPC+ADR Z=115、JRC ADR功能：PCPC+ADR C=116、JRS ADR功能：PCPC+ADR S=1內(nèi)容總結(jié)（1）2、設(shè)計報告2、1實驗方法本實驗要完成的工作主要包括：指令系統(tǒng)的設(shè)計利用VHDL語言完成實驗CPU的設(shè)計，包括通用寄存器的設(shè)計、取值部分設(shè)計、指令譯