微型計(jì)算機(jī)原理及應(yīng)用課件：第11章 總線技術(shù)

1、第11章 總線技術(shù)概述11.1ISA總線11.2EISA總線11.3其他總線11.411.1 概述總線：在模塊之間或者設(shè)備之間傳送信息、相互通信的一組公用信號(hào)線的集合，是系統(tǒng)在主控設(shè)備的控制下，將發(fā)送設(shè)備發(fā)出的信息準(zhǔn)確地傳送給某個(gè)接收設(shè)備的信號(hào)載體或公共通路?？偩€的特點(diǎn)：公用性分時(shí)性總線規(guī)范11.1.1總線的分類11.1.2總線數(shù)據(jù)傳輸11.1.3公用性總線可以同時(shí)掛接多個(gè)模塊或設(shè)備?？偩€是構(gòu)成微型計(jì)算機(jī)應(yīng)用系統(tǒng)的重要技術(shù)，總線設(shè)計(jì)的優(yōu)劣會(huì)直接影響整個(gè)微機(jī)系統(tǒng)的性能、可靠性和可擴(kuò)展性。由于總線公用性的特點(diǎn)，它的應(yīng)用廣泛，必須解決物理連接技術(shù)和信號(hào)連接技術(shù)。物理連接包括電纜選擇與連接、用于緩沖的

2、驅(qū)動(dòng)器、接收器的選擇與連接，還包括傳輸線的屏蔽、接地和抗干擾等技術(shù)。信號(hào)連接包括基本信號(hào)相互間的時(shí)序匹配和總線握手邏輯控制問(wèn)題。分時(shí)性在同一時(shí)刻，總線上只能允許一對(duì)功能部件或設(shè)備進(jìn)行信息交換。當(dāng)有多個(gè)功能部件或設(shè)備都要使用總線進(jìn)行信息傳輸時(shí)，只能采用分時(shí)使用總線的方式。系統(tǒng)中必須設(shè)置對(duì)總線的使用權(quán)進(jìn)行仲裁管理的機(jī)構(gòu)，包括總線判決和中斷控制技術(shù)。11.1.1 總線規(guī)范(l)機(jī)械結(jié)構(gòu)規(guī)范規(guī)定模塊尺寸、總線的根數(shù)，總線插頭、插座形狀、引腳的排列等。(2)功能結(jié)構(gòu)規(guī)范確定引腳名稱與功能，以及其相互作用的協(xié)議。功能結(jié)構(gòu)規(guī)范是總線的核心，包括數(shù)據(jù)線、地址線、讀寫(xiě)控制邏輯線、時(shí)鐘線和電源線、地線以及總線主控

3、仲裁、握手聯(lián)絡(luò)等。 (3)電氣規(guī)范規(guī)定每一根線上的傳送方向、信號(hào)邏輯電平、負(fù)載能力、動(dòng)態(tài)轉(zhuǎn)換時(shí)間等。不同的總線上代表邏輯信號(hào)的電平可能不同。對(duì)于距離不長(zhǎng)的總線一般采用TTL兼容的電平。而對(duì)于距離較長(zhǎng)的總線，為了信號(hào)傳輸時(shí)的衰減，并提高抗干擾的能力，常采用正負(fù)電平表示不同的邏輯信號(hào)，且可以用較高的電壓。用戶在擴(kuò)展系統(tǒng)時(shí)，應(yīng)考慮總線總的負(fù)載能力，以及現(xiàn)有的實(shí)際負(fù)載，然后確定是否允許擴(kuò)展。 11.1.2 總線的分類按總線所在位置分類1按信息傳送形式分類2按傳送信息的內(nèi)容分類31.按總線所在位置分類1)片內(nèi)總線片內(nèi)總線在集成電路芯片內(nèi)部，用來(lái)連按各功能單元的信息通路，例如CPU芯片的內(nèi)部，用于算術(shù)邏輯

4、單元ALU與各種寄存器或其它功能單元之間的連接。2)片總線又稱元件級(jí)總線或局部總線，它是用于各芯片之間連接的總線，是微機(jī)系統(tǒng)內(nèi)的重要總線。接口芯片與CPU芯片連接時(shí)就涉及到這樣的總線。它一般是CPU芯片引腳的延伸，往往需要增加鎖存、驅(qū)動(dòng)等電路，以提高CPU引腳的驅(qū)動(dòng)能力。3)內(nèi)總線又稱為微型計(jì)算機(jī)總線或板總線，一般稱為系統(tǒng)總線。它用于微機(jī)系統(tǒng)各插件板之間的連接，是微機(jī)系統(tǒng)的最重要的一種總線。4)外總線又稱通信總線。它用于微機(jī)系統(tǒng)與系統(tǒng)之間，微機(jī)系統(tǒng)與外部設(shè)備之間的通信通道。這種總線數(shù)據(jù)傳輸方式可以是并行的(如打印機(jī))或串行的。數(shù)據(jù)傳輸速率比片內(nèi)總線低。2.按信息傳送形式分類1)并行總線在微機(jī)系

5、統(tǒng)中，所傳送的信息一般都是由多位二進(jìn)制碼表示的，傳送這些信息時(shí)，可以讓它的每一位固定占用一條線，即用多條線同時(shí)傳送多位二進(jìn)制碼。并行總線利用空間實(shí)現(xiàn)全部信息的一次傳送，從而使系統(tǒng)的結(jié)構(gòu)比較復(fù)雜，但換來(lái)了信息的快速傳送。并行總線適用于各部件分布距離較近的計(jì)算機(jī)內(nèi)部各部件連接中。2)串行總線它以多位二進(jìn)制信息共用一條線進(jìn)行傳輸?shù)姆绞焦ぷ?。讓信息位按一定的次序排列，按時(shí)間先后依次通過(guò)總線。這種總線形式具有結(jié)構(gòu)簡(jiǎn)單的特點(diǎn)，因此，適用于所需連接的部件距離比較遠(yuǎn)的計(jì)算機(jī)系統(tǒng)中。 3.按傳送信息的內(nèi)容分類1)地址總線它們是微機(jī)用于傳送地址的信號(hào)線，地址線的數(shù)目決定了尋址的范圍。如8086CPU，地址總線為2

6、0根，可尋址1MB地址空間。地址總線均為單向、三態(tài)總線，即信號(hào)只有一個(gè)傳輸方向，三態(tài)指可輸出高電平、低電平外還可處于斷開(kāi)(高阻)狀態(tài)。2)數(shù)據(jù)總線它們是傳送數(shù)據(jù)和代碼的總線，一般是雙向、三態(tài)總線。數(shù)據(jù)總線由8條、16條發(fā)展至32條、64條。它們是一組并行總線，即同時(shí)可傳送8位、16位、32位或64位數(shù)據(jù)或代碼。3)控制總線它們是用于傳送控制信號(hào)的總線，用來(lái)實(shí)現(xiàn)命令、狀態(tài)傳送、中斷、直接存儲(chǔ)器傳送的請(qǐng)求和控制，以及提供系統(tǒng)使用的時(shí)鐘和復(fù)位信號(hào)等。 11.1.3 總線數(shù)據(jù)傳輸在利用總線實(shí)現(xiàn)數(shù)據(jù)傳送通信時(shí)，需要有一種控制一次通信起止的辦法，以保證信息傳輸?shù)恼_與可靠，這就是總線通信協(xié)議應(yīng)解決的問(wèn)題。

7、對(duì)于只有一個(gè)總線主控設(shè)備的簡(jiǎn)單系統(tǒng)，對(duì)總線無(wú)須申請(qǐng)、分配和撤除。而對(duì)于多CPU或含有DMA的系統(tǒng)，就要有總線仲裁機(jī)構(gòu)，來(lái)受理申請(qǐng)和分配總線控制權(quán)?？偩€上的主、從模塊通常采用的方式是用握手信號(hào)的電壓變化來(lái)指明數(shù)據(jù)傳送的開(kāi)始和結(jié)束，用以下3種方式之一實(shí)現(xiàn)總線傳輸?shù)目刂疲和椒绞疆惒椒绞桨胪椒绞?)同步方式此方式用“系統(tǒng)時(shí)鐘”作為控制數(shù)據(jù)傳送的時(shí)間標(biāo)準(zhǔn)。在這種方式下，各部件的動(dòng)作時(shí)間被嚴(yán)格限定。即一次數(shù)據(jù)傳送的每一步驟的起止時(shí)刻都是以系統(tǒng)時(shí)鐘來(lái)統(tǒng)一步伐的(按時(shí)鐘傳送，每次傳送用一個(gè)時(shí)鐘周期)。同步方式動(dòng)作簡(jiǎn)單，可以獲得較高的系統(tǒng)速度，但要解決各種速度的模塊的時(shí)間匹配。如將一個(gè)慢速的設(shè)備連接到快速的

8、同步系統(tǒng)上，則整個(gè)系統(tǒng)必須降低時(shí)鐘速率來(lái)遷就此慢速設(shè)備，反而降低了系統(tǒng)的速度。 2)異步方式異步方式是采用“應(yīng)答式”傳輸技術(shù)。用“請(qǐng)求”(REQ)和“應(yīng)答”(ACK)兩條信號(hào)線來(lái)協(xié)調(diào)傳輸過(guò)程，而不依賴于公共時(shí)鐘信號(hào)。它可以根據(jù)各部件的工作速度自動(dòng)調(diào)整響應(yīng)時(shí)間，因此，可與任何工作速度的設(shè)備接口，而無(wú)需考慮與主、從部件的速度匹配問(wèn)題。異步方式是以一個(gè)操作完全完成后才開(kāi)始下一個(gè)動(dòng)作的方式，表明其應(yīng)答關(guān)系完全互鎖，因此保證了數(shù)據(jù)傳輸?shù)目煽窟M(jìn)行。同時(shí)數(shù)據(jù)傳輸?shù)乃俣炔皇枪潭ú蛔兊模梢愿鶕?jù)設(shè)備的實(shí)際情況，自由地調(diào)節(jié)總線上的工作速度，因而同一個(gè)系統(tǒng)中可以容納不同存取速度的設(shè)備，每個(gè)設(shè)備都能從其最佳可能的速

9、度來(lái)配合數(shù)據(jù)的傳輸。異步傳輸?shù)娜秉c(diǎn)是比較復(fù)雜，每次操作都必須經(jīng)過(guò)4個(gè)步驟：請(qǐng)求、響應(yīng)、撤消請(qǐng)求、撤消響應(yīng)，影響工作效率。 3)半同步方式半同步方式是對(duì)同步方式所存在缺陷的一種改進(jìn)，是同步方式和異步方式相結(jié)合的混合式傳輸控制方式?？傮w而言，它仍然是一種同步系統(tǒng)。即對(duì)能按預(yù)定時(shí)刻，一步步完成地址、命令、數(shù)據(jù)傳輸?shù)牟糠?，完全按同步方式傳輸。而?duì)不能按預(yù)定時(shí)刻傳輸?shù)刂?、命令、?shù)據(jù)的慢速設(shè)備，則可請(qǐng)求延長(zhǎng)操作時(shí)間，以協(xié)調(diào)主、從部件的數(shù)據(jù)傳輸。 11.2 ISA總線ISA(Industry Standard Architecture)工業(yè)標(biāo)準(zhǔn)總線是IBM公司為286/AT微型計(jì)算機(jī)制定的一種總線標(biāo)準(zhǔn)。也稱

10、為AT總線標(biāo)準(zhǔn)。ISA總線是在PC總線的基礎(chǔ)上擴(kuò)展一個(gè)36位插槽形成的。同一槽線的插槽，分成62線和36線兩段，共計(jì)98線，如圖11.1所示。在62條基本信號(hào)線中，數(shù)據(jù)線8條，地址線20條，控制信號(hào)線22條，電源、地及其它信號(hào)線12條。在擴(kuò)展的36條信號(hào)線中，數(shù)據(jù)地址線8條，高位地址線7條，控制信號(hào)線19條，電源和地線2條。ISA總線的主要性能指標(biāo)圖11.1 ISA總線各信號(hào)線分布ISA總線的主要性能指標(biāo)I/O地址空間0100H-03FFH24位地址線可直接尋址的內(nèi)存容量為16MB8/16位數(shù)據(jù)線62+36引腳最大位寬16位(bit)最高時(shí)鐘頻率8MHz最大穩(wěn)態(tài)傳輸率16MB/s中斷功能DMA

11、通道功能開(kāi)放式總線結(jié)構(gòu)，允許多個(gè)CPU共享系統(tǒng)資源 11.3 EISA總線EISA(Extended Industry Standard Architecture)是擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線的簡(jiǎn)稱。由Compaq、HP、AST等多家計(jì)算機(jī)公司聯(lián)合推出的32位標(biāo)準(zhǔn)總線，數(shù)據(jù)傳輸率為33MB/s，適用32位微處理器。EISA總線是在ISA總線的基礎(chǔ)上，通過(guò)增加地址線、數(shù)據(jù)線和控制線來(lái)實(shí)現(xiàn)的。它是在ISA總線的基礎(chǔ)上使用雙層插座，在原來(lái)ISA總線的98條信號(hào)線上又增加了98條信號(hào)線，也就是在兩條ISA信號(hào)線之間添加一條EISA信號(hào)線，如圖11.2所示。EISA總線的主要性能指標(biāo)圖11.2 EISA總

12、線信號(hào)線分布 EISA總線的主要性能指標(biāo)EISA插槽既與ISA插卡兼容，又與EISA插卡兼容。在插EISA卡時(shí)使用32位數(shù)據(jù)線，能達(dá)到33MB/s的傳輸率。EISA的主要性能指標(biāo)與ISA相比，有以下優(yōu)點(diǎn)：開(kāi)放式結(jié)構(gòu)。EISA和ISA兼容，現(xiàn)有的ISA擴(kuò)充板可以用于EISA總線上32位地址域直接尋址范圍為4GB32位數(shù)據(jù)線最大時(shí)鐘頻率8.3MHz最大傳輸率 33MB/s 11.4 其他總線VL總線PCI總線AGP總線SCSI總線PCMCIA總線1) VL總線VL總線，又稱為VESA總線，它是1992年8月由VESA(視頻電子標(biāo)準(zhǔn)協(xié)會(huì))公布的基于80486CPU的32位局部總線。VL總線支持166

13、6MHz的時(shí)鐘頻率，數(shù)據(jù)寬度為32位，可擴(kuò)展到64位。與CPU同步工作，總線傳送速率最大為132MBps，需要快速響應(yīng)的視頻、內(nèi)存及磁盤控制器等部件都可通過(guò)VL局部總線連接到CPU上，使系統(tǒng)運(yùn)行速度更快。VL總線是在CPU總線基礎(chǔ)上擴(kuò)展而成的。這種總線使I/O速度可隨CPU的速度不斷加快而加快。它是與CPU類型相關(guān)的，因此開(kāi)放性差。2) PCI總線PCI是Peripheral Component Interconnect的縮寫(xiě)，即外圍元件互聯(lián)。PCI屬于高性能局部總線，可同時(shí)支持多組外圍設(shè)備。PCI局部總線工作獨(dú)立于處理器，為微處理器及高速外圍設(shè)備提供了一座橋梁，同時(shí)也是各類總線之間的高效協(xié)調(diào)

14、部件。獨(dú)立于微處理器的設(shè)計(jì)，可以保證其適應(yīng)微處理器的不斷升級(jí)換代。并可以和ISA等局部總線完全兼容。PCI局部總線的時(shí)鐘頻率為33MHz可擴(kuò)展到66MHz，數(shù)據(jù)總線為32位可擴(kuò)展到64位，可支持多組外圍部件。PCI提供了一套整體的系統(tǒng)解決方案，能提高網(wǎng)卡、硬盤的性能；可高效地配合視頻、圖形及各種高速外圍設(shè)備進(jìn)行數(shù)據(jù)傳輸。PCI支持線性突發(fā)的數(shù)據(jù)傳輸模式。由于PCI能提供較快速的存取速度，能夠大幅度減少外圍設(shè)備取得總線控制權(quán)所需的時(shí)間，較好地解決了大批量高速傳輸過(guò)程中，由于處理不及時(shí)造成外設(shè)數(shù)據(jù)丟失的問(wèn)題。 3) AGP總線AGP(Accelerated Graphics Port)即加速圖形端

15、口。它是一種為了提高視頻帶寬而設(shè)計(jì)的總線規(guī)范。它支持的AGP插槽可以插入符合該規(guī)范的AGP插卡。其視頻信號(hào)的傳輸速率可以從PCI的132MB/s提高到266MB/s(1模式)或者532MB/s(2模式)。Intel公司推出AGP的主要目的就是要大幅提高高檔PC機(jī)的圖形尤其是3D圖形的處理能力。嚴(yán)格說(shuō)來(lái)，AGP不能稱為總線，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即連接控制芯片和AGP顯示卡。AGP在主內(nèi)存與顯示卡之間提供了一條直接的通道。采用AGP的目的是為了使3D圖形數(shù)據(jù)越過(guò)PCI總線，直接送入顯示子系統(tǒng)。這樣就能突破由PCI總線形成的系統(tǒng)瓶頸，從而實(shí)現(xiàn)了以相對(duì)低價(jià)格來(lái)達(dá)到高性能3D圖形的描繪功能。 4) SC

16、SI總線SCSI是Small Computer System Interface的縮寫(xiě)，即小型計(jì)算機(jī)系統(tǒng)接口。它用于計(jì)算機(jī)與磁盤機(jī)、掃描儀、通信設(shè)備和打印機(jī)等外部設(shè)備的連接。目前廣泛用于微型計(jì)算機(jī)中主機(jī)與硬盤和光盤的連接，成為最重要、最有潛力的新總線標(biāo)準(zhǔn)。SCSI是一種低成本的通用功能的計(jì)算機(jī)與外部設(shè)備并行傳送的外總線，可以采用異步傳送，當(dāng)采用異步傳送8位的數(shù)據(jù)時(shí)，傳輸速度可達(dá)1.5MBps。也可以采用同步傳送，速率達(dá)5MBps。其下一代SCSI-2(fast SCSI)速度為10 MBps，Ultra SCSI傳輸速度為20MBps，Ultra-Wide SCSI(即數(shù)據(jù)為32位寬)傳輸速率高達(dá)40MBps。SCSI是一種連接很方便的通用接口，也是一種智能接口?？偩€上最多可掛接8臺(tái)總線設(shè)備(包括適配器和控制器)