2014年數(shù)字邏輯電路指導(dǎo)書(shū)

1、 實(shí)驗(yàn)一門(mén)電路邏輯功能及測(cè)試實(shí)驗(yàn)?zāi)康?熟悉門(mén)電路邏輯功能2熟悉數(shù)字電路學(xué)習(xí)機(jī)使用方法實(shí)驗(yàn)儀器及材料1.DVCC-D2JH通用數(shù)字電路實(shí)驗(yàn)箱2器件74LS00二輸入端四與非門(mén)1片74LS0874LS86二輸入端四與門(mén)二輸入端四異或門(mén)1片1片74LS32二輸入端四或門(mén)1片三實(shí)驗(yàn)內(nèi)容VCC測(cè)試門(mén)電路邏輯功能（例如74LS00）Q-141、在實(shí)驗(yàn)板14引腳區(qū)找到與非門(mén)74LS00芯片,按右圖接線(xiàn)，輸入端接K0K15（開(kāi)關(guān)量輸入端任意兩個(gè)），輸出端接L0L15（開(kāi)關(guān)量輸出任意一個(gè)）將電平開(kāi)關(guān)按下表置位，分別測(cè)出其邏輯狀態(tài).輸入輸出12Y000110112、按附錄中引腳圖接線(xiàn)，分別驗(yàn)證或門(mén)74LS32、與

2、門(mén)74LS08、異或門(mén)74LS86的邏輯功能3、信號(hào)對(duì)門(mén)的控制作用利用與非門(mén)控制輸出.用一片74LS00按圖接線(xiàn)，S接任一電平開(kāi)關(guān)，用發(fā)光二極管觀察S對(duì)輸出脈沖的控制作用.四實(shí)驗(yàn)報(bào)告1按各步聚要求填表。2.回答問(wèn)題：(1)怎樣判斷門(mén)電路邏輯功能是否正常?2)與非門(mén)一端輸入接連續(xù)脈沖，其余端什么狀態(tài)時(shí)允許脈沖通過(guò)？什么狀態(tài)時(shí)禁止脈沖通過(guò)?實(shí)驗(yàn)二組合邏輯電路(半加器、全加器及邏輯運(yùn)算)一、實(shí)驗(yàn)?zāi)康?、掌握組合邏輯電路的功能測(cè)試2、驗(yàn)證半加器和全加器的邏輯功能二、實(shí)驗(yàn)器件74LS00二輸入端四與非門(mén)1片74LS86二輸入端四異或門(mén)1片74LS32二輸入端四或門(mén)1片74LS08二輸入端四與門(mén)1片三、實(shí)

3、驗(yàn)內(nèi)容1、測(cè)試用異或門(mén)(74LS86)和與非門(mén)組成的半加器的邏輯功能。根據(jù)半加器的邏輯表達(dá)式可知，半加器Y是A、B的異或,而進(jìn)位Z是A、B相與。故半加器可用一個(gè)集成異或門(mén)和二個(gè)與非門(mén)組成如右圖1)在學(xué)習(xí)機(jī)上用異或門(mén)和與門(mén)接成以上電路A、B接電平開(kāi)關(guān)Y、Z接電平顯示。(2)按下表要求改變A、B狀態(tài)，填表輸入端A0B0輸出端YZ1010112、測(cè)試全加器的邏輯功能。按右圖接線(xiàn)，A、B、C接電平開(kāi)關(guān)，SO、C接發(fā)光二極管按下表要求改變A、B、C狀態(tài)，填表四、實(shí)驗(yàn)報(bào)告按要求填表分析如何使用適當(dāng)?shù)拈T(mén)電路實(shí)現(xiàn)半加器與全加器的功能實(shí)驗(yàn)三譯碼器、數(shù)據(jù)選擇器和總線(xiàn)驅(qū)動(dòng)器、實(shí)驗(yàn)?zāi)康?、熟悉集成譯碼器。2、了解集成

4、譯碼器應(yīng)用。、實(shí)驗(yàn)儀器及材料TOC o 1-5 h z74LS13838線(xiàn)譯碼器2片74LS153雙4選1數(shù)據(jù)選擇器1片74LS244單向三態(tài)數(shù)據(jù)緩沖器1片74LS245雙向三態(tài)數(shù)據(jù)緩沖器1片74LS20四輸入端二與門(mén)1片三、實(shí)驗(yàn)內(nèi)容1、譯碼器功能測(cè)試圖3.1為38線(xiàn)74LS138引腳圖。表3.1為74LS138功能表，其中A2、A1、AO為地址輸入端，YoY7為譯碼輸出端，S1、丄8圖3.138線(xiàn)譯碼器74LS138引腳圖排列2、S3為使能端。表3.1為74LS138功能表，當(dāng)S1=1,S2+S3=0時(shí)，器件使能，地址碼所指定的輸出端有信號(hào)（為0）輸出，其它所有輸出端均無(wú)信號(hào)（全為1）輸出。

5、當(dāng)S1=0，S2+S3=X時(shí)，或S1=X，S2+S3=1時(shí)，譯碼器被禁止，所有輸出同時(shí)為1。+5V23DNGS3S2S116表3.1輸入輸出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111102、用一片74LS138和適當(dāng)?shù)呐c非門(mén)實(shí)現(xiàn)全減器的功能（1）寫(xiě)出全減器的真值表（2）畫(huà)出實(shí)現(xiàn)其功能的邏輯電路圖3、用兩片74LS138組合成一個(gè)416線(xiàn)譯碼器，理解3.2電路接線(xiàn)圖，并進(jìn)行實(shí)驗(yàn)驗(yàn)

6、證邏輯功能YY1丫2丫3丫4丫5丫6丫7YY1丫2Y3Y4Y5丫6Y774LS138(1)74LS138(2)+5VAoAD0D1D2D4圖3.2用兩片74LS138組合成4/16譯碼器4、數(shù)據(jù)選擇器的測(cè)試及應(yīng)用將雙4選1數(shù)據(jù)選擇器74LS153參照?qǐng)D3.3接線(xiàn)，測(cè)試其功能并填寫(xiě)功能表。用雙4選1數(shù)據(jù)選擇器74LS153實(shí)驗(yàn)全加器a寫(xiě)出設(shè)計(jì)過(guò)程b畫(huà)出接線(xiàn)圖c驗(yàn)證邏輯功能5、總線(xiàn)驅(qū)動(dòng)器74LS244、74LS245邏輯功能測(cè)試74LS244是8路3態(tài)單向緩沖驅(qū)動(dòng)，也叫做總線(xiàn)驅(qū)動(dòng)門(mén)電路或線(xiàn)驅(qū)動(dòng)。它有8個(gè)三態(tài)驅(qū)動(dòng)器，分成兩組，分別由控制端1G和2G控制，可以增加信號(hào)的驅(qū)動(dòng)能力,其引腳圖與功能表如下：

7、201918疋一1A12Y4IA22Y3JA32Y2!1A42YIGND-1310二鬆1Y12A41Y22A31Y32A21Y4I2A174LS245為雙向三態(tài)數(shù)據(jù)緩沖器既可以輸出，也可以輸入數(shù)據(jù)，內(nèi)部有輸入輸出AYLLLLHHHXZ可以雙向傳輸數(shù)據(jù)，具有雙向三態(tài)功能16個(gè)三態(tài)驅(qū)動(dòng)器，每個(gè)方向8個(gè)其中G為控制端，DIR端控制驅(qū)動(dòng)方向。當(dāng)G=0時(shí):DIR=1數(shù)據(jù)方向從左到右（輸出允許）DIR=0數(shù)據(jù)方向從右到左（輸入允許）74LS245引腳圖與功能表如下：DIRA0一2馮A13417A3516A4674LS245A5714A6g13A7912GND10H輸入數(shù)據(jù)傳送方向GDIRLLBALHABH

8、X高阻狀態(tài)四、實(shí)驗(yàn)報(bào)告1畫(huà)出實(shí)驗(yàn)內(nèi)容要求的接線(xiàn)圖2總結(jié)譯碼器和數(shù)據(jù)選擇與總線(xiàn)驅(qū)動(dòng)器的使用體會(huì)實(shí)驗(yàn)四時(shí)序邏輯電路觸發(fā)器一、實(shí)驗(yàn)?zāi)康?、熟悉并掌握R-S,D觸發(fā)器的構(gòu)成，工作原理和功能測(cè)試方法2、學(xué)會(huì)用D觸發(fā)器構(gòu)造寄存器、加1、減1計(jì)數(shù)器的方法。二、實(shí)驗(yàn)器件74LS00二輸入端四與非門(mén)1片74LS74雙D觸發(fā)器1片74LS112雙下降沿JK觸發(fā)器1片三、實(shí)驗(yàn)內(nèi)容1、基本R-S功能測(cè)試：兩個(gè)TTL與非門(mén)首尾相接構(gòu)成的基本R-S的電路如圖所示（1）試按下面的順序在Sd，Rd端加信號(hào)：觀察并記錄q、Q端的狀態(tài)。將結(jié)果填入下表中，并說(shuō)明其功能？為高電平時(shí)，注意觀察Q、Q端的狀態(tài)，重復(fù)35次看Q,Q端的狀態(tài)

9、是否相同，以正確理解“不定”狀態(tài)的含義。2、維持一一阻塞型D觸發(fā)器功能測(cè)試雙D型正邊沿維持阻塞型觸發(fā)器74LS74的邏輯符號(hào)如圖所示。圖中Sd,Rd端為異步置1端，置o端（或稱(chēng)異步置位，復(fù)位端）。cp為時(shí)鐘脈沖端。試按下面步驟做實(shí)驗(yàn)：按圖接線(xiàn)，改變輸入端Sd、Rd、CP、D端，觀察并記錄輸出端Qn、Qn-1SdRdCPDQnQn-101XX0110XX0111T00111T101的狀態(tài)并填表。D觸發(fā)器邏輯符號(hào)3、負(fù)邊沿J-k觸發(fā)器功能測(cè)試雙J-K負(fù)邊沿觸發(fā)器74LS112芯片的邏輯符號(hào)如圖4.3所示。自擬實(shí)驗(yàn)步驟測(cè)試其功能，并將結(jié)果填入表4.3中。若令J=K=1時(shí)，CP端加連續(xù)脈沖，用雙蹤示波

10、器觀察QCP的波形，和DFF的D和Q端相連時(shí)觀察到的Q端的波形相比較，有何異同點(diǎn)？表4.3圖4.3J-KFF邏輯符號(hào)SdRdCPJKQnQn+101XXXX10XXXX11i0X011i1X011iX0111iX114、觸發(fā)器功能轉(zhuǎn)換分別將D觸發(fā)器和J-K觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，列出邏輯表達(dá)式，畫(huà)出實(shí)驗(yàn)電路圖接入連續(xù)脈沖，觀察各觸發(fā)器CP及Q端波形，比較兩者關(guān)系。四、實(shí)驗(yàn)報(bào)告1、整理實(shí)驗(yàn)數(shù)據(jù)并填表。2、寫(xiě)出實(shí)驗(yàn)內(nèi)容3、4的實(shí)驗(yàn)步驟及表達(dá)式3、畫(huà)出實(shí)驗(yàn)4的電路圖及相應(yīng)表格。實(shí)驗(yàn)五寄存器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康耐ㄟ^(guò)實(shí)驗(yàn)進(jìn)一步熟悉寄存器的工作原理，熟悉和了解寄存器芯片的功能測(cè)試及其應(yīng)用電路。學(xué)會(huì)正確使用集

11、成寄存器的電路。 、實(shí)驗(yàn)儀器及材料74LS1944位雙向移位寄存器2片74LSOO四2輸入與非門(mén)1片74LS3738D型鎖存器1片三、實(shí)驗(yàn)內(nèi)容1、移位寄存器功能測(cè)試4位雙向移位寄存器74LS194芯片的邏輯符號(hào)如圖5.1所示。芯片具有下述功能：具有4位串入、并入與并出結(jié)構(gòu)。脈沖上升沿觸發(fā)；可完成同步并入，串入左移位、右移位和保持等四種功能.有直接清零端Cr圖中DOD3為并行輸入端，Q0Q3為并行輸出端；Dsr,Dsl為右移，左移串行輸入端；Cr為清零端；MB、MA為方式控制，作用如下：MBMA=00保持MBMA=01右移操作MBMA=10左移操作MBMA=11并行送數(shù)74LS1W圖5.174L

12、S194邏輯符號(hào)熟悉各引腳的功能，完成芯片的接線(xiàn)，測(cè)試74LS194的功能，并將結(jié)果填入下表中。表5.1crMMaCPDDSRSLd0d1d2d3Q0Q1Q2Q30XXXXXXXXX1XX0XXXXXX111TXXd0d1d2d3101T1XXXXX101T0XXXXX110TX1XXXX110TX0XXXX100XXXXXXX2、移位寄存器的應(yīng)用74LS194芯片構(gòu)成的8位移位寄存器用兩片74LS194芯片構(gòu)成的8位移位寄存器電路如圖所示.當(dāng)MBMA的取BA值分別為（00,01,10,11）時(shí)逐一檢測(cè)電路的功能，結(jié)果列成功能表的形式8位移位寄存器3、驗(yàn)證8D鎖存器的邏輯功能74LS373是一

13、種帶輸出三態(tài)門(mén)的8D鎖存器，其芯片引腳圖如下圖8D374LS8735IW圖Vcc8Q8D7D7Q6Q6D5D5QG其中：1D8D為8個(gè)輸入端；1Q8Q為8個(gè)輸出端G為數(shù)據(jù)打入端：當(dāng)G為“1”是，鎖存器輸出狀態(tài)（1Q8Q）同輸入狀態(tài)（1D8D）當(dāng)G由“1”變“0”，數(shù)據(jù)打入鎖存器中。OE為輸出允許端：當(dāng)OE=0時(shí)，三態(tài)門(mén)打開(kāi);當(dāng)OE=1時(shí)，三態(tài)門(mén)關(guān)閉，輸出呈高阻。GOEDnQnHLHHHLLLLLXQXHXZ其功能表如下：實(shí)驗(yàn)六計(jì)數(shù)器MSI芯片的應(yīng)用、實(shí)驗(yàn)?zāi)康膶W(xué)會(huì)正確使用計(jì)數(shù)器芯片，熟悉和了解其應(yīng)用電路、實(shí)驗(yàn)儀器及材料TTL芯片：74LS160/16174LS0074LS20十進(jìn)制十六進(jìn)制同步計(jì)

14、數(shù)器2片四2輸入與非門(mén)1片四輸入雙與非門(mén)1片三、實(shí)驗(yàn)內(nèi)容1、計(jì)數(shù)器芯片74LS160/161功能測(cè)試74LS160為同步十進(jìn)制計(jì)數(shù)器，74LS161為同步十六進(jìn)制計(jì)數(shù)器。帶直接清除端的同步可預(yù)置數(shù)的計(jì)數(shù)器74LS160/161的邏輯符號(hào)如圖6.1所示:71011121314S1CrLDCPS2QDQCQBQA74LS160/161QccD0D1D2D31526543圖6.174LS160/161邏輯符號(hào)LDCr工作方式端進(jìn)位信號(hào)數(shù)據(jù)輸入端CrS1S2LDCP芯片功能0XXXX1XX0T1111T1011X1X01X表6.174LS160/74LS161功能表法。即計(jì)數(shù)計(jì)到M異步清0。圖(B)采

15、用置位法。即計(jì)數(shù)計(jì)到M-1異步置0。置數(shù)端清零端S1S2QccD0,D1,D2,D3QD,QC,QB,QA數(shù)據(jù)輸出端完成芯片的接線(xiàn)，測(cè)試74LS160或74LS161芯片的功能，將結(jié)果填入表6.1中3、任意進(jìn)制計(jì)數(shù)器設(shè)計(jì)方法采用脈沖反饋法(稱(chēng)復(fù)位法或置位法)?？捎?4LS160/74LS161組成任意模(M)計(jì)數(shù)器。圖A.B是用74LS161實(shí)現(xiàn)模6計(jì)數(shù)器的兩種方案。圖(A)采用復(fù)位圖A圖B當(dāng)實(shí)現(xiàn)十以上進(jìn)制計(jì)數(shù)器時(shí)可將多片級(jí)連使用。圖6.2是60進(jìn)制計(jì)數(shù)的一種方案,兩片74LS160芯片構(gòu)成的同步六十進(jìn)制計(jì)數(shù)電路如圖6.2所示。按圖接線(xiàn)。用點(diǎn)動(dòng)脈沖作為CP的輸入，74LS160(II)、的輸出端QD、QC、QB、QA分別接學(xué)習(xí)機(jī)上七段LED數(shù)碼管的輸入端。觀察在點(diǎn)動(dòng)脈沖作用下，數(shù)碼管顯示的數(shù)字變化。圖6.2接線(xiàn)是否正確,若不正確如何改正,并分析為什么?圖6.2六十進(jìn)制計(jì)數(shù)電路3、除圖6.2所示六十進(jìn)制計(jì)數(shù)電路之外，請(qǐng)用兩片74LS161芯片實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)電路.試畫(huà)出電路接線(xiàn)圖,并用實(shí)驗(yàn)驗(yàn)證其功能。附錄IDVCC-D2JH數(shù)字電路實(shí)驗(yàn)箱17S(11)j費(fèi):(12)(13)0000SH：IS製S1I暑JJt?JVcc4B4A4Y3B3A1A1B1