數(shù)電第三章邏輯門電路課件

1、第三章 邏輯門電路0 概述二極管邏輯門電路TTL邏輯門電路CMOS邏輯門電路教 學 基 本 要 求1、了解半導體器件的開關特性。2、掌握基本邏輯門、三態(tài)門、集電極開路門的邏輯功能。3、掌握邏輯門的主要參數(shù)及在應用中的接口問題。0 概述1.邏輯門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路?；竞统Ｓ瞄T電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。 本章重點介紹邏輯運算的物理實現(xiàn)電路。2.邏輯0和邏輯1：0和1在邏輯代數(shù)中代表的兩種不同的狀態(tài)。在電子電路中用高、低電平來表示。 正邏輯：1表示高電平， 0表示低電平 負邏輯：0表示高電平， 1表示低電平高/低電平都允許有一定的

2、變化范圍3.獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。1 二極管邏輯門電路1.1 二極管的開關特性1.2 二極管與門1.3 二極管或門1.4 二極管門電路的優(yōu)、缺點1.1 二極管的開關特性1.二極管符號：2.二極管的伏安特性：當電壓ui0.7V 二極管導通后，uD= 0.7V iD=（ui-0.7）/R當電壓ui0.7V 二極管截止，處于斷開狀態(tài) iD=0V正極負極 uD iD 限流電阻3.二極管的開關電路的等效電路ui0V時，二極管截止，如同開關斷開，uo0V。ui5V時，二極管導通，如同0.7V的電壓源，uo5-0.7=4.3V。當ui為低電平時 D

3、截止，uo為低電平當ui為高電平時 D導通，uo為高電平1.2 二極管與門大于3V為高電平 邏輯1表示小于0.7V為低電平 邏輯0表示思考：Y如何和A、B構成與邏輯關系？ABY0V0V?5V0.7V0.7VABY0V0V0.7V5V0V？5V0.7V0.7V0V5V？0.7VABY0V0V0.7V5V0V0.7V0V5V0.7V5V5V?5V5VY=AB大于3V為高電平 邏輯1表示小于0.7V為低電平 邏輯0表示根據(jù)真值表，可以判斷該電路為與門Y=A+B1.3 二極管或門ABD1D2Y0V0V0V5V5V0V5V5V截止截止0V導通截止4.3V截止導通4.3V導通導通4.3V1.4 二極管門電

4、路的缺點電平有偏移，帶負載能力差因此，二極管門電路通常只用于集成電路內部電路2 TTL邏輯門電路2.1 三極管的開關特性2.2 三極管非門2.3 TTL反相器、與非門、或非門2.4 其他類型的TTL邏輯門 （三態(tài)門、集電極開路門）2.5 TTL電路常識2.6 小結由三極管和若干電阻構成的邏輯門Transistor-Transistor Logic它有兩種類型:NPN型和PNP型。在半導體中摻入五價雜質元素，例如磷，可形成 N型半導體在半導體中摻入三價雜質元素，如硼、鎵、銦等形成P型半導體 NPN型和PNP型三極管e-b間的PN結稱為發(fā)射結(Je) c-b間的PN結稱為集電結(Jc) 中間部分稱

5、為基區(qū)，連上電極稱為基極，用B或b表示（Base）； 一側稱為發(fā)射區(qū)，電極稱為發(fā)射極，用E或e表示（Emitter）； 另一側稱為集電區(qū)和集電極，用C或c表示（Collector）。1.三極管的結構2.1三極管的開關特性2.以NPN三極管為例，說明三極管的的工作原理及特性曲線ui iB e Rb b+VCCiC u Rc co發(fā)射結可以看成二極管RbRc+VCCbce截止狀態(tài)ui=UIL0.7VuoRbRc+VCCbce0.7ViB飽和區(qū)條件：ui大于0.7V發(fā)射結導通此時集電極和發(fā)射極可以看成短路ic=Ics=(VCC-UCES)/RC uo=UCES=0.2-0.3Vui iB e Rb

6、b+VCCiC u Rc co飽和狀態(tài)iBUi0.7Vuo=0.3VRbRc+VCCbce0.7V0.3V如何判斷工作在飽和區(qū)還是放大區(qū)？可以通過UCES計算出臨界集電極飽和電流ICS=(VCC-UCES)/RC 則臨界基極飽和電流IBS=(VCC-UCES)/RC 當iB IBS 工作在飽和區(qū)，否則工作在放大區(qū)。 ui=0.3V時，因為uBE0.7V，iB=0，三極管工作在截止狀態(tài)，ic=0。因為ic=0，所以輸出電壓： ui=1V時，三極管導通，基極電流：因為0iBIBS，三極管工作在飽和狀態(tài)。輸出電壓：uoUCES0.3V3.以典型電路為例來分析開關特性通常在數(shù)電中，三極管主要工作在截止

7、或飽和兩個區(qū)內。截止狀態(tài)cbe飽和狀態(tài)Vb=0.7v, Vc=0.3vebc2.2 三極管非門(反相器)uA0V時，三極管截止，iB0，iC0，輸出電壓uYVCC5VuA5V時，三極管飽和導通。輸出電壓uYUCES0.3V。真值表A =100+5V Y電路圖1邏輯符號AY1k10kRBRCbecuA性 能 分 析 vccRcTCL輸入輸出T狀態(tài)電容高電平(3.6v)低電平(0.2V)飽和導通少量電荷(0.2V)低電平(0.2v)高電平(5V)截止狀態(tài)大量電荷(5V)電容充電電容放電2.3 TTL反相器、與非門、或非門2.3.1 TTL反相器 Rb1 4kW Rc2 1.6kW Rc4 130W

8、 T4 D T2 T1 + vI T3 + vO 負載 Re2 1KW VCC(5V) 輸入級 中間級 輸出級 采用輸入級以提高工作速度采用推拉式輸出級以提高開關速度和帶負載能力2.電路功能分析（1）當輸入為低電平（I = 0.2 V） 0.5V 0.2V OVCCVBE4VD 50.70.7 =3.6V I低電平(0.2V)T1深飽和T2截止T3截止T4放大O高電平（3.6V）（2）當輸入為高電平 （I = 3.6 V） I全為高電平(3.6V)T1倒置放大T2飽和T3飽和T4截止O低電平(0.2V)3.6V 4.3V 2.1V 1.4V 0.2V 2vO/V 5 4 3 2 1 0 3.6

9、V .48V 0.2V 1 2 E D C B A 0.4V 1.1V 1.2V vI/V AB段： I很低， T1深度飽和，T2、T3截止，同時T4和D導通。O=3.6V。 CD段：當I的值繼續(xù)增加C點后，使T3飽和導通， O0.2V I(D)=BE3+BE2CES1 = (0.7+0.70.2)V=1.2V DE段：當I的值從D點再繼續(xù)增加時，T1將進入倒置放大狀態(tài)， T2、 T3飽和導通，保持O= 0.2V BC段：T1仍保持為飽和狀態(tài)。在BC段內，T2處于放大狀態(tài)，此時輸出電壓隨輸入電壓的增加而減小，但處于線性關系。I(D)=BE2CES1 = (0.70.3)V=0.4V 3.電壓的

10、傳輸特性 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND6反相器74LS04的引腳排列圖4.常用TTL反相器芯片邏輯函數(shù)表達式：2.3.2 TTL與非門1. TTL與非門電路多發(fā)射極BJT A B & BAL= T1 A B B A b b c c 只要A、B中有一個為低電平，則顯示低電平的特性，若全部為高電平，則顯示出高電平的特性；于是實現(xiàn)與的邏輯功能。2. TTL與非門電路的工作原理 VCC(5V) Rc4 130W Rc2 1.6kW Rb2 1.6kW T4 T2 T3

11、T1 A B Re2 1kW D IT1T2T3T4O輸入全為高電平 (3.6V)放大狀態(tài)飽和飽和截止低電平 (0.2V)輸入有低電平 (0.2V)深飽和截止截止放大高電平(3.6V)74LS00內含4個2輸入與非門3.常用TTL與非門芯片74LS20內含2個4輸入與非門2.3.3 TTL或非門R1A R1 R1B R4 VCC T1A T2A T2B B D T3 R3 T4 AT1BL R1A R1 R1B R4 VCC A T1A T2A T2B T1B B D L T3 R3 T4 TTL或非門的邏輯電路若二輸入端為低電平 0.5 v0.2 v0.2 v0.5 v3.6V 若A、B兩輸

12、入端都為高電平 R1A R1 R1B R4 VCC A T1A T2A T2B T1B B D L T3 R3 T4 2.1 v3.6 v3.6v2.1 v0.3V 問題：若A、B兩輸入端中有一個為高電平，輸出L = ? 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 2A GND74LS02的引腳排列圖2.常用芯片74LS02內含4個2輸入或非門邏輯表達式： vO/V 5 4 3 2 1 0 3.6V 2.48V 0.2V 1 2 E D CB A 0.4V 1.1V 1.2V vI/V 各

13、種類型的TTL門電路，其傳輸特性大同小異。VOHVO(A)3.6V VOLVCES 0.2VVIL VI (B)0.4VVIH VI(D)1.2V1、TTL與非門傳輸特性2、輸入、輸出的高、低電壓 2.3.4 TTL與非門的特征與參數(shù)典型參數(shù)實際參數(shù)見附錄C P4633. TTL與非門噪聲容限 噪聲容限:高電平的噪聲容限為 VNH=VOH(min)VIH(min) 1 驅動門 vo 1 負載門 vI 噪聲 1輸出 1輸入 0輸入 0輸出 vo vI +VDD 0 VNH VOH(min) VIH(min) VNL VOL(max) VIL(max) +VDD 0 低電平的噪聲容限為 VNL=V

14、IL(max)VOL(max) 當電路受到干擾時，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。 4. 扇入與扇出系數(shù) 扇入數(shù): 取決于門的輸入端的個數(shù) 扇出數(shù): 帶同類門的個數(shù)。 有帶灌電流負載和拉電流負載兩種情況:負載門驅動門0 VCC(5V) Rb1 4kW T1 IIL T4 T3 Rc4 130W D 當負載門的個數(shù)增加時，總的灌電流IIL將增加,引起輸出低電壓VOL的升高。 灌電流負載：輸出低電平時。IILIOL101&1& 4. 扇入與扇出系數(shù) 扇入數(shù): 取決于門的輸入端的個數(shù) 扇出數(shù): 帶同類門的個數(shù)。 有帶灌電流負載和拉電流負載兩種情況:負載門驅動門1 VCC

15、(5V) Rb1 4kW T1 IIL T4 T3 Rc4 130W D 01拉電流負載：門輸出高電平時當負載門的個數(shù)增多時，必將引起輸出高電壓的降低。 IIHIOH例 查得基本的TTL與非門7410的參數(shù)如下： IOL16mA，IIL1.6mA，IOH0.4mA，IIH0.04mA.試計算其帶同類門時的扇出數(shù)。解： (1)低電平輸出時的扇出數(shù) (2)高電平輸出時的扇出數(shù)若NOLNOH，則取較小的作為電路的扇出數(shù)。例題： 扇出數(shù)計算舉例 電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。5. 傳輸延遲時間 輸入 同相 輸出 反相 輸出 50% tPLH 50% 90% 10

16、% tr tPHL 90% 50% 10% tf 50% tPHL tPLH 90% 50% 10% tf 90% 50% 10% tr VOL VOH VOL VOH 0V VCC 平均傳輸延遲時間 tPdtPLH 為門電路輸出由低電平轉換到高電平所經(jīng)歷的時間; tPHL為由高電平轉換到低電平所經(jīng)歷的時間。(tPLHtPHL)/2 表征門電路開關速度的參數(shù)6. 功耗與延時功耗積1、功耗分為:靜態(tài)功耗：動態(tài)功耗：對于TTL門電路來說，靜態(tài)功耗是主要的。2、延時功耗積DP = tpdPD指的是當電路沒有狀態(tài)轉換時的功耗是在門的狀態(tài)轉換的瞬間的功耗。是一綜合性的指標，用DP表示，其單位為焦耳。DP

17、的值愈小，表明它的特性愈接于理想情況。2.4 其他類型的TTL邏輯門2.4.1 集電極開路門(Open Collector ，OC)？1.問題的提出 工程中常常將兩個門電路并聯(lián)起來實現(xiàn)與的邏輯功能，稱為線與。 ABY1+5VT1T2DT4T3R1R2R3R44k1.6k130W1kABY2+5VT1T2DT4T3R1R2R3R44k1.6k130W1k這兩個邏輯門是否可以直接并聯(lián)？2.問題的解決AB& Y1OC門的邏輯符號去掉低阻通道，將集電極開路，稱為集電極開路門出現(xiàn)問題：當輸出為低電平時正常，但是如果輸出應為高電平時，此時T3截止，無法輸出高電平，因此在工作時，必須接入外接電阻和電源。 V

18、CC(5V) Rc4 130W Rc2 1.6kW Rb2 1.6kW T4 T2 T3 T1 A B Re2 1kW D OC與非門的電路結構AB+VCCYR T1 T2 T3 uB1OC門實現(xiàn)的線與T3T3集電極開路后，并不影響原有的電路功能L寫出邏輯函數(shù)表達式：線與：實現(xiàn)與的邏輯功能 集電極開路門上拉電阻Rp 的計算 TTL 電路 TTL 電路 D C B A T 1 T 2 VCCL R P 在極限情況，上拉電阻Rp具有限制電流的作用。以保證IOL不超過額定值IOL(max)，故必須合理選用Rp的值。 另一方面，Rp的大小影響OC門的開關速度，Rp的值愈大，因而開關速度愈慢 ，故在滿足

19、要求的前提下，Rp越小越好。Rp(min) Rp(min)例2.4.2 設TTL與非門74LS01(OC)驅動八個74LS04(反相器)， 試確定一合適大小的上拉電阻Rp，設VCC5V。解：從器件手冊查出得：VCC=5V，VOL(max)=0.4V，IOL(max)=8mA，IIL= 400A，VIH(min) =2V，IIH=20A。 IIL(total)=400A8=3.2mA得 VCC=5V，IIH(total) =20A8= 0.16mA。 Rp的值可在985至18.75k,之間選擇,可選1k的電阻器為宜。所以 三態(tài)鉗位電路 R1 R2 R4 VCC T4L T3 R3T1與非門A B

20、 CS T5 T6 T7 R5 R6 VCC D3.6V1.4V0.7V當CS= 1時CS數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門真值表 =AB2.4.2 三態(tài)門（Three state Output Gate ,TS） R1 R2 R4 VCC T4L T3 R3T1與非門A B CS T5 T6 T7 R5 R6 VCC D當CS= 0時0.2V0.5V低電平0.5V開路CS數(shù)據(jù)輸入端輸出端LAB10010111011100高阻三態(tài)與非門真值表 AB CS & L 高電平使能=高阻狀態(tài)與非功能 ZL ABLCS = 0_CS =1結論：電路的輸出有高阻態(tài)、高電平和低電平

21、3種狀態(tài)。 AB CS & L 區(qū)別？CS數(shù)據(jù)輸入端輸出端LAB10010111011100高阻CS數(shù)據(jù)輸入端輸出端LAB00010111011101高阻高電平有效 AB CS & L 低電平有效作多路開關：E=0時，門G1導通，G2禁止，Y=A；E=1時，門G2導通，G1禁止，Y=B。信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B 。構成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TS門處于工作狀態(tài)，而其余TS門均處于高阻狀態(tài)，這樣總線就會輪流接受各TS門的輸出。2.5 TTL電路常識74：標準系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功

22、耗P10mW。74H：高速系列，是在74系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應用最廣的系列。74AS,74ALS （Advanced Low-Power Schottky TTL）:性能進一步提高。2.6 小結2.1 三極管非門： 分析了最簡單的三極

23、管非門，并分析了其優(yōu)缺點。2.2 TTL反相器、與非門、或非門 2.2.1 TTL反相器：電路結構、傳輸特性及常用芯片7404 2.2.2 TTL與非門：電路結構及常用芯片7400 7420 2.2.3 TTL或非門：電路結構及常用芯片7402 2.2.4 TTL邏輯門的參數(shù)及特性：傳輸特性；輸入輸出高低電壓及噪聲容限；輸入輸出高低電流及扇入扇出數(shù)；平均延遲時間；功耗2.3 其他類型的TTL邏輯門 2.3.1 集電極開路門：線與的概念；外接電阻的計算 2.3.2 三態(tài)門：三態(tài)門的功能分析；三態(tài)門的用途2.4 TTL電路常識 大規(guī)模集成芯片集成度高，所以要求體積小，而TTL系列不可能做得很小，但

24、MOS管的結構和制造工藝對高密度制作較之TTL相對容易，下面我們介紹MOS器件。 與TTL邏輯電路比較，MOS管的優(yōu)點是功耗低，可達0.01mw，缺點是開關速度稍低。在大規(guī)模的集成電路中，主要采用的CMOS電路。3 CMOS邏輯門電路3.1 場效應管的開關特性3.2 CMOS反相器及其他邏輯門3.3 CMOS邏輯門的特點3.1 場效應管的開關特性1.概述 場效應管是一種用輸入電壓控制輸出電流的的半導體器件。 從參與導電的載流子來劃分，它有電子作為載流子的N溝道場效應管和空穴作為載流子的P溝道場效應管。N溝道場效應管P溝道場效應管柵極源極漏極ui=VILuo=VDDGDSRD+VDD截止狀態(tài)等效

25、電路ui=VIHuo=0GDSRD+VDD導通狀態(tài)等效電路2. N溝道場效應管的開關特性uiuoGDSRD+VDDMOS管的D-S極可以看成是受ui控制的開關。VGS(th)通常+2V左右3. P溝道場效應管的開關特性uiuoGSDRS+VDDui=VIHuo=VDDGSDRS+VDD截止狀態(tài)等效電路ui=VILuo=0GSDRS+VDD導通狀態(tài)等效電路VGS(th)通常-2V左右3.2 CMOS反相器及其他邏輯門3.2.1 CMOS反相器 VDD TP TN vO vI 當vI = 0 V時 VGSN =0 VTNTN管截止；|VGSP|=VDDVTP TP管導通。VO VDD VDD TP TN vO vI 當vI = VDD 時 VO 0VGSN =VDD VTNTN管導通；|VGSP|= 0 107，導