DSP與FPGA實時信號處理系統(tǒng)介紹

1、俺FPGA應(yīng)百用文章唉霸實時盎信號處理系爸統(tǒng)八 摘擺要：簡要敘挨述了常用的稗信號處理系瓣統(tǒng)的類型與艾處理機(jī)結(jié)構(gòu)阿，介紹了正壩逐步得到廣柏泛應(yīng)用的擺霸處理機(jī)辦結(jié)構(gòu)，在此搬基礎(chǔ)上提出搬了一種實時笆信號處理的按線性流水陣列，并舉例壩說明了該結(jié)熬構(gòu)的具體實澳現(xiàn)，最后分罷析說明了此斑結(jié)構(gòu)的優(yōu)越啊性。X。扮 關(guān)隘鍵詞：實時搬信號處理 懊處理機(jī)結(jié)構(gòu)邦 線性流水疤陣列叭 實扳時信號處理敖系統(tǒng)要求必壩須具有處理按大數(shù)據(jù)量的案能力，以保靶證系統(tǒng)的實挨時性；其次骯對系統(tǒng)的體百積、功耗、拌穩(wěn)定性等也澳有較嚴(yán)格的藹要求。實時巴信號處理算法中經(jīng)常用岸到對圖象的版求和、求差爸運算，二維把梯度運算，把圖象分割及擺區(qū)域特征提柏

2、取等不同層懊次、不同種敖類的處理。班其中有的運敗算本身結(jié)構(gòu)搬比較簡單，安但是數(shù)據(jù)量絆大，計算速半度要求高；伴有些處理對捌速度并沒有笆特殊的要求白，但計算方斑式和控制結(jié)跋構(gòu)比較復(fù)雜扮，難以用純安硬件實現(xiàn)。絆因此，實時礙信號處理系捌統(tǒng)是對運算半速度要求高辦、運算種類藹多的綜合性伴信息處理系稗統(tǒng)。盎 信號處擺理系統(tǒng)的類柏型與常用處拔理機(jī)結(jié)構(gòu)耙 根吧據(jù)信號處理瓣系統(tǒng)在構(gòu)成昂、處理能力跋以及計算問岸題到硬件結(jié)襖構(gòu)映射方法按的不同，將板現(xiàn)代信號處氨理系統(tǒng)分為澳三大類：唉 背指令集結(jié)構(gòu)暗（）扳系統(tǒng)。在由班各種微處理氨器、芭處理器或?qū)０酚弥噶罴幇乩砥鞯冉M成頒的信號處理叭系統(tǒng)中，都隘需要通過系八統(tǒng)中的處理瓣器

3、所提供的骯指令系統(tǒng)（邦或微代碼）般來描述各種把算法，并在霸指令部件的辦控制下完成暗對各種可計案算問題的求辦解。隘 佰硬連線結(jié)構(gòu)岸系統(tǒng)。主要佰是指由專用矮集成電路（唉）胺構(gòu)成的系統(tǒng)擺，其基本特百征是功能固艾定、通常用白于完成特定襖的算法，這俺種系統(tǒng)適合瓣于實現(xiàn)功能辦固定和數(shù)據(jù)吧結(jié)構(gòu)明確的奧計算問題。胺不足之處主背要在于：設(shè)背計周期長、笆成本高，且搬沒有可編程按性，可擴(kuò)展鞍性差。哎 百可重構(gòu)系統(tǒng)盎。基本特征爸是系統(tǒng)中有邦一個或多個巴可重構(gòu)器件凹（如矮），可重捌構(gòu)處理器之安間或可重構(gòu)愛處理器與稗結(jié)構(gòu)處骯理器之間通耙過互連結(jié)構(gòu)敗構(gòu)成一個完暗整的計算系爸統(tǒng)。敖 從案系統(tǒng)信號處奧理系統(tǒng)的構(gòu)擺成方式來看邦，

4、常用的處啊理機(jī)結(jié)構(gòu)有骯下面幾種：吧單指令流單拔數(shù)據(jù)流（氨）、案單指令流多翱數(shù)據(jù)流（拜）、礙多指令流多凹數(shù)據(jù)流（吧）。跋 敖結(jié)版構(gòu)通常由一昂個處理器和絆一個存貯器唉組成，它通過執(zhí)行單一巴的指令流對襖單一的數(shù)據(jù)熬流進(jìn)行操作按，指令按順安序讀取，數(shù)澳據(jù)在每一時哀刻也只能讀耙取一個。弱跋點是單片處敖理器處理能佰力有限，同爸時，這種結(jié)艾構(gòu)也沒有發(fā)敗揮數(shù)據(jù)處理稗中的并行性傲潛力，所以跋在實時系統(tǒng)罷或高速系統(tǒng)壩中，很少采挨用巴結(jié)構(gòu)。伴 八 般結(jié)構(gòu)系統(tǒng)由捌一個控制器翱、多個處理安器、多個存翱貯模塊和一按個互連網(wǎng)絡(luò)昂組成。所有耙“活動的”傲處理器在同阿一時刻執(zhí)行懊同一條指令愛，但每個處扒理器執(zhí)行這翱條指令時所靶

5、用的數(shù)據(jù)是絆從它本身的矮存儲模塊中耙讀取的。對稗操作種類多氨的算法，當(dāng)伴要求存取全跋局?jǐn)?shù)據(jù)或?qū)Π矣诓煌臄?shù)佰據(jù)要求做不擺同的處理時邦，它是無法把獨立勝任的鞍。另外，半 一熬般都要求有皚較多的處理懊單元和極高佰的吞扮吐率，如果敗系統(tǒng)中沒有頒足夠多的適隘合拔 處理的任柏務(wù)，采用襖 是斑不合算的。岸 昂 案結(jié)構(gòu)就是版通常所指的捌多處理機(jī)，佰典型的阿系統(tǒng)由稗多臺處理機(jī)跋、多個存儲模塊和一個艾互連網(wǎng)絡(luò)組成，每臺處壩理機(jī)執(zhí)行自傲己的指令，跋操作數(shù)也是骯各取各的。拔結(jié)班構(gòu)中每個處哀理器都可以霸單獨編程，癌因而這種結(jié)扮構(gòu)的可編程佰能力是最強(qiáng)昂的。但由于案要用大量的壩硬件資源解安決可編程問傲題，硬件利熬用率不高

6、。疤 藹拜結(jié)構(gòu)拜 隨般著大規(guī)?？砂壕幊唐骷牡K發(fā)展，采用半案結(jié)構(gòu)吧的信號處理挨系統(tǒng)顯示出暗了其優(yōu)越性案，正逐步得扳到重視。與皚通用集成電傲路相比，佰芯片敖具有體積小癌、重量輕、艾功耗低、可氨靠性高等幾佰個方面的優(yōu)柏勢，而且在芭大批量應(yīng)用礙時，可降低耙成本。靶 現(xiàn)扒場可編程門安陣列（礙）是在背專用斑的基礎(chǔ)上岸發(fā)展出來的唉，它克服了傲專用哀不夠靈活巴的缺點。與擺其他中小規(guī)模集成電路笆相比，其優(yōu)佰點主要在于吧它有很強(qiáng)的案靈活性，即扒其內(nèi)部的具八體邏輯功能班可以根據(jù)需擺要配置，對扒電路的修改安和維護(hù)很方八便。目前，芭的耙容量已經(jīng)跨過了百萬門爸級，使得懊成為辦解決系統(tǒng)級鞍設(shè)計的重要骯選擇方案之扒一。般

7、般拌結(jié)構(gòu)最懊大的特點是跋結(jié)構(gòu)靈活，有較強(qiáng)的通跋用性，適于挨模塊化設(shè)計阿，從而能夠案提高算法效骯率；同時其辦開發(fā)周期較鞍短，系統(tǒng)易背于維護(hù)和擴(kuò)皚展，適合于扳實時信號處壩理。白 實扮時信號處理拜系統(tǒng)中，低壩層的信號預(yù)澳處理算法處懊理的數(shù)據(jù)量熬大，對處理罷速度的要求敗高，但運算邦結(jié)構(gòu)相對比敖較簡單，適昂于用皚進(jìn)行硬件百實現(xiàn)，這樣襖能同時兼顧叭速度及靈活伴性。高層處邦理算法的特把點是所處理疤的數(shù)據(jù)量較艾低層算法少邦，但算法的熬控制結(jié)構(gòu)復(fù)案雜，適于用懊運算速度高愛、尋址方式伴靈活、通信跋機(jī)制強(qiáng)大的隘芯片氨來實現(xiàn)。靶 線性流敖水陣列結(jié)構(gòu)背 在笆我們的工作罷中，設(shè)計并跋實現(xiàn)了一種搬實時信號處翱理結(jié)構(gòu)。它班采

8、用模塊化澳設(shè)計和線性懊流水陣列結(jié)跋構(gòu)(圖)疤。敖 這扮種線性流水扒陣列結(jié)構(gòu)具鞍有如下特點氨：拌 矮接口簡單。襖各處理單元拔（）之芭間采用統(tǒng)一搬的外部接口礙。盎 捌易于擴(kuò)充和拔維護(hù)。各個阿的內(nèi)部按結(jié)構(gòu)完全相版同，而且外搬部接口統(tǒng)一俺，所以系統(tǒng)案很容易根據(jù)盎需要進(jìn)行硬俺件的配置和班擴(kuò)充。當(dāng)某胺個模塊出現(xiàn)伴故障時，也胺易于更換。壩 案處理模塊的八規(guī)范結(jié)構(gòu)能唉夠支持多種凹處理模式，骯可以適應(yīng)不案同的處理算頒法。版 每澳個的核奧心由斑芯片和可重翱構(gòu)器件奧組成，叭另外還包括瓣一些外圍的跋輔助電路，斑如存儲器、搬先進(jìn)先出（巴）版器件及懊 白等（圖盎）?？芍匕蓸?gòu)器件電路稗與處扮理器相連，頒利用鞍處理器強(qiáng)大敗的

9、功半能實現(xiàn)單元把電路內(nèi)部和背各個單元之岸間的通信。疤從的扮角度來看，扒可重構(gòu)器件埃相跋當(dāng)于它的宏絆功能協(xié)處理拌器（盎）百。跋 翱中的其他拔電路輔助核癌心電路進(jìn)行矮工作。八和邦各自帶有擺，用扮于存放處理拌過程所需要疤的數(shù)據(jù)及中隘間結(jié)果。隘 阿中存皚儲了瓣的執(zhí)行程序暗和隘的配置數(shù)據(jù)愛。先進(jìn)先出版（礙）器件則用于實現(xiàn)信號礙處理中常用絆到的一些操八作，如延時壩線、順序存澳儲等。巴每個單叭獨做成一塊白，各芭級之間傲通過插座與把底板相連。版底板的結(jié)構(gòu)敖很簡單，主把要由幾個串柏連的插座構(gòu)艾成，其作用埃是向各個熬提供通信把通道和電源哀供應(yīng)?？梢园迅鶕?jù)需要安艾排底板上插俺座的個數(shù)，哀組成多級線吧性陣列結(jié)構(gòu)半。這

10、種模塊靶化設(shè)計的突唉出優(yōu)點在于霸，它使得對凹系統(tǒng)的功能敗擴(kuò)充和維護(hù)把變得非常簡拔單。需要時半，只要插上或更換岸電路板，就暗可以實現(xiàn)系愛統(tǒng)的擴(kuò)展和拌故障的排除跋。每一級班中的扒都有通信埃端口與前級斑和后級暗電路板相連柏，可以很方絆便地控制和柏協(xié)調(diào)它們之間的工作。伴 應(yīng)用實八例瓣 我捌們應(yīng)用上述擺線性流水陣半列結(jié)構(gòu)實現(xiàn)艾了一個實時俺目標(biāo)檢測系斑統(tǒng)，該系統(tǒng)班的任務(wù)主要凹是接收攝像矮頭輸出的灰案度圖象，經(jīng)愛預(yù)處理、編扒碼、直線擬鞍合和目標(biāo)識板別后，輸出巴結(jié)果到骯機(jī)顯示。在骯這個任務(wù)中白，預(yù)處理模挨塊包括抽樣巴、卷積和編案碼等步驟，唉屬于低層的班處理，其運八算數(shù)據(jù)量大胺，但運算結(jié)芭構(gòu)較規(guī)則，板適于用案進(jìn)

11、行純岸硬件實現(xiàn)；佰而直線擬合敖及目標(biāo)識別扳等高層圖象般處理算法，辦所處理的數(shù)捌據(jù)量相對較藹少，但要用按到多種數(shù)據(jù)案結(jié)構(gòu)，其控絆制也復(fù)雜得骯多，我們用擺編程隘來實現(xiàn)。罷 重靶構(gòu)處理模塊啊采用的是昂俺公司的癌系背列俺芯片。這是奧一種基于敖的現(xiàn)擺場可編程門敖陣列。表板給出了辦 頒系列愛的一些參懊數(shù)。隘表1 XC哀5200系笆列FPGA八的一些參數(shù)斑B。器件XC5204XC5206XC5210XC5215邏輯單元48078412961936最大邏輯門6000100001600023000多功能塊1012141418182222CLB120196324484觸發(fā)器48078412961936I/O124

12、148196244扒 辦襖系列暗邏輯功能拌的實現(xiàn)由內(nèi)疤部規(guī)則排列拜的邏輯單元拌陣列（哀）來完成巴，它是鞍的主要按部分。把的核心是?？芍貥?gòu)邏輯拔塊（唉），四周是絆一些輸入鞍輸出塊（安）。翱和哎之間通過襖片內(nèi)的布線埃資源相連接哀。由巴配置代碼驅(qū)搬動，癌和的襖具體邏輯功板能及它們的柏互聯(lián)關(guān)系由哀配置數(shù)據(jù)決襖定。整個版模塊百的設(shè)計實現(xiàn)凹在岸公司的安敗岸 絆開發(fā)平臺上拜完成。該系佰統(tǒng)支持設(shè)計般輸入、邏輯唉仿真、設(shè)計啊實現(xiàn)（設(shè)計凹綜合）和時扒序仿真等系笆統(tǒng)開發(fā)全過罷程。笆 在罷選用愛芯片時，主唉要應(yīng)考慮性礙能能否滿足扳快速判讀算扳法的要求，氨具體說就是耙要求選擇那些指令周期愛短、數(shù)據(jù)吞叭吐率高、通笆信能力

13、強(qiáng)、耙指令集功能瓣完備的處理耙器，同時也氨要兼顧功耗跋和開發(fā)支持哀環(huán)境等因素巴。表列出安了一些常用靶微處理器的耙性能參數(shù)。敖 我案們選擇的是疤應(yīng)用廣泛、版性價比較高氨的按柏芯片。它是巴美國公邦司推出的為靶滿足并行處伴理需求的扒位浮點把。主要柏特性如下：靶表2 常用澳微處理器對班照表伴X。處理器類型DSP（Motorola)ADSPTMS3209600256156210202101C30C40C50字長/bit32163216323216指令周期/ns505050603325501024浮點FFT時間/ms1.042.330.962.072.361.933.42罷 敖外部時鐘班，搬內(nèi)部時鐘奧，靶

14、所有指令均扮單周期完成百，處理器內(nèi)扮部采用高度笆并行機(jī)制，疤可同時進(jìn)行邦多達(dá)項柏各類操作。頒 巴兩套相同的骯外部數(shù)據(jù)、懊地址總線，隘支持局部存伴儲器和全局叭共享存儲器白。伴 耙個高速并叭行通信口，礙采用異步傳版輸方式，最吧大速率可達(dá)奧辦。通過令暗牌傳遞可靈爸活實現(xiàn)數(shù)據(jù)八雙向傳輸，艾這種結(jié)構(gòu)很罷適合案之間的互連班。吧 礙個笆通道，每個疤通道的最大翱速率可達(dá)澳暗。內(nèi)佰部總線與昂的地址芭、數(shù)據(jù)、指安令總線完全凹分開，避開捌了總線使用霸上的瓶頸。胺 從搬結(jié)構(gòu)和功能按上看，邦很適合與扒可重構(gòu)器件辦互相配合起艾來構(gòu)成高速案、高精度的絆實時信息處半理系統(tǒng)，并艾完全可以勝暗任圖像信息礙的實時處理矮任務(wù)；此外暗

15、，的板開發(fā)系統(tǒng)也懊比較完備，伴支持語言鞍和匯編語言埃編程，能夠絆方便地進(jìn)行百算法移植和軟硬件的艾協(xié)同設(shè)計。芭 衡礙量系統(tǒng)的整板體性能不僅拜要看所使用斑的器件和所藹能完成的功班能，還要看霸器件之間采白用怎樣的互癌連結(jié)構(gòu)。襖半可以完成模襖塊級的任務(wù)拔，起到拔的協(xié)處理扒器的作用。扳它的可編程芭性使它既具版有專用集成吧電路的速度柏，又具有很般高的靈活性把。內(nèi)癌部結(jié)構(gòu)的主叭要優(yōu)勢是：癌所有指令的拔執(zhí)行時間都阿是單周期，背指令采用流礙水線，內(nèi)部敗的數(shù)據(jù)、地爸址、指令及佰總線壩分開，有較八多的寄存器挨。這些特征懊使它有較高絆的處理速度敗。般具有硬件的澳高速性，而般具有皚軟件的靈活拜性，從器件按上考察，能拜夠

16、滿足處理邦復(fù)雜算法的啊要求。同時半，的愛個通信口隘和個百通道使其翱能夠在不被佰中斷的情況斑下比較從容背地應(yīng)付與外氨界大量的數(shù)胺據(jù)交換。擺 從八內(nèi)部互辦連來看，按使用了捌專用的通信稗口完成與板的互壩連，能夠保白證在任何情敖?jīng)r下拔與叭的數(shù)據(jù)通道罷的暢通。另外，愛和暗各自都有輸按入端口，使捌得系統(tǒng)的處扳理結(jié)構(gòu)多樣搬化。比如，襖可安以作為處理霸流程中的一笆個模塊，獨岸立完成某項芭功能，也可半以作為把的協(xié)處理骯器，通過奧的調(diào)用來完成特定皚的子函數(shù)。八底板將互連皚性延伸到絆之間，使伴得多個電路哀板能夠組成白多處理機(jī)系骯統(tǒng)。前級的伴既可拔以與下一級壩的通邦信，也可以把將數(shù)據(jù)發(fā)送笆到下一級的鞍。壩 綜癌上所述

17、，本昂文提出的基柏于艾的斑線性流水陣哀列結(jié)構(gòu)，為佰設(shè)計中如何熬處理軟硬件爸的關(guān)系提供澳了一個較好埃的解決方案半。同時，該斑系統(tǒng)具有靈白活的處理結(jié)奧構(gòu)，對不同岸結(jié)構(gòu)的算法罷都有較強(qiáng)的邦適應(yīng)能力，皚尤其適合實白時信號處理案任務(wù)。癌M。埃在測控系統(tǒng)艾中用IP核百實現(xiàn)D/A般轉(zhuǎn)換 般艾摘要：采用數(shù)字化愛技術(shù)、在測邦控系統(tǒng)中用澳IP核實現(xiàn)俺D/A轉(zhuǎn)換鞍，并且在1佰片可編程邏盎輯器件中實壩現(xiàn)。它不受扮溫度的影響稗，既可保持敖高分辨率，藹又可降低對般電路精度和骯穩(wěn)定度的要敖求，并減少頒元件的數(shù)量挨。 百u。百敖 澳關(guān)鍵詞：伴IP D/疤A VHD俺L 可編程翱邏輯器件爸在各類電子盎系統(tǒng)中，數(shù)啊字電路所占吧比

18、重越來越把大。這主要傲是因為數(shù)字挨電路相對于氨模擬電路有爸一些突出的板優(yōu)點，例如暗：暗K。邦*數(shù)字電路中的有源器辦件工作在飽八和區(qū)與截止傲區(qū)，工作狀擺態(tài)穩(wěn)定；氨*數(shù)字電路藹處理的是二靶值信號，易唉于存儲和再皚生；藹*數(shù)字電路絆是由大量相瓣同的基本單辦元，如門、吧觸發(fā)器等所捌組成，易于霸大規(guī)模集成，易于自動百化設(shè)計工具罷的應(yīng)用等。板v。挨由于數(shù)字電矮路的以上特癌點，再加上胺數(shù)字計算機(jī)敖和數(shù)字信號半處理技術(shù)的疤迅速發(fā)展，案使得數(shù)字電板路從集成規(guī)敗模、應(yīng)用范胺圍及設(shè)計自叭動化程度等壩方面大大超澳過了模擬電佰路，越來越靶多的由模擬盎電路實現(xiàn)的案功能轉(zhuǎn)由數(shù)奧字電路實現(xiàn)安，進(jìn)入了電瓣子系統(tǒng)數(shù)字癌化的時代。

19、版I。唉在測控系統(tǒng)啊采用數(shù)字化矮技術(shù)，將原拜來由模擬電挨路實現(xiàn)的D叭/A由數(shù)字啊電路實現(xiàn)。p。擺1 IP核奧介紹案IP（知識佰產(chǎn)權(quán)）核將藹一些在數(shù)字八電路中常用巴，但比較復(fù)襖雜的功能塊稗，如FIR岸濾波器、S奧DRAM控氨制器、PC柏I接口等設(shè)稗計成可修改安參數(shù)的模塊翱。IP核的佰重用是設(shè)計捌人員贏得迅跋速上市時間按的主要策略半。隨著CP安LD/FP半GA的規(guī)模哎越來越大，佰設(shè)計越來越啊復(fù)雜（IC爸的復(fù)雜度以巴每年55%啊的速率遞增絆，而設(shè)計能隘力每年僅提班高21%）暗，設(shè)計者的懊主要任務(wù)是愛在規(guī)定的時俺間周期內(nèi)完拜成復(fù)雜的設(shè)襖計。調(diào)用IP核能避免敗重復(fù)勞動，搬大大減輕工疤程師的負(fù)擔(dān)斑，因此使

20、用阿IP核是一懊個發(fā)展趨勢八。靶8。愛IP核包括巴硬IP與軟耙IP?？膳浒椭肐P是參皚數(shù)化后的可翱重定目標(biāo)I班P，其優(yōu)點跋是可以對功挨能加以裁剪板，以符合特哎定的應(yīng)用。挨這些參數(shù)包辦括總線寬度絆、存儲器容班量、使能或唉禁止功能塊頒。稗e。啊硬IP最大耙的優(yōu)點是確鞍保性能，如瓣速度、功耗翱等。然而，挨硬IP難以敗轉(zhuǎn)移到新工襖藝或集成到啊新結(jié)構(gòu)中，翱是不可重配爸置的。八I。癌軟IP是以佰綜合形式交熬付的，因而昂必須在目標(biāo)白工藝中實現(xiàn)笆，并由系統(tǒng)耙設(shè)計者驗證芭。其優(yōu)點是板源代碼靈活翱，可重定目愛標(biāo)于多種制拜作工藝，在啊新功能級中拌重新配置。艾8。跋不過目前大敖多數(shù)庫是收費的，但也稗可以從網(wǎng)上氨下載一

21、些免隘費的IP核挨。傲N。盎2 用IP澳核實現(xiàn)的D拜/A轉(zhuǎn)換器瓣的功能及特哎點埃數(shù)字到模擬暗轉(zhuǎn)換器（D懊ACs）將耙一個二進(jìn)制傲數(shù)轉(zhuǎn)換為與扳之對應(yīng)的電笆壓值，目前扮常用的D/頒A轉(zhuǎn)換器都叭是由電阻或挨電容加權(quán)網(wǎng)擺絡(luò)、受碼元八控制的開關(guān)半和基準(zhǔn)電壓傲或電流源組頒成。當(dāng)D/辦A轉(zhuǎn)換器需骯要轉(zhuǎn)換的信斑號每次取樣啊字長很長時板，對這些電背路的精度要佰求很高，并盎且還必須在壩整個溫度范霸圍和整個使爸用壽命期間霸內(nèi)保持電路哎參數(shù)的穩(wěn)定背。例如，一啊個16位的疤D/A轉(zhuǎn)換癌器，其MS拜B的精度必隘須在1/2半 16以內(nèi)耙，這是很困班難的。所以柏，需尋求一伴種中保持高頒分辨率又可澳降低對電路頒精度和穩(wěn)定埃度要

22、求的方跋法。敗e。板可綜合的D翱elta-藹Sigma頒 DAC（靶術(shù)語Del板ta-Si案gma分別按指算術(shù)差與癌和，即柏-斑DAC）藹，是Xil版inx公司哀提供的免費跋IP核，可搬從網(wǎng)上下載拌得到。啊u。吧Delta稗-Sigm斑a DAC佰使用數(shù)字技罷術(shù)，因而它拜不溫度的影阿響，并且能百在一片可編白程邏輯器件案中實現(xiàn)。避背免在D/A鞍轉(zhuǎn)換器中使班用匹配電阻把，不僅能更頒便宜，而且礙，其轉(zhuǎn)換是案線性的。D背elta-版Sigma擺 DAC實邦際上是高速癌單個位的D頒AC，用數(shù)絆字反饋技術(shù)扒，在輸出端拌產(chǎn)生一串脈阿沖。脈沖串俺中信號為高頒電平的時間矮部分與二進(jìn)愛制輸入成比艾例，當(dāng)這個笆脈沖

23、串通過吧一個模擬低翱通濾波器后俺就得到一個按模擬輸出信笆號。稗x。岸圖1是一個氨典型的可編矮程邏輯器件芭實現(xiàn)的DA版C的頂層電愛路圖，輸入昂信號有復(fù)位百信號、時鐘斑信號以及二襖進(jìn)制數(shù)據(jù)總皚線。輸出D安ACout班Drvr驅(qū)動一個外部罷的低通濾波艾器Vout佰能從0V敗Vcco。伴這里Vcc搬o是FPG敖A I/O哀塊的供電電芭壓。輸入/辦輸出詳細(xì)說背明如表1所柏列。半表1 輸入唉輸出描述表骯k。信 號方 向描 述DACOUT輸出驅(qū)動外部低通濾波器的脈沖串（通過一個輸出驅(qū)動器）DACIN輸入數(shù)字輸入總線，值必須設(shè)置成鐘的正沿clk輸入正沿有效Reset輸入復(fù)位信號初始化SigmaLatch和輸出

24、D觸發(fā)器 巴DAC的二辦進(jìn)制輸入是巴一個無符號哀數(shù)?！鞍?”澳代表最低電八壓，輸出的翱模擬電壓也氨只有正的。昂“胺0”半輸入產(chǎn)生0罷V輸出，輸爸入端全“把1”唉，則輸出近隘似達(dá)到Vc拜co。按E。暗圖2是De搬lta-S八igma 般DAC的原稗理框圖，二敗進(jìn)制輸入的靶位寬是可變佰的。為簡單翱起見，電路白原理圖描述吧了一個8位版二進(jìn)制輸入稗的DAC。熬t。笆在這個器件白中，二進(jìn)制搬加法器用來盎產(chǎn)生和，也扒用來產(chǎn)生差熬。盡管De班l(xiāng)ta A把dder的敖輸入是無符擺號數(shù)，兩個敖加法器的輸哀出卻都是有扳符號數(shù)。D扮elta 敖Adder昂計算DAC盎輸入和當(dāng)前百DAC輸出藹的差，并用襖一個二進(jìn)制斑

25、數(shù)表示。因芭為DAC的愛輸出是一個瓣單個的位，唉因此它不是版1就是0。柏如圖2所示吧，當(dāng)輸入加按上由Sig熬ma La叭tch的輸頒出的兩個拷拔貝與0構(gòu)成吧的10位數(shù)骯，就產(chǎn)生差皚值，這也補辦償了DAC岸IN是無符暗號數(shù)的事實阿。Sigm拌a Add伴er將它原吧來的輸出（哎保存在Si啊gma L扒atch中矮）與當(dāng)前的爸Delta擺 Adde哎r的輸出相藹加。扳L。盎圖1中輸出奧電壓與輸入俺電壓的關(guān)系埃為傲VOUT=暗(DACI背N/(2M安SBI+1扳)VC敗CO拌式中單位為皚V。襖例如，對于昂一個8位D百AC（MS霸BI=7）啊,最后的輸斑出是這樣：扒DACIN叭輸入是0，白則輸出也是懊

26、0；DAC佰IN輸入是耙十六進(jìn)制數(shù)辦FF時，輸疤出值為最大拌(255/叭256)矮Vcco。哎W。跋阻容低通濾翱波器適合多柏數(shù)應(yīng)用需要礙，一個簡單拜的阻容低通半濾波器就能扒工作得很好癌。敗w。翱Vs的定義半是：DAC捌輸入增加或案減少時，在扒Vout端骯產(chǎn)生變化的扳絕對值。對岸一個8位D白AC，Vs拔等于（1/拌256）矮Vcco。吧M。爸Vout能吧夠產(chǎn)生在0隘VVcc佰o之間可變疤的電壓，具辦體的值由D敗ACIN的凹位寬和輸入哀的數(shù)值決定辦。隘C。搬Delta藹-Sigm八a DAC把適合需要相癌對高精度的敖低頻應(yīng)用。愛在這種應(yīng)用氨中，電壓不盎會很快地變熬化，因此，藹RC的時間傲常數(shù)可以很

27、背大，以減小罷噪聲。版Y。耙這種DAC盎最廣泛的應(yīng)板用就是產(chǎn)生般通常直流電拜壓。這包括奧電壓控制振傲蕩器、電壓板控制運算放疤大器、I/瓣O參數(shù)電壓熬、可編程電芭壓源、波形板發(fā)生器（正奧弦、三角等愛）、A/D百轉(zhuǎn)換中的參絆考電壓等。安e。埃Delta靶-Sigm擺a DAC半是一個例子安，說明高速巴可編程邏輯凹器件能用于唉混合信號系埃統(tǒng)，以減少稗元件的數(shù)量岸?？删幊踢壈钶嬈骷乃侔┒群兔芏仁拱八鼈兂蔀槟０翑M信號產(chǎn)生胺和處理方面阿理想的元件柏。俺S。搬3 用VH皚DL語言編啊寫的程序哎libra案ry ie傲ee;盎use i澳eeest瓣d_log絆ic_11岸64.al版l;班use i奧ee

28、e.骯std_l背ogic_斑arith叭.all;盎use i柏eee.s靶td_lo澳gic_u哎nsign吧ed.al疤l;半P。隘entit骯y dac鞍_ds i頒s昂port(般reset按 :in 埃std_l扒ogic;佰clk :案in st奧d_log八ic;搬din :按in st敖d_log案ic_ve八ctor(澳7 dow扳nto 0哎);-S艾igned半 inte疤ger俺c。笆dout 挨:out 班std_l艾ogic;);安end d霸ac_ds絆;哀archi傲tectu懊re ar稗ch_da邦c_ds 爸of da氨c_ds 絆is擺K。哎signa

29、頒l err巴or :s搬t(yī)d_lo暗gic_v稗ector襖(9 do瓣wnto 跋0);-啊Error百 accu哎mulat矮or is扮 2 bi芭ts la芭rger爸a。邦const版ant z阿eros:稗std_l跋ogic_氨vecto扮r(7 d熬ownto昂 0):=氨(othe按rs=盎0);翱O。begin板proce敖ss(re奧set,c耙lk,di熬n)暗varia埃ble v半al :s埃td_lo皚gic_v哀ector爸(9 do熬wnto 伴0);般z。begin罷if re礙set=捌1the芭n愛error癌0)般;敖dout版=0;耙elsif艾

30、clk白event案 and 巴clk=白1 th拔en皚d。礙-val按:=din擺+erro柏r;din半 is s擺ign e辦xtend拌ed to敖 nbit稗s+2疤Q。哎val:=挨(din(熬dinh耙igh)&藹din(d拜inhi壩gh)&d盎in)+e翱rror;隘v。吧if va叭l(val按high笆)=0背then盎dout敗=1;拌error傲=val班+(11藹& ze柏ros);else扒dout昂=0;半error氨=val拔+(01癌&zer扒os);安end i拌f;板end i爸f;背end p柏roces阿s;澳end a半rch_d辦ac_ds拜;

31、昂4 芯片的爸選擇和配置礙選擇MAX板7000S哎系列可編程案邏輯器件，敗編譯后由M澳AX+PL靶US II軟件自動配把置進(jìn)EMP背7032S澳LC44芯傲片，將生成癌的目標(biāo)文件暗通過編程電拔纜對器件進(jìn)巴行編程。皚2。傲將該IP核岸實現(xiàn)的D/傲A轉(zhuǎn)換器用唉于新型智能安電阻爐溫度案控制儀中，絆因為調(diào)節(jié)爐拜溫的信號不愛要求變化很快，因此D安AC的輸入瓣二進(jìn)制信號拜為緩變信號班。對于這種皚低頻應(yīng)用，矮可以將RC爸時間常數(shù)取稗得較大，以襖減小噪聲。背這樣，可綜八合的VHD班L語言De俺lta-S罷igma 骯DAC模塊頒配置進(jìn)EM艾P7032懊芯片后，達(dá)奧到了預(yù)期的疤效果。 霸t。胺基于FPG班A的U

32、SB伴2.0控制瓣器設(shè)計俺摘要：安介紹了一種用VHDL瓣設(shè)計USB把2.0功能版控制器的方靶法，詳術(shù)了暗其原理和設(shè)擺計思想，并絆在FPGA扮上予以實現(xiàn)暗。拌7。叭關(guān)鍵詞罷：USB 昂VHDL 瓣FPGA罷在視頻存儲懊和圖像寬帶澳領(lǐng)域中，經(jīng)艾常遇到實時敗高速數(shù)據(jù)傳耙輸?shù)囊?。?000年骯4月，由I安ntel、伴Micro凹soft、埃NEC、C癌ompaq癌、Luce襖nt、Ph靶illip笆s等公司共壩同制訂的U板SB2.0邦（Univ耙ersal伴 Seri耙al Bu皚s）傳輸協(xié)艾議，其速度遠(yuǎn)遠(yuǎn)超過了哀目前使用I絆EEE13般94接口進(jìn)巴行視頻傳輸矮的400M耙bps，達(dá)罷到了480挨M

33、bps；頒而且具有即安插即用的P扮nP（Pl斑ug An叭d Pla靶y）、可進(jìn)哀行菊花鏈?zhǔn)桨训募壜?lián)（通襖過USB 邦HUB進(jìn)行暗外圍擴(kuò)展）俺、可串連多耙達(dá)127個板USB設(shè)備扒等優(yōu)點。應(yīng)罷用該協(xié)議可熬支持實時語罷音、音頻和半視頻數(shù)據(jù)的半傳輸。骯B。柏本文針對高敖速數(shù)據(jù)傳輸按需求，根據(jù)隘USB2.霸0的協(xié)議規(guī)啊范，利用V按HDL語言捌實現(xiàn)符合該挨協(xié)議的功能笆控制器，在凹視頻壓解系安統(tǒng)中使數(shù)據(jù)岸在PC與外壩設(shè)之間高速半傳輸。如圖佰1所示由視扳頻A/D采案集的原始視暗頻數(shù)據(jù)，在版Phili佰ps公司生癌產(chǎn)的TM1300專用扒視頻處理器凹中壓縮后，礙通過USB哀控制器送至壩PC機(jī)。P稗C機(jī)的整個笆通

34、過USB般控制器傳輸扳到TM13八00，解壓骯后發(fā)送至視胺頻D/A。暗p。癌1 控制器巴結(jié)構(gòu)原理翱USB2.骯0控制器結(jié)扒構(gòu)框圖如圖骯2所示。控捌制器主要由骯兩個部分組挨成，其一為罷與外設(shè)的接昂口，另一個瓣是內(nèi)部協(xié)議把層邏輯PL礙（Prot拌ocol 扮Layer扮）。內(nèi)部存扳儲器仲裁器昂實現(xiàn)對內(nèi)部佰DMA和外巴部總線對存隘儲器訪問之辦間的仲裁。扒PL則實現(xiàn)盎USB的數(shù)扮據(jù)I/O和拜控制。百Y。拔接口有三種叭：一種是與癌微控制器之熬間的功能接跋口；一種是俺與單口同步氨靜態(tài)存儲器耙（SSRA爸M）之間的哀接口；另外白一種是與物芭理層之間的傲接口。這里辦符合UTM八I（USB疤 Tran稗scei

35、v隘er Ma傲croce霸ll In俺terfa愛ce）規(guī)范笆定義。哀P。埃2 控制器盎實現(xiàn)皚控制器接口板的信號框圖霸如圖3所示絆。存儲器采邦用標(biāo)準(zhǔn)的單版口SRAM笆，其信號接爸口由32位耙數(shù)據(jù)線SR敖AM_DA藹TA、15百位地址線S傲RAM_A白DDR及讀叭寫信號（S襖RAM_W爸E和SRA板M_RD）皚組成，系統(tǒng)阿所需SRA襖M的容量為芭2 15按32bit班=128K笆B。挨r。唉而與微控制愛器之間的接扳口信號包括伴32位數(shù)據(jù)版線DATA敗、18位地暗址線ADD扮R以及DM扳A請求和響八應(yīng)信號（D藹MA_RE岸Q和DMA奧_ACK）般。由于要支敖持到128翱KB，需要疤17位地址唉線

36、，另外還骯需要一根地邦址線來選通爸SSRAM熬和USB控把制器內(nèi)部的伴寄存器，總靶共需要18阿根地址線a背ddr1啊7:0。佰定義如下：暗t。艾USB_R熬F_SEL翱 = ！礙addr巴17；搬USB_M罷EM_SE扮L =a哀ddr1案7;佰第18位地熬址addr八17為矮高時選擇緩吧沖存儲器，矮否則選擇內(nèi)藹部寄存器。巴地址add哎r16:艾2直接用埃于存儲器S埃SRAM的唉地址。靶h。懊2.1 U拔TMI接口八UTMI接捌口信號包括稗：與發(fā)送數(shù)絆據(jù)相關(guān)的信岸號（TxV皚alid、傲TxRea百dy等），瓣與接收數(shù)據(jù)搬相關(guān)的信號癌（RxAc案tive、澳RxVal皚id、Rx白Error艾

37、等）以及1俺6位雙向數(shù)拜據(jù)線。板6。白在物理層，澳該控制器需扮要一個外部暗的USB收拜發(fā)器（Tr懊ansce霸iver）哀，本文采用捌的是Phi巴lips公稗司的ISP伴1501芯哎片。該芯片扳用作USB埃2.0的模凹擬前端，從暗USB電纜骯來的差分信辦號進(jìn)行反轉(zhuǎn)霸不歸零碼（柏NRZI）伴解碼和位解岸填充轉(zhuǎn)換成阿16位并行哀數(shù)據(jù)；反之敖，16位并斑行數(shù)據(jù)通過傲一個差分驅(qū)拌動電路經(jīng)過般串行化、位八填充和NR罷ZI編碼輸阿出到USB霸電纜上。I藹SP150氨1通過管腳伴MODE0稗和MODE隘1決定收發(fā)俺器的工作模挨式，共有4百種工作模式頒：MODE艾1:0盎為“00”半時，收發(fā)器佰處于斷開狀壩態(tài)

38、；為“0吧1”時處于藹全速（Fu吧ll Sp霸eed）模盎式（此時U澳SB帶寬為百12Mb/班s）；為“霸10”時是班高速（Hi埃gh Sp辦eed）模罷式（此時U白SB最大帶班寬是480昂Mb/s）柏；為“11癌”時是HS頒 chir班p模式。芭i。熬UTMI接頒口通過譯碼皚MODE俺1:0來爸控制ISP癌1501在爸HS和FS懊之間轉(zhuǎn)變。唉X。辦If mo版de_hs昂=1t板hen襖MODE啊=10隘Elsif巴 mode吧_hs=扮0the胺n靶MODE案=01扮End i癌f;敖2.2 背協(xié)議層芭控制器的核哎心邏輯位于白PL（Pr邦otocl半 Laye藹r）靶模塊鞍，岸負(fù)責(zé)管理所安

39、有壩USB俺數(shù)據(jù)般I/O矮和控制通信般，把其結(jié)構(gòu)如圖敖4拜所示。搬K。跋DMA和存搬儲器接口提哀供隨機(jī)存儲佰器訪問和D安MA操作。吧該模塊使P佰L和外部微般控制器采用案DMA方式懊訪問SSR哎AM。當(dāng)外伴部總線有訪盎問SRAM暗的請求時，懊且PL沒有瓣請求訪問存白儲器，控制啊邏輯如下：愛req、a翱ck分別對百應(yīng)外部總線挨和存儲器之隘間的請求和埃響應(yīng)信號，稗din、a叭ddr和w盎e分別是外奧部總線給出骯的數(shù)據(jù)、地矮址和寫信號班,mreq昂是內(nèi)部DM扒A向存儲器翱發(fā)送的請求暗信號，md盎in、ma敗ddr和m扮we分別是艾內(nèi)部DMA暗給出的數(shù)據(jù)唉、地址和寫八信號。柏i。靶sel 柏=(req胺

40、 OR a哎ck_r)扒 AND(伴NOT m礙req);頒4。埃if se伴l=1扒 then般sram_霸out=胺din;矮sram_哀adr=柏addr;啊sram_伴we=r扳eq AN鞍D we;else岸sram_拔out=哎mdin;柏sram_扒adr=頒maddr敖;挨sram_岸we =般mwe;翱end i辦f;耙由控制邏輯八可看出，內(nèi)岸部DMA操安作的優(yōu)先級板比外部總線捌高。爸協(xié)議引擎（笆Proto隘col E傲ngine罷）處理所有扒標(biāo)準(zhǔn)的US氨B握手信號氨和控制通信按。分組組裝拔器組裝分組氨并送入輸出敖FIFO，愛先組裝分組隘頭，插入適拔當(dāng)?shù)腜ID把（分組標(biāo)識扳）

41、和校驗和扒，然后加入邦數(shù)據(jù)域。分隘組拆裝器先伴解碼出PI皚D和序列號版以及校驗和氨，再從8位稗PID取低啊4位（或高班4位取反）安得到PID矮3:0壩，通過US靶B2.0協(xié)班議的PID拔類型定義譯拌碼出PID岸名，判斷是八Token皚分組（OU奧T、IN、埃SOF和S啊ETUP）霸還是DAT艾A分組（D阿ATA0、DATA1頒、DATA罷2和MDA敗TA）。霸j。矮Pid_T壩oken扮=pid_佰OUT O頒R pid傲_IN O襖R pid壩_SOF 壩OR pi唉d_SET拌UP；扒2。阿Pid_D跋ATA 安=pid_佰DATA 哀OR pi絆d_DAT叭A1 OR把 pid_巴DAT

42、A2埃 OR p芭id_MD按ATA;半I。澳如果是To拔ken分組捌（格式定義懊如圖5所示盎），則將后愛續(xù)的16b氨it數(shù)據(jù)分隘別放入兩個板8bit臨拌時Toke案n寄存器t懊oken0奧和toke敖n1，然后埃取出分組中敖的7位地址凹、4位端點骯號及5位C阿RC校驗碼瓣。襖Y。癌Token澳_fadr敗=tok邦en06昂:0;按Token把_endp叭=tok爸en12敗:0 &靶 toke巴n07柏;搬t(yī)。笆Token襖_crc5八=tok襖en17扒:3;跋對于特殊的啊Token拜須進(jìn)行特殊骯的處理，本拜文實現(xiàn)的控班制器只對S胺OF這一特奧殊Toke百n進(jìn)行操作矮，解出PI礙D后的1

43、1扳位幀號及5笆位CRC5稗校驗碼。把M。搬Frame盎_no=巴token按12:0版 & t岸oken0辦；哀x。按Token傲_crc5耙=tok柏en17般:3；檢驗校驗碼挨是否出錯，半如果出錯等愛待下一個T般oken，巴否則將地址白、端點號和班幀號等放入胺相應(yīng)寄存器伴。Toke挨n類型如果搬是IN，則岸執(zhí)行組裝分絆組并發(fā)送寄埃分組；如果拔是OUT則捌拆卸接收到芭的數(shù)據(jù)分組擺。對于其他疤不支持的T矮oken則柏視為錯誤處邦理：Pid岸_ERRO邦R=pi礙d_ACK爸 OR p藹id_NA疤CK OR愛 pid_埃STALL扒 OR p瓣id_NY懊ET OR般 pid_拜PRE O傲

44、R pid襖_ERR 傲OR pi昂d_SPL跋IT OR礙 pid_班PING;爸如果出錯則邦不進(jìn)行To辦ken的解挨碼，而等待班下一個To稗ken的到擺來。辦I。佰如果是DA頒TA分組，瓣則緊接著P絆ID的是最靶大載荷為1挨024字節(jié)埃的數(shù)據(jù)和1癌6位CRC柏16校驗碼柏。對數(shù)據(jù)的背處理先寫入扮端點寄存器矮，然后通過霸DMA操作隘寫入SSR斑AM。下面安詳細(xì)介紹端半點寄存器和百DMA操作暗m。愛2.3 端扮點操作瓣數(shù)據(jù)的傳輸瓣實際上通過叭端點（En八dpoin耙t）進(jìn)行，霸控制器通過八寫端點的寄胺存器來配置端點，該控翱制器最多可襖有16個端辦點，每個端芭點有相應(yīng)的哀4個寄存器耙：Epn_邦

45、CSR、E按pn_IN愛T、Epn吧_BUF0懊和Epn_靶BUF1(扒這里n=0邦、1、2或熬3)，其格扳式如圖6所愛示。本文使哀用addr壩8:2矮7根據(jù)地址頒線來訪問這襖些寄存器，懊addr隘8:4用氨來選擇端點襖號，其值（昂16進(jìn)制）案從4到19哎分別表Ep背n(n=0耙.15阿)。add礙r3:2愛指定寄存奧器類型：“靶00”代表稗CSR（C澳ontro啊l Sta罷tus R扳egist扳er）;“隘01”代表絆中斷寄存器班；“10”矮指向Buf骯fer0；按“11”代班表Buff靶er1。這把兩個Buf暗fer用來疤作臨時數(shù)據(jù)澳存儲，Bu礙ffer0搬和Buffer1分別擺作為專

46、用的拌輸入/輸出皚緩沖器來提岸高USB的班數(shù)據(jù)吞吐能哎力。雙Bu凹ffer能芭夠減少微控俺制器和驅(qū)動擺軟件之間的班延遲。其中安端點的CS礙R寄存器指傲定端點的工稗作模式并且凹向控制器報隘告指定端點拔的狀態(tài)。E啊p_CSR氨31:3懊0必須初拌始化為“0癌0”（最初扒使用Buf靶fer0）哀，通過讀這癌2位可以知昂道下次所要哀處理的緩沖按器；為“0扮1”時，指絆定Buff壩er1。E拜p_CSR愛27:2安6和Ep敖_CSR般25:24翱分別指定般端點類型和翱傳輸類型，翱其類型編碼柏參見表1。俺Ep_CS班R21:般18指定版端點號，總柏共可以有1瓣6個端點。凹Ep_CS班R15昂時DMA使藹能

47、位，為“澳1”時允許拜外部DMA扮操作，否則藹不允許DM澳A操作。癌K。耙表1 類型瓣編碼表Ep_CSR27:26端點類型Ep_CSR25:24傳輸類型 00控制端點00中斷傳輸01IN端點01同步傳輸10OUT端點10塊傳輸11保留11保留拔當(dāng)控制器收哎到中斷時，版讀中斷源寄胺存器（Ep疤_INT澳6:0）癌來判斷中斷頒源和產(chǎn)生的板原因?？勺园⒍x中斷源挨，如Ep_俺INT2拜定義為該骯控制器接收百到不支持的昂PID而產(chǎn)扳生的中斷：搬Ep_IN藹T2靶=Pid_拔ERROR白。Ep_I澳NT4俺和Ep_I辦NT3岸分別表示B瓣uffer阿1和Buf柏fer0的邦滿或空的狀斑態(tài)位。笆d。扒Ep

48、_BU瓣F31頒（標(biāo)記緩沖癌器是否被使稗用過）在使捌用后被控制翱器置“愛1”把，在清空或安重填充該緩愛沖器后，控擺制器清除該搬位。該閏初笆始化時為“半0”百。Ep_B昂UF30半:17指愛定緩沖器能容納的字節(jié)隘數(shù)。Ep_愛BUF1靶6:0緩胺沖器的指針岸，裝載存儲翱器SRAM中數(shù)據(jù)的地搬址。白M。絆控制端點（頒Endpo柏int0）巴比較特殊，佰由于它既要瓣接收也要發(fā)愛送數(shù)據(jù)，因艾此對于控制疤端點，Bu哀ffer0扮用于OUT按緩沖器，B拔uffer艾1則是IN癌緩沖器。從挨SETUP疤和OUT分懊組來的數(shù)據(jù)藹，寫入Bu斑ffer0拌，IN分組癌的數(shù)據(jù)則是襖從Buff敖er1中獲爸取。佰o。懊

49、2.4 D笆MA操作癌DMA操作芭允許控制器懊與功能接口把之間數(shù)據(jù)的翱透明傳輸。搬一旦設(shè)置了把DMA操作敖，則不需要熬微控制器的礙干預(yù)。每個巴端點有一對爸DMA_R癌EQ和DMA_ACK巴信號。當(dāng)C敗SR寄存器百中DMA使拔能信號位（白Ep_CS靶R15艾）被置位時靶，USB控捌制器使用D癌MA_RE矮Q和DMA隘_ACK這翱兩個信號來傲進(jìn)行DMA礙的流控制。扳當(dāng)緩沖區(qū)有氨數(shù)據(jù)或為空疤需要填充時搬發(fā)送DMA盎請求信號D芭MA_RE白Q，每傳輸白4字節(jié)，響澳應(yīng)一個DM礙A_ACK耙信號。笆V。啊由于USB擺2.0協(xié)議藹定義的事務(wù)佰操作以8bit為單位襖，因此完成愛一次32b挨it的DM扒A操作需

50、要扳進(jìn)行4次寫哀8bit。鞍內(nèi)部DMA敖采用高效的敖One-h搬ot狀態(tài)機(jī)傲設(shè)計方法，挨狀態(tài)轉(zhuǎn)換如懊圖7所示。扒當(dāng)需要將接哎收到的數(shù)據(jù)挨存儲到SR跋AM（rx稗_dma_擺en=1）安時進(jìn)入WA版IT_MR胺D狀態(tài)，在巴該狀態(tài)選中辦一個臨時數(shù)柏?fù)?jù)寄存器，霸并向存儲器盎發(fā)送請求信吧號mreq版,從存儲器班中預(yù)取4字版節(jié)（當(dāng)接收白到的數(shù)據(jù)少唉于4字節(jié)時芭，保證有4罷字節(jié)的數(shù)據(jù)扳寫入存儲器皚）到該寄存佰器中，然后霸進(jìn)入MEM挨_WR狀態(tài)佰。當(dāng)PL的翱分組拆裝器按接收到1字艾節(jié)數(shù)據(jù)時，笆將該字節(jié)寫俺入臨時存儲扒器，轉(zhuǎn)入下啊一狀態(tài)ME白M_WR1八；當(dāng)分組拆班裝器沒數(shù)據(jù)跋給DMA仲班裁器時則進(jìn)搬入MEM

51、_澳WR2狀態(tài)哎，在此狀態(tài)背將臨時存儲矮器中的數(shù)據(jù)安寫入SRA捌M，然后回藹到IDLE半狀態(tài)。在操敗作過程中，靶使用計數(shù)器辦adr_c瓣b對傳輸字胺節(jié)數(shù)進(jìn)行計瓣數(shù)，通過a叭ddr_c佰b1:0拔的值標(biāo)識翱當(dāng)前傳輸?shù)陌际?2bi笆t中的哪個阿字節(jié)。計數(shù)昂器sizu盎_c每接收疤1字節(jié)數(shù)值哀加1。伴h。伴在需要讀取安SRAM中扳的數(shù)據(jù)（t暗x_dma骯_en=1吧）時，DM澳A仲裁器由唉IDIE狀胺態(tài)進(jìn)入ME埃M_RD1阿狀態(tài)，讀取隘4字節(jié)數(shù)據(jù)稗到發(fā)送緩沖哎區(qū)中，然后礙進(jìn)入狀態(tài)M版EM_RD昂2，再讀4笆字節(jié)進(jìn)入狀吧態(tài)MEM_絆RD3，這跋8字節(jié)輪流跋使用Buf疤fer0和頒Buffe爸r1緩沖區(qū)

52、隘：爸p。霸在需要讀取頒SRAM中百的數(shù)據(jù)（t邦x_dma安_en=1襖）時，DM背A仲裁器由盎IDLE狀絆態(tài)進(jìn)入ME拜M_RD1白狀態(tài)，讀取頒4字節(jié)數(shù)據(jù)襖到發(fā)送緩沖安區(qū)中，然后扳進(jìn)入狀態(tài)M吧EM_RD靶2，再讀4搬字節(jié)進(jìn)入狀扮態(tài)MEM_翱RD3，這跋8字節(jié)輪流哎使用Buf把fer0和叭Buffe扮r1緩沖區(qū)扮：襖s。盎if(N阿OT ad奧r_cb版2) A礙ND ma巴ck擺then 埃Buffe壩r0=S哀RAM_D隘ATA_I白;奧elsif熬 (adr拌_cb2白 AND跋 mack扳)耙then 罷Buffe哎r1=S頒RAM_D芭ATA_I笆;版end i叭f;擺在MEM_懊RD

53、3狀態(tài)隘判斷是否還稗需要讀下一澳個數(shù)據(jù)，如礙果需要再進(jìn)半入狀態(tài)ME按M_RD2叭，否則在傳吧輸完所有字搬節(jié)后，返回翱到IDLE隘狀態(tài)。在發(fā)巴送數(shù)據(jù)過程板中，使用1叭4bit計骯數(shù)器siz拜d_c決定矮傳輸字節(jié)數(shù)挨，取自Ep罷_BUF安30:17骯，每發(fā)送埃1字節(jié)數(shù)據(jù)艾，它的值減隘1。在圖7跋中的各個狀襖態(tài)中，由于啊超時、CR安C校驗錯誤阿或得到的數(shù)傲據(jù)發(fā)生錯誤稗時，PE產(chǎn)班生的Abo伴rt信號會罷使當(dāng)前狀態(tài)都回到ID瓣LE。扮F。半文中闡述了把USB2.奧0功能控制吧器的一種實矮現(xiàn)方案。 佰其VHDL哎語言實現(xiàn)代搬碼，已在X拔ILINX壩公司的FP敖GA Vi壩rtex 白XVV30礙06fg

54、4骯56中通過奧了Xili扒nx IS胺E的仿真、哎綜合及布局拜布線。FP啊GA的規(guī)模唉是32萬門般，1536百個CLB（扮可配置邏輯把單元）。該頒控制模塊占鞍用2050佰個Slic皚e(66%奧),使用了吧1697個扮Slice頒觸發(fā)器（2翱7%）和3佰047個4奧輸入LUT捌表（49%拜）。整個F佰PGA的速吧度可達(dá)到5靶6.870翱MHz，完把全滿足視頻敖數(shù)據(jù)的高速搬傳輸（對3吧2bit數(shù)把據(jù)操作，達(dá)矮到480M佰b/s的速澳度時鐘只需邦15MHz懊）。該方案拜實現(xiàn)的控制搬器便于修改昂且易于實現(xiàn)凹，可作為一頒個功能模塊邦嵌入到SO拌C中，可使芭不同情況最巴大限度地靈傲活設(shè)計片上絆系統(tǒng)。

55、按m。敖用FPGA巴器件實現(xiàn)U半ART核心版功能的一種絆方法班串行外設(shè)都百會用到RS鞍232-C奧異步串行接笆口，傳統(tǒng)上罷采用專用的唉集成電路即案UART實安現(xiàn)，如TI暗、EXAR頒、EPIC擺的550、擺452等系班列，但是我襖們一般不需熬要使用完整奧的UART矮的功能，而擺且對于多串矮口的設(shè)備或扮需要加密通挨訊的場合使矮用UART安也不是最合胺適的。如果翱設(shè)計上用到扒了FPGA藹/CPLD艾器件，那么瓣就可以將所笆需要的UA斑RT功能集艾成到FPG暗A(chǔ)內(nèi)部，本礙人最近在用俺XILIN奧X的XCS啊30做一個設(shè)計的時候扒，就使用V爸HDL將U拜ADT的核靶心功能集成昂了，從而使斑整個設(shè)計更霸加緊湊，更瓣小巧、穩(wěn)定拌、可靠，下拜面就談?wù)勗O(shè)辦計方法。 啊o。拜- 疤分析UAR版T的結(jié)構(gòu)，巴可以看出U隘ART主要巴由數(shù)據(jù)總線熬接口、控制八邏輯和狀態(tài)奧接口、波特霸率發(fā)生器、班發(fā)送和接受皚等部分組成般，各部分間稗關(guān)系如圖一班。 耙c。盎- 案了解了UA絆RT的各部凹分組成結(jié)構(gòu)暗后，下面對按各部分的功奧能進(jìn)行詳細(xì)埃的分析。我板們假定所要版設(shè)