微機原理與接口技術(shù)課件：第2章 微型計算機基礎(chǔ)

1、第2章 微型計算機基礎(chǔ)1主要內(nèi)容：微型機的構(gòu)成及工作原理8088/8086 CPU的結(jié)構(gòu)及工作原理系統(tǒng)總線22.1 微型機的基本結(jié)構(gòu)掌握：微機系統(tǒng)的基本組成微型機的工作原理8088的存儲器組織3一、微型計算機系統(tǒng)組成微型計算機系統(tǒng)的三個層次 微處理器(Microprocessor) 微型計算機(Microcomputer) 微型計算機系統(tǒng)(Microcomputer System)4微型計算機系統(tǒng)的三個層次微處理器存儲器I/O接口總線 硬件系統(tǒng)軟件系統(tǒng)微 型計算機系 統(tǒng)微 型計算機(主機)外 設(shè)ALU寄存器控制器鍵盤、鼠標(biāo)顯示器軟驅(qū)、硬盤、光驅(qū) 打印機、掃描儀系統(tǒng)軟件應(yīng)用軟件5核心級微處理器微

2、處理器簡稱CPU，是計算機的核心，主要包括： 運算器ALU 控制器CU 寄存器組Registers實現(xiàn)運算功能和控制功能6硬件系統(tǒng)級微型計算機以微處理器為核心，配上只讀存儲器(ROM)、讀寫存儲器(RAM)、輸入/輸出(I/O)接口電路及系統(tǒng)總線等部件，就構(gòu)成了微型計算機。將CPU、存儲器、I/O接口、總線等集成在一片超大規(guī)模集成電路芯片上，稱為單片微型計算機，簡稱單片機。7系統(tǒng)級以微型計算機為中心，配以相應(yīng)的外圍設(shè)備以及控制微型計算機工作的軟件，就構(gòu)成了完整的微型計算機系統(tǒng)。微型計算機如果不配有軟件，通常稱為裸機軟件分為系統(tǒng)軟件和應(yīng)用軟件兩大類。8一、微型計算機的基本結(jié)構(gòu)微處理器（CPU）存

3、儲器 輸入/輸出接口總線1. 微型計算機的硬件系統(tǒng)9微型計算機的概念結(jié)構(gòu)存儲器I/O接口輸入設(shè)備I/O接口地址總線 AB輸出設(shè)備CPU數(shù)據(jù)總線 DB控制總線 CBI/O接口10主機硬件系統(tǒng)CPU計算機的控制中心，提供運算、判斷能力構(gòu)成：ALU、CU、Registers（p29）例：Intel 8088、PIII、P4 AMD K7CPU的位數(shù)：4位、 8位、 16位、 32位是指一次能處理的數(shù)據(jù)的位數(shù)11主機硬件系統(tǒng)存儲器存放程序和數(shù)據(jù)的記憶裝置用途：存放程序和要操作的各類信息（數(shù)據(jù)、文字、圖像、。）內(nèi)存：ROM、RAM特點：隨機存取，速度快，容量小外存：磁盤、光盤、半導(dǎo)體盤、特點：順序存取/

4、塊存取，速度慢，容量大12 有關(guān)內(nèi)存儲器的幾個概念內(nèi)存單元的地址和內(nèi)容內(nèi)存容量內(nèi)存的操作內(nèi)存的分類13內(nèi)存單元的地址和內(nèi)容內(nèi)存包含有很多存儲單元(每個內(nèi)存單元包含8bit)，為區(qū)分不同的內(nèi)存單元，計算機對每個內(nèi)存單元進(jìn)行編號，內(nèi)存單元的編號就稱為內(nèi)存單元的地址1 0 1 1 0 1 1 038F04H內(nèi)存單元地址內(nèi)存單元內(nèi)容.7 6 5 4 3 2 1 014內(nèi)存容量內(nèi)存單元的個數(shù)，以字節(jié)為單位。注意：內(nèi)存空間與內(nèi)存容量的區(qū)別 內(nèi)存容量：某微機配置2條128MB的SDRAM內(nèi)存條， 其內(nèi)存容量為256MB 內(nèi)存空間：又稱為存儲空間、尋址范圍，是指微機的 尋址能力，與CPU的地址總線寬度有關(guān) 1

5、5內(nèi)存操作讀：將內(nèi)存單元的內(nèi)容取入CPU，原單元內(nèi)容不改變；寫：CPU將信息放入內(nèi)存單元，單元中原內(nèi)容被覆蓋；刷新：對CPU透明，僅動態(tài)存儲器有此操作內(nèi)存的讀寫的步驟為：CPU把要讀寫的內(nèi)存單元的地址放到AB上若是寫操作， CPU緊接著把要寫入的數(shù)據(jù)放到DB上CPU發(fā)出讀寫命令數(shù)據(jù)被寫入指定的單元或從指定的單元讀出到DB若是讀操作， CPU緊接著從DB上取回數(shù)據(jù)16內(nèi)存儲器的分類讀寫存儲器（RAM）可讀可寫易失性，臨時存放程序和數(shù)據(jù)只讀存儲器（ROM）工作時只能讀非易失性，永久或半永久性存放信息17主機硬件系統(tǒng)輸入/輸出接口簡寫為I/O接口，是CPU與外部設(shè)備間的橋梁CPUI/O接口外設(shè)18接

6、口的功能提供驅(qū)動外設(shè)的電壓或電流；匹配計算機與外設(shè)之間的信號電平、速度、信號類型、數(shù)據(jù)格式等；緩存發(fā)給外設(shè)的數(shù)據(jù)、控制命令和外設(shè)提供的運行狀態(tài)信息；DMA控制和中斷控制。19主機硬件系統(tǒng)總線BUS連接多個功能部件的一組公共信號線地址總線AB：用來傳送CPU輸出的地址信號，確定被訪問的存儲單元、I/O端口。地址線的根數(shù)決定了CPU的尋址范圍。 CPU的尋址范圍 = 2n， n-地址線根數(shù)數(shù)據(jù)總線DB：在CPU與存儲器、I/O接口之間數(shù)據(jù)傳送的公共通路。數(shù)據(jù)總線的條數(shù)決定CPU一次最多可以傳送的數(shù)據(jù)寬度。控制總線CB：用來傳送各種控制信號202. 微型計算機的軟件系統(tǒng)軟件：為運行、管理和維護(hù)計算機

7、系統(tǒng)或為實現(xiàn)某一功能而編寫的各種程序的總和及其相關(guān)資料。系統(tǒng)軟件應(yīng)用軟件操作系統(tǒng)編譯系統(tǒng)網(wǎng)絡(luò)系統(tǒng)工具軟件軟件213. 微型計算機的物理結(jié)構(gòu)22主板的主要硬件構(gòu)成 CPU插座 芯片組（南北橋/HUB） 內(nèi)存插槽 高速緩存（現(xiàn)已集成到CPU內(nèi)部） 系統(tǒng)BIOS，提供最基本的硬件控制功能 CMOS，存放硬件配置參數(shù) 總線擴(kuò)展槽，PCI、ISA 串行、并行接口 軟驅(qū)、硬盤、光驅(qū)連接插座23芯片組CPU的外圍控制芯片，通常為2片兩種架構(gòu)：南北橋、HUB（加速中心）南北橋北橋提供PCI橋接、AGP接口、CPU/主存/高速緩存的連接南橋提供USB、IDE、FDD、HDD、串/并口及ISA橋接例如：Intel

8、 440BX、VIA694(KT133)+686B等HUBGMCHAGP接口、存儲器通道ICHPCI橋接、IDE控制器、USB、串/并口FWH系統(tǒng)BIOS、顯示BIOS、隨機數(shù)發(fā)生器例如：Intel 810、Intel 815、Intel845等24二、計算機的工作過程存儲程序計算機又稱為馮諾依曼型計算機數(shù)據(jù)和程序均以二進(jìn)制代碼的形式不加區(qū)別地存放在存儲器中，存放位置由地址指定，地址碼也是二進(jìn)制形式程序由多條有邏輯關(guān)系的指令組成指令的長度不等（一般為14字節(jié)）25存儲程序計算機的工作原理程序預(yù)先存放在計算機的存儲器中，計算機按程序的流程自動地連續(xù)取出指令并執(zhí)行之。為實現(xiàn)自動連續(xù)地執(zhí)行程序，控制

9、器設(shè)置一程序計數(shù)器PC，它可根據(jù)指令的長度自動增量（總是指向下一條指令）。只要給出程序中第一條指令的地址，控制器就可依據(jù)存儲程序中的指令順序周而復(fù)始地取指令、譯碼、執(zhí)行，直到完成全部指令操作為止，即控制器通過指令流的串行驅(qū)動實現(xiàn)程序控制。26執(zhí)行指令的三個基本步驟：取指、譯碼和執(zhí)行取指令；PC增量，指向下條指令停機?譯碼并執(zhí)行結(jié)束YN27例：計算5+8（p35）匯編語言程序?qū)?yīng)的機器指令 對應(yīng)的操作- - -MOV AL, 5 10110000 將立即數(shù)5傳送到累加寄存器AL中 00000101ADD AL, 8 00000100 計算兩個數(shù)的和，結(jié)果存放到AL中 00001000MOV 00

10、08, AL 10100010 將AL中的數(shù)傳送到0008地址單元 00001000 00000000HLT 11110100 停機自學(xué)p35p39上述程序在計算機內(nèi)部的執(zhí)行過程。282.2 8088微處理器主要內(nèi)容：8088CPU外部引線及功能；8088CPU的內(nèi)部結(jié)構(gòu)和特點；各內(nèi)部寄存器的功能；8088的工作時序。29一、概述8088、8086基本類似16位CPU、AB寬度20位差別：指令預(yù)取隊列：8088為4字節(jié)，8086為6字節(jié)數(shù)據(jù)總線引腳：8088有8根，8086有16根8088為準(zhǔn)16位CPU，內(nèi)部DB為16位，但外部僅為8位，16位數(shù)據(jù)要分兩次傳送本課程主要介紹8088（IBM

11、PC采用）30指令預(yù)取隊列(IPQ)指令的一般執(zhí)行過程： 取指令 指令譯碼 讀取操作數(shù) 執(zhí)行指令 存放結(jié)果31串行工作方式：8088以前的CPU采用串行工作方式：1）CPU執(zhí)行指令時總線處于空閑狀態(tài)2）CPU訪問存儲器(存取數(shù)據(jù)或指令)時要等待總線操作的完成缺點：CPU無法全速運行解決：總線空閑時預(yù)取指令，使CPU需要指令時能立刻得到取指令1執(zhí)行1取操作數(shù)2執(zhí)行2CPUBUS忙碌忙碌忙碌忙碌存結(jié)果1取指令232并行工作方式：8088CPU采用并行工作方式取指令2取操作數(shù)BIU存結(jié)果取指令3取操作數(shù)取指令4執(zhí)行1執(zhí)行2執(zhí)行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌338088的流水線操作8088 C

12、PU包括兩大部分：EU和BIUBIU不斷地從存儲器取指令送入IPQ，EU不斷地從IPQ取出指令執(zhí)行EU和BIU構(gòu)成了一個簡單的2工位流水線指令預(yù)取隊列IPQ是實現(xiàn)流水線操作的關(guān)鍵（類似于工廠流水線的傳送帶）新型CPU將一條指令劃分成更多的階段，以便可以同時執(zhí)行更多的指令例如，PIII為14個階段，P4為20個階段(超級流水線)34結(jié)論指令預(yù)取隊列的存在使EU和BIU兩個部分可同時進(jìn)行工作，從而提高了CPU的效率；降低了對存儲器存取速度的要求358088/8086 CPU的特點采用并行流水線工作方式對內(nèi)存空間實行分段管理：每段大小為16B64KB用段地址和段內(nèi)偏移實現(xiàn)對1MB空間的尋址設(shè)置地址段

13、寄存器指示段的首地址支持多處理器系統(tǒng)；片內(nèi)沒有浮點運算部件，浮點運算由數(shù)學(xué)協(xié)處理器8087支持（也可用軟件模擬）注：80486DX以后的CPU均將數(shù)學(xué)協(xié)處理器作為標(biāo)準(zhǔn)部件集成到CPU內(nèi)部368088CPU的兩種工作模式8088可工作于兩種模式：最小模式和最大模式最小模式為單處理機模式，控制信號較少，一般可不必接總線控制器。最大模式為多處理機模式，控制信號較多，須通過總線控制器與總線相連。37二、8088 CPU的引線及功能引腳定義的方法可大致分為：每個引腳只傳送一種信息（RD等）；引腳電平的高低不同的信號（IO/M等）；CPU工作于不同方式有不同的名稱和定義（WR/LOCK 等）；分時復(fù)用引腳

14、（AD7 AD0 等） ；引腳的輸入和輸出分別傳送不同的信息（RQ/GT等）。38主要引線（最小模式下）8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時工作于最大模式，反之工作于最小模式。數(shù)據(jù)信號線(DB)與地址信號線(AB)：AD7AD0：三態(tài)，地址/數(shù)據(jù)復(fù)用線。ALE有效時為地 址的低8位。地址信號有效時為輸出，傳送 數(shù)據(jù)信號時為雙向。A19A16：三態(tài)，輸出。高4位地址信號，與狀態(tài)信號 S6-S3分時復(fù)用。A15A8 ：三態(tài)，輸出。輸出8位地址信號。39主要的控制和狀態(tài)信號WR： 三態(tài)，輸出。寫命令信號；RD： 三態(tài)，輸出。讀命令信號；IO/M：三態(tài)，輸出。指出當(dāng)

15、前訪問的是存儲器還是I/O接 口。高：I/O接口，低：內(nèi)存DEN：三態(tài)，輸出。低電平時，表示DB上的數(shù)據(jù)有效；RESET：輸入，為高時，CPU執(zhí)行復(fù)位；ALE： 三態(tài)，輸出。高：AB地址有效；DT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向，高：CPU輸出， 低：CPU輸入40例： 當(dāng)WR=1，RD=0，IO/M=0時，表示CPU當(dāng)前正在進(jìn)行讀存儲器操作。41READY信號(輸入)：用于協(xié)調(diào)CPU與存儲器、I/O接口之間的速度差異READY信號由存儲器或I/O接口發(fā)出。READY=0時，CPU就在T3后插入TW周期，插入的TW個數(shù)取決于READY何時變?yōu)楦唠娖健?2中斷請求和響應(yīng)信號INTR：輸入，可屏蔽

16、中斷請求輸入端。 高：有INTR中斷請求NMI：輸入，非屏蔽中斷請求輸入端。 低高，有NMI中斷請求INTA：輸出，對INTR信號的響應(yīng)。43總線保持信號HOLD：總線保持請求信號輸入端。當(dāng)CPU 以外的其他設(shè)備要求占用總線時， 通過該引腳向CPU發(fā)出請求。HLDA：輸出，對HOLD信號的響應(yīng)。為高 電平時，表示CPU已放棄總線控制 權(quán)，所有三態(tài)信號線均變?yōu)楦咦锠?態(tài)。44三、8088CPU的內(nèi)部結(jié)構(gòu)8088內(nèi)部由兩部分組成： 執(zhí)行單元（EU） 總線接口單元（BIU）45執(zhí)行單元EU功能: 執(zhí)行指令 從指令隊列中取指令代碼 譯碼 在ALU中完成數(shù)據(jù)的運算 運算結(jié)果 的特征保存在標(biāo)志寄存器FLA

17、GS中。46執(zhí)行單元包括 算術(shù)邏輯單元（運算器） 8個通用寄存器 1個標(biāo)志寄存器 EU部分控制電路47總線接口單元BIU功能：從內(nèi)存中取指令送入指令預(yù)取隊列負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送在執(zhí)行轉(zhuǎn)移程序時，BIU使指令預(yù)取隊列復(fù)位，從指定的新地址取指令，并立即傳給執(zhí)行單元執(zhí)行。488088的內(nèi)部寄存器含14個16位寄存器，按功能可分為三類 8個通用寄存器 4個段寄存器 2個控制寄存器49通用寄存器 數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）50數(shù)據(jù)寄存器8088含4個16位數(shù)據(jù)寄存器，它們又可分為8個8位寄存器，即：AX AH，ALBX B

18、H，BLCX CH，CLDX DH，DL常用來存放參與運算的操作數(shù)或運算結(jié)果51數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。多用于存放中間運算結(jié)果。所有 I/O指令必須都通過AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放基地址；CX：計數(shù)寄存器。用于在循環(huán)或串操作指令中存 放循環(huán)次數(shù)或重復(fù)次數(shù)；DX：數(shù)據(jù)寄存器。在32位乘除法運算時，存放 高16位數(shù)；在間接尋址的I/O指令中存放 I/O端口地址。52地址指針寄存器SP：堆棧指針寄存器，其內(nèi)容為棧頂?shù)?偏移地址；BP：基址指針寄存器，常用于在訪問內(nèi) 存時存放內(nèi)存單元的偏移地址。53BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)

19、據(jù)；作為基址寄存器，BX通常用于尋址數(shù)據(jù)段；BP則通常用于尋址堆棧段。BX一般與DS或ES搭配使用54變址寄存器SI：源變址寄存器DI：目標(biāo)變址寄存器變址寄存器常用于指令的間接尋址或變址尋址。特別是在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。55段寄存器用于存放邏輯段的段基地址(邏輯段的概念后面將要介紹) CS：代碼段寄存器 代碼段用于存放指令代碼 DS：數(shù)據(jù)段寄存器 ES：附加段寄存器 數(shù)據(jù)段和附加段用來存放操作數(shù) SS：堆棧段寄存器 堆棧段用于存放返回地址，保存寄存器內(nèi)容， 傳遞參數(shù)56控制寄存器IP：指令指針寄存器，其內(nèi)容為下一條 要執(zhí)行的指令的偏移地

20、址FLAGS：標(biāo)志寄存器狀態(tài)標(biāo)志：存放運算結(jié)果的特征控制標(biāo)志：控制某些特殊操作 6個狀態(tài)標(biāo)志位(CF，SF，AF，PF，OF，ZF) 3個控制標(biāo)志位(IF，TF，DF)57四、存儲器尋址物理地址8088：20根地址線，可尋址220(1MB)個存儲單元CPU送到AB上的20位的地址稱為物理地址 58物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H存儲器的操作完全基于物理地址。問題：8088的內(nèi)部總線和內(nèi)部寄存器均為16位，如何生成20位地址？解決：存儲器分段59存儲器分段高地址低地址段基址段基址段基址段基址最大64KB段i-1段i段

21、i+160邏輯地址段基地址和段內(nèi)偏移組成了邏輯地址 段地址 偏移地址(偏移量) 格式為：段地址:偏移地址 物理地址=段基地址16+偏移地址60002H00H12H60000H0 0 0 0段基地址（16位）段首地址 61BIU中的地址加法器用來實現(xiàn)邏輯地址到物理地址的變換8088 可同時訪問4個段，4個段寄存器指示了每個段的基地址段基址段內(nèi)偏移物理地址+16位20位000062例：已知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H， DS段有一操作數(shù)，其偏移地址=0204H， 1)畫出各段在內(nèi)存中的分布 2)指出各段首地址 3)該操作數(shù)的物理地址=？10550H250A

22、0H2EF00H8FF00HCSSS CSDSES解： 各段分布及段首址見右圖所示。 操作數(shù)的物理地址為： 250AH10H+0204H = 252A4H63堆棧及堆棧段的使用內(nèi)存中一個按FILO方式操作的特殊區(qū)域每次壓棧和退棧均以WORD為單位SS存放堆棧段地址，SP存放段內(nèi)偏移，SS:SP構(gòu)成了堆棧指針堆棧用于存放返回地址、過程參數(shù)或需要保護(hù)的數(shù)據(jù)常用于響應(yīng)中斷或子程序調(diào)用64堆棧操作SPSSSS壓棧前退棧后高低低高高12HSSF0HSP壓棧后低高SPSPSPF0H12HSP65例：若已知（SS）=1000H （SP）=2000H則堆棧段的段首地址=？棧頂?shù)刂?？若該段最后一個單元 地址為

23、10100H，則棧底=？段首棧底棧頂堆棧段66五、時序時序的概念：CPU各引腳信號在時間上的關(guān)系?？偩€周期：CPU完成一次訪問內(nèi)存(或接口)操作 所需要的時間。 一個總線周期至少包括4個時鐘周期。時鐘周期：由時鐘發(fā)生器產(chǎn)生。是計算機內(nèi)部最 小的時間單位，用Ti表示。 (總線周期的時序參見教材p51)672.3 系統(tǒng)總線主要內(nèi)容：總線的基本概念和分類；總線的工作方式；常用系統(tǒng)總線標(biāo)準(zhǔn)。68一、概述總線： 是一組導(dǎo)線和相關(guān)的控制、驅(qū)動電路的集合。是計算機系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的公共通道。地址總線（AB）數(shù)據(jù)總線（DB）控制總線（CB）69總線結(jié)構(gòu)的優(yōu)點簡化系統(tǒng)設(shè)計（模塊化）提高兼容

24、性便于擴(kuò)充升級便于維修減低生產(chǎn)成本70總線分類 CPU總線：CPU 其他部件系統(tǒng)總線：主機I/O接口外部總線：微機外設(shè)片內(nèi)總線片外總線 按相對CPU的位置按層次 結(jié)構(gòu)71總線結(jié)構(gòu)單總線結(jié)構(gòu) 簡單，但總線競爭嚴(yán)重CPU M M I/O I/O I/O72多總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)面向主存的雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)多總線結(jié)構(gòu)73多總線結(jié)構(gòu)(續(xù))教材p55圖2-23：面向CPU的雙總線結(jié)構(gòu)把需要很高帶寬的主存儲器用存儲總線單獨與CPU相連問題：外設(shè)到主存的數(shù)據(jù)傳輸必須通過CPU， 傳輸效率低，無法實現(xiàn)DMA傳輸圖2-24：面向主存的雙總線結(jié)構(gòu)主存儲器即與CPU直接連接，又與系統(tǒng)總線連接，較好地解決

25、了上述問題74二、總線技術(shù)總線傳輸需要解決的問題：傳輸同步協(xié)調(diào)通信雙方的傳輸操作同步、異步、半同步總線仲裁消除多個設(shè)備同時使用總線造成的沖突現(xiàn)象Master查詢，Slave獨立請求出錯處理信號驅(qū)動75同步方式同步傳輸用公共的時鐘統(tǒng)一 各部件數(shù)據(jù)發(fā)送和接收的時機異步傳輸用控制和狀態(tài)信號協(xié)調(diào) 各部件數(shù)據(jù)發(fā)送和接收的時機半同步用公共的時鐘統(tǒng)一 控制和狀態(tài)信號的產(chǎn)生時機（即控制和狀態(tài)信號與時鐘是同步的），但數(shù)據(jù)發(fā)送和接收的時機仍不固定76總線仲裁用來決定某一時刻哪一個部件可以使用總線集中控制統(tǒng)一由總線控制器進(jìn)行控制分散控制總線控制由各部件共同實現(xiàn)，所有部件均按統(tǒng)一的規(guī)則來訪問總線77總線仲裁集中控制1

26、）鏈?zhǔn)讲樵儯╬59圖2-28）基本原理是：部件提出申請（BR）總線控制器發(fā)出批準(zhǔn)信號（BG）提出申請的部件截獲BG，并禁止BG信號進(jìn)一步向后傳播提出申請的部件發(fā)出總線忙信號（BS），開始使用總線。總線忙信號將阻止其他部件使用總線，直到使用總線的設(shè)備釋放總線電路最簡單，但優(yōu)先級固定，不能改變78總線仲裁集中控制2）計數(shù)器查詢基本原理是：需要使用總線的部件提出申請（BR）總線控制器發(fā)出遞增的設(shè)備地址提出申請的設(shè)備檢查設(shè)備地址，若與自己的地址匹配，就發(fā)出總線忙信號（BS），然后就可以使用總線總線控制器根據(jù)檢測到BS信號時的設(shè)備地址就知道當(dāng)前哪個設(shè)備使用了總線調(diào)整設(shè)備地址發(fā)出的順序即可改變優(yōu)先級別仲裁過程較慢79總線仲裁集中控制3）獨立請求基本原理是：每個設(shè)備都擁有獨立的總線請求線和總線應(yīng)答線總線控制器對所有的總線請求進(jìn)行優(yōu)先級排隊，并響應(yīng)級別最高的請求得到響應(yīng)的設(shè)備將占用總線進(jìn)行傳輸最常用，響應(yīng)速度最快PC機中使用的8237 DMAC采用此種方式80三、常見的系統(tǒng)總線ISA、PCI自學(xué)81四、8088系統(tǒng)總線最小模式僅支持單處理器（p65