數(shù)字電子技術(shù)基礎(chǔ)（第五版）：第三章 門電路

1、第三章 門電路內(nèi)容提要： 本章主要講述數(shù)字電路的基本邏輯單元電路門電路。首先簡(jiǎn)單介紹門電路中的基本半導(dǎo)體器件的開關(guān)特性，然后介紹CMOS邏輯門和TTL邏輯門。在討論半導(dǎo)體二極管和三極管及場(chǎng)效應(yīng)管的開關(guān)特性基礎(chǔ)上，介紹各種邏輯門的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等等，為以后的學(xué)習(xí)及實(shí)際使用打下必要的基礎(chǔ)。本章重點(diǎn)討論CMOS門電路和TTL門電路。本章主要內(nèi)容3.1 概述3.2 半導(dǎo)體二極管門電路3.3 CMOS門電路3.4* 其他類型的MOS集成門電路（自學(xué)）3.5 TTL門電路3.6* 其他類型的雙極型集成門電路3.7* BiCMOS電路（自學(xué)）3.8* TTL門電路與CMOS門電路的接

2、口3.1 概述1. 門電路： 實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合運(yùn)算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等(1) 正邏輯： 在二值邏輯中，如果用高電平表示邏輯“1” ，低電平表示邏輯“0” ，在這種規(guī)定下的邏輯關(guān)系稱為正邏輯，如圖3.1.1所示2. 正負(fù)邏輯系統(tǒng)圖3.1.1 正負(fù)邏輯示意圖(2) 負(fù)邏輯： 在二值邏輯中，如果用高電平表示邏輯“0” ，低電平表示邏輯“1” ，在這種規(guī)定下的邏輯關(guān)系稱為負(fù)邏輯，如圖3.1.1所示。圖3.1.1 正負(fù)邏輯示意圖 同一邏輯電路采用不同的邏輯關(guān)系，其邏輯功能是完全不同的，如表3.1.1正負(fù)邏輯對(duì)應(yīng)的邏輯電路表3.1.1給出正負(fù)邏

3、輯對(duì)應(yīng)的門電路類型，由表中可以看出： 正負(fù)邏輯式互為對(duì)偶式，即若給出一個(gè)正邏輯的邏輯式，則對(duì)偶式即為負(fù)邏輯的邏輯式，如正邏輯為或門，即Y=A+B，對(duì)偶式為YDAB，即負(fù)邏輯為與門。正負(fù)邏輯的使用依個(gè)人的習(xí)慣，但同一系統(tǒng)中采用一種邏輯關(guān)系本書采用正邏輯系統(tǒng)3. 高低電平的實(shí)現(xiàn) 在數(shù)字電路中，輸入輸出都是二值邏輯，其高低電平用“0”和“1”表示。其高低電平的獲得是通過開關(guān)電路來實(shí)現(xiàn)，如二極管或三極管電路組成。如圖3.1.2所示。圖3.1.2 高低電平實(shí)現(xiàn)原理電路其原理為： 當(dāng)開關(guān)S斷開時(shí)，輸出電壓voVcc，為高電平“1”；當(dāng)開關(guān)閉合時(shí)，輸出電壓vo0，為低電平“0”；若開關(guān)由三極管構(gòu)成，則控制三

4、級(jí)管工作在截止和飽和狀態(tài)，就相當(dāng)開關(guān)S的斷開和閉合。圖3.1.2高低電平實(shí)現(xiàn)原理電路 圖3.1.2屬于單開關(guān)電路，其功耗較大。目前出現(xiàn)互補(bǔ)開關(guān)電路（如CMOS門電路），即用一個(gè)管子代替圖3.1.2中的電阻，如圖3.1.3所示互補(bǔ)開關(guān)電路的原理為： 開關(guān)S1和S2受同一輸入信號(hào)vI的控制，而且導(dǎo)通和斷開的狀態(tài)相反。當(dāng)S1閉合時(shí)，S2斷開，輸出為高電平“1”；相反當(dāng)S1斷開時(shí)，S2閉合，輸出為高電平“0”。 互補(bǔ)開關(guān)電路由于兩個(gè)開關(guān)總有一個(gè)是斷開的，流過的電流為零，故電路的功耗非常低，因此在數(shù)字電路中得到廣泛的應(yīng)用4. 數(shù)字邏輯電路的概述（1）優(yōu)點(diǎn)：圖3.1.1 正負(fù)邏輯示意圖 在數(shù)字電路中由于采

5、用高低電平，并且高低電平都有一個(gè)允許的范圍，如圖3.1.1所示，故對(duì)元器件的精度和電源的穩(wěn)定性的要求都比模擬電路要低，抗干擾能力也強(qiáng)。(2) 分類： 數(shù)字邏輯電路可分為分立元件邏輯門電路和集成邏輯門電路數(shù)字集成電路根據(jù)規(guī)?？煞譃?00/片（1001000）/片103 105 /片105 以上/片按導(dǎo)電類型可分為 數(shù)字集成電路的基本邏輯單元是集成邏輯門，因此本章先介紹CMOS和TTL數(shù)字集成邏輯門的結(jié)構(gòu)、工作原理3.2 半導(dǎo)體二極管門電路3.2.1半導(dǎo)體二極管的開關(guān)特性1. 穩(wěn)態(tài)開關(guān)特性 將圖3.1.2中的開關(guān)用二極管代替，則可得到圖3.2.1所示的半導(dǎo)體二極管開關(guān)電路 圖3.1.2高低電平實(shí)現(xiàn)

6、原理電路圖3.2.1 二極管的開關(guān)電路 對(duì)于圖3.2.1所示二極管開關(guān)電路，由于二極管具有單向?qū)щ娦?，故它可相?dāng)受外加電壓控制的開關(guān)。設(shè)vi的高電平為VIHVCC， vi的低電平為VIL0，且D為理想元件，即正向?qū)娮铻?，反向電阻無(wú)窮大，則穩(wěn)態(tài)時(shí)當(dāng)vIVIHVCC時(shí)，D截止，輸出電壓vDVOH VCC，當(dāng)vIVIL0時(shí)，D導(dǎo)通，輸出電壓vo VOL 0。 將電路處于相對(duì)穩(wěn)定狀態(tài)下，晶體二極管所呈現(xiàn)的開關(guān)特性稱為穩(wěn)態(tài)開關(guān)特性圖3.2.1 二極管的開關(guān)電路 二極管的動(dòng)態(tài)電流波形如圖3.2.3所示，其中v和i是二極管兩端的電壓與流過的電流。2.二極管動(dòng)態(tài)特性： 當(dāng)電路處于動(dòng)態(tài)狀態(tài)，即二極管兩端電

7、壓突然反向時(shí)，半導(dǎo)體二極管所呈現(xiàn)的開關(guān)特性稱為動(dòng)態(tài)開關(guān)特性（簡(jiǎn)稱動(dòng)態(tài)特性）圖3.2.3 二極管動(dòng)態(tài)電流波形 由圖3.2.3可以看出，二極管兩端電壓突變時(shí)，其電流變化滯后于電壓。 這是由于在輸入電壓轉(zhuǎn)換狀態(tài)的瞬間，二極管由反向截止到正向?qū)〞r(shí)，內(nèi)電場(chǎng)的建立需要一定的時(shí)間，所以二極管電流的上升是緩慢的；當(dāng)二極管由正向?qū)ǖ椒聪蚪刂箷r(shí)，二極管的電流迅速衰減并趨向飽和電流也需要一定的時(shí)間。由于時(shí)間很短，在示波器是無(wú)法看到的圖3.2.3 二極管動(dòng)態(tài)電流波形 在輸入信號(hào)頻率較低時(shí)，二極管的導(dǎo)通和截止的轉(zhuǎn)換時(shí)間可以認(rèn)為是瞬間完成的。但在輸入信號(hào)頻率較高時(shí)，此時(shí)間就不能忽略了。3.2.2 二極管與門 簡(jiǎn)單的二

8、極管與門電路如圖3.2.4所示圖3.2.4 二極管與門電路 設(shè)VCC5V，輸入端A、B的高低電平為VIH3V，VIL0V，二極管的正向?qū)▔航禐?VDF0.7V，則：當(dāng)A、B中有一個(gè)是低電平0V時(shí)，至少有一個(gè)二極管導(dǎo)通，使得輸出Y的電壓為0.7V，為低電平；只有A、B中都加高電平3V時(shí)，兩個(gè)二極管同時(shí)導(dǎo)通，使得輸出Y為3.7V，為高電平。 其輸入輸出及真值表如表3.2.1和3.2.2所示規(guī)定3V以上為“1”0.7V以下為“0”3.7V3V3V0.7V0V3V0.7V3V0V0.7V0V0VYBA表3.2.1111001010000YBA表3.2.2其輸出Y和輸入A、B是與的關(guān)系，即3.2.3

9、二極管或門 二極管或門電路如圖3.2.5所示圖3.2.5 二極管或門電路 設(shè)輸入端A、B的高低電平為VIH3V， VIL0V，二極管的正向?qū)▔航禐閂DF0.7V，則：當(dāng)A、B中有一個(gè)是低電平0V時(shí)，至少有一個(gè)二極管導(dǎo)通，使得輸出Y的電壓為0.7V，為低電平；只有A、B中都加高電平3V時(shí)，兩個(gè)二極管同時(shí)導(dǎo)通，使得輸出Y為3.7V，為高電平。其輸出Y和輸入A、B是與的關(guān)系，即圖3.2.5 二極管或門電路規(guī)定2.3V以上為10V以下為02.3V3V3V2.3V0V3V2.3V3V0V0V0V0VYBA表3.2.3111101110000YBA表3.2.4其真值表如表3.2.4所示二極管構(gòu)成的門電路

10、的缺點(diǎn):1.電平有偏移:輸出的高低電平數(shù)值與輸入的高低電平數(shù)值相差一個(gè)二極管的壓降，后級(jí)的二極管門電路電平偏移，甚至使得高電平下降到門限值以下2.帶負(fù)載能力差：由于這種二極管門電路的輸出電阻比較低，故帶負(fù)載能力差，輸出電平會(huì)隨負(fù)載的變化而變化。只用于IC內(nèi)部電路的邏輯單元3.3 CMOS門電路 CMOS邏輯門電路是在TTL器件之后，出現(xiàn)的應(yīng)用比較廣泛的數(shù)字邏輯器件，在功耗、抗干擾、帶負(fù)載能力上優(yōu)于TTL邏輯門，所以超大規(guī)模器件幾乎都采用CMOS門電路，如存儲(chǔ)器ROM、可編程邏輯器件PLD等 國(guó)產(chǎn)的CMOS器件有CC4000(國(guó)際CD4000/MC4000)、高速54HC/74HC系列（國(guó)際MC

11、54HC/74HC),此外還有兼容型的74HCT和74BCT系列（BiCMOS） 先介紹74系列的反相器和邏輯門，再簡(jiǎn)單介紹其它系列的邏輯門一、MOS管的類型和符號(hào)a. 增強(qiáng)型NMOS符號(hào)如圖3.3.1所示3.3.1 MOS管(絕緣柵）的開關(guān)特性 NMOS共源極接法電路如圖3.3.2（a）所示，輸出特性如(b)所示圖3.3.2 NMOS管共源極接法電路及其輸出特性增強(qiáng)型NMOS共源極接法電路如圖3.3.3（a）所示，轉(zhuǎn)移特性如(b)所示當(dāng)vGS 109(a)圖3.3.3 NMOS管共源極接法電路(b)vGS VGS (th) 時(shí),管子導(dǎo)通，iD V 2GS，RONVGS(th)，管子截止， i

12、D = 0當(dāng)vGS 0，PMOS管的開啟電壓VGS (th) 0,c. 耗盡型NMOS符號(hào)如圖3.3.6所示耗盡型NMOS共源極接法電路如圖3.3.7（a）所示，轉(zhuǎn)移特性如(b)所示當(dāng)vGSVGS(off) 時(shí),管子導(dǎo)通d. 耗盡型PMOS符號(hào)如圖3.3.8所示耗盡型PMOS共源極接法電路如圖3.3.9（a）所示，轉(zhuǎn)移特性如(b)所示當(dāng)vGS VGS(off)(正值），管子截止， iD = 0； vGS |VGS（th)P|+VGS(th)N，2.工作原理當(dāng)vIVIL0為低電平時(shí)，T2截止， T1管導(dǎo)通，輸出電壓為高電平，即圖3.3.10 CMOS反相器電路當(dāng)vIVIHVDD為高電平時(shí)，T2導(dǎo)

13、通， T1管截止，輸出電壓為低電平，即故輸出和輸入為邏輯非的關(guān)系。特點(diǎn) 1. 無(wú)論 vI 是高電平還是低電平，T1和T2管總是一個(gè)導(dǎo)通一個(gè)截止的工作狀態(tài)，稱為互補(bǔ)，這種電路結(jié)構(gòu)CMOS電路；2. 由于無(wú)論輸入為低電平還是高電平， T1和T2總是有一個(gè)截止的，其截止電阻很高，故流過T1和T2的靜態(tài)電流很小，故其靜態(tài)功耗很小。圖3.3.10 CMOS反相器電路二、電壓傳輸特性和電流傳輸特性 反相器電壓傳輸特性是輸出電壓vo和輸入vI之間的關(guān)系曲線，如圖3.3.11所示。并設(shè)圖3.3.11 CMOS反相器的電壓傳輸特性1. 電壓傳輸特性AB段：輸入低電平T1管導(dǎo)通，T2截止，輸出電壓為高電平，即CD

14、段：輸入高電平圖3.3.11 CMOS反相器的電壓傳輸特性T1管截止，T2導(dǎo)通，輸出電壓為低電平，即BC段：圖3.3.11 CMOS反相器的電壓傳輸特性T1、T2同時(shí)導(dǎo)通，若T1、T2參數(shù)完全相同，則2.電流傳輸特性圖3.3.12 CMOS反相器的電流傳輸特性AB段：輸入低電平T1管導(dǎo)通，T2截止，輸出漏極電流近似為零 電流傳輸特性是反相器的漏極電流隨輸入電壓變化曲線，如圖3.3.12所示。也分成三段：CD段：輸入高電平T1管截止，T2導(dǎo)通，輸出漏極電流近似為零圖3.3.12 CMOS反相器的電流傳輸特性BC段：圖3.3.12 CMOS反相器的電流傳輸特性T1、T2同時(shí)導(dǎo)通，有電流iD同時(shí)通過

15、，且在 vIVDD / 2附近處，漏極電流最大，故在使用輸入電壓不應(yīng)長(zhǎng)時(shí)間工作在這段，以防由于功耗過大而損壞。三、輸入端噪聲容限圖3.3.11 CMOS反相器的電壓傳輸特性 由圖3.3.11 CMOS反相器的電壓傳輸特性可知，在輸入電壓vI偏離正常低電平或高電平時(shí)，輸出電壓vo并不隨之馬上改變，允許輸入電壓有一定的變化范圍。輸入端噪聲容限：是指在保證輸出高、低電平基本不變（不超過規(guī)定范圍）時(shí)，允許輸入信號(hào)高、低電平的波動(dòng)范圍1.定義：2.計(jì)算方法 輸入噪聲容限分為輸入高電平噪聲容限VNH和輸入低電平噪聲容限VNL。圖3.3.13給出計(jì)算輸入噪聲容限的方法。圖3.3.13 CMOS反相器輸入噪聲

16、容限示意圖 由圖中可知，如果是多個(gè)門電路相連時(shí)，前一級(jí)門電路的輸出即為后一級(jí)門電路的輸入其中：圖3.3.13 CMOS反相器輸入噪聲容限示意圖VOH（min）輸出高電平最小值VOL（max）輸出低電平最大值VIH（min）輸入高電平最小值VIL（max）輸入低電平最大值則輸入噪聲容限為圖3.3.13 CMOS反相器輸入噪聲容限示意圖輸入噪聲容限和電源電壓VDD有關(guān)，當(dāng)VDD增加時(shí)，電壓傳輸特性右移，如圖3.3.14所示圖3.3.14 VDD對(duì)電壓傳輸特性的影響結(jié)論：可以通過提高VDD來提高噪聲容限3.3.3 CMOS 反相器的靜態(tài)輸入和輸出特性 CMOS 反相器的靜態(tài)（不考慮輸入輸出延遲）輸入

17、和輸出特性。一、輸入特性 輸入特性是從CMOS反相器輸入端看其輸入電壓與電流的關(guān)系。 由于MOS管的柵極和襯底之間存在SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)又很薄，非常容易被擊穿，所以對(duì)由MOS管所組成的CMOS電路，必須采取保護(hù)措施。圖3.3.15為CMOS反相器的兩種常用保護(hù)電路圖3.3.15 CMOS反相器的兩種常用保護(hù)電路其中：D1和D2為雙極型二極管，其正向?qū)▔航禐閂DF0.5V0.7V，反向擊穿電壓約為30V， D2為分布式二極管，可以通過較大的電流，RS的值一般在1.52.5K之間。 C1和C2為T1和T2的柵極等效電容圖3.3.15 CMOS反相器的兩種常用保護(hù)電路保護(hù)電路的工

18、作原理：在輸入信號(hào)正常工作范圍內(nèi)，即0vI VDD，輸入端保護(hù)電路不起作用。當(dāng)vI VDD+VDF時(shí)，D1導(dǎo)通，將柵極電位vG鉗位在VDD+VF，而當(dāng)vI RON， VIH VDD， VIL0。C的高低電平為VDD和0，則（1）C0， C1 只要vI在0 VDD之間變化， T1和T2同時(shí)截止，輸入和輸出為高阻態(tài)，傳輸門截止，輸出vo0（2）C1， C0若 0 vI VDD-VGS(th)N，T1管導(dǎo)通，T2管截止，如圖3.3.35所示，輸出為vovI；若 |VGS(th)P| vI VDD，T1管截止，T2管導(dǎo)通，輸出為vovI圖3.3.35 CMOS的工作狀態(tài)0 vI VDD-VGS(th)

19、N|VGS(th)P| vI RTG.b. 由于MOS管的導(dǎo)通內(nèi)阻是柵源電壓vGS的函數(shù)，而vGS 又和輸入電壓有關(guān)，故RTG和輸入電壓有關(guān)。為了減小RTG的變化，通常在電路上做了改進(jìn)，盡量降低RTG。四、三態(tài)輸出的CMOS門電路 其電路如圖3.3.38所示，這是三態(tài)反相器，也稱為輸出緩沖器，輸出的狀態(tài)不僅有高電平、低電平，還有第三態(tài)高阻態(tài)圖3.3.38 CMOS三態(tài)門的電路及符號(hào)其工作原理為其中EN 為使能端，且低電平有效，即 EN 0，YA 低電平有效CMOS三態(tài)門形式有多種，它也可以在CMOS反相器基礎(chǔ)上加控制電路構(gòu)成，當(dāng)EN0時(shí)，T1、T4導(dǎo)通，輸出為Y A圖3.3.39為另一種CMO

20、S三態(tài)非門，使能端（控制端）也是低電平有效當(dāng)EN1時(shí)，T1、T4截止，輸出為Y Z（高阻態(tài)）圖3.3.40所示電路也是一種CMOS三態(tài)門當(dāng)EN1時(shí)，T2導(dǎo)通，Y A；當(dāng)EN0時(shí)， T2、T1截止，輸出為Y Z（高阻態(tài)）。這種三態(tài)門使能端是高電平有效。例3.3.2 CMOS門電路如圖3.3.41所示，試分析電路的邏輯功能解：當(dāng)C0時(shí)， C 1，傳輸門為高阻態(tài)，故輸出YZ故這是由CMOS或非門和CMOS傳輸門構(gòu)成的三態(tài)或非門傳輸門當(dāng)C1時(shí)，C 0，傳輸門為開啟，輸出Y（AB）則輸出邏輯式為例3.3.3 試判斷圖3.3.42所示電路的輸出和輸入邏輯關(guān)系解：對(duì)于圖3.3.42（a）所示電路，其輸出、輸

21、入真值表為其輸出邏輯式為注：為了避免傳輸門關(guān)閉時(shí)出現(xiàn)高阻態(tài)，可以在輸出端通過大電阻接地；也可以輸出端通過電阻接電源。這樣輸出端均會(huì)有確定的值。(b)對(duì)于圖3.3.42（b）所示電路，其輸出輸入真值表為例3.3.4 電路如圖3.3.43所示。試分析其邏輯功能解：當(dāng)EN1時(shí)，傳輸門截止，輸出為YZ（高阻態(tài)）當(dāng)EN0時(shí)，傳輸門開啟，CMOS反相器的輸出通過傳輸門到達(dá)輸出，使得YA，故為三態(tài)輸出的反相器。a. 總線結(jié)構(gòu)這樣只要分時(shí)控制各三態(tài)門的E（E）端，就能把各個(gè)門的數(shù)據(jù)輸入信號(hào)按要求依次送到總線，進(jìn)行數(shù)據(jù)傳輸。但注意使能端不能同時(shí)為“1”三態(tài)門的應(yīng)用它可以實(shí)現(xiàn)線與的功能，即輸出端可以并聯(lián)。如圖3.

22、3.44所示電路如圖2.3.45所示，則b. 數(shù)據(jù)的雙向傳輸當(dāng)EN1時(shí)，三態(tài)門G1輸出為Do， G2輸出為高阻態(tài)；當(dāng)EN0時(shí)，三態(tài)門G1輸出為高阻態(tài)， G2輸出為D1 Do3.3.6 CMOS電路的正確使用（自學(xué)） 3.4 *其他類型的MOS集成電路（自學(xué)）一、 雙極型三極管的結(jié)構(gòu)（自學(xué)）三極管開關(guān)電路如圖3.5.1所示3.5.1 雙極型三極管的開關(guān)特性3.5 TTL門電路二、 雙極型三極管的輸入特性和輸出特性（自學(xué)）三、 雙極型三極管的基本開關(guān)電路圖3.5.1 晶體三極管開關(guān)電路三極管替代開關(guān)；圖3.5.1 晶體三極管開關(guān)電路T 穩(wěn)態(tài)時(shí)若合理選擇電路的參數(shù)，即當(dāng)vI=VILIBS=VCC /

23、RC，三極管處于飽和導(dǎo)通狀態(tài)，相當(dāng)于開關(guān)閉合，輸出電壓vo VOL Vces0，為低電平其中：例3.5.1 電路如圖3.5.2所示，已知 VIH=5V，VIL=0V，=20，VCE(sat) = 0.1V，試計(jì)算參數(shù)設(shè)計(jì)是否合理5V-8V3.3K10K1K圖3.5.2 例3.5.1的電路解：基極對(duì)地電路如圖3.5.3所示圖3.5.3利用戴維南定理等效成電壓源的形式如圖3.5.4所示圖3.5.3圖3.5.4其中：等效電路如圖3.5.5所示，則當(dāng)VIH=5V時(shí)：故三極管T導(dǎo)通，其基極電流為管子的臨界飽和時(shí)的基極電流為由于故管子處于飽和狀態(tài)，其輸出為當(dāng)VIL=0V時(shí)，其三極管T處于截止?fàn)顟B(tài)，則因此參

24、數(shù)設(shè)計(jì)合理三極管開關(guān)狀態(tài)下的等效電路如圖3.5.6所示四、雙極型三極管的開關(guān)等效電路 當(dāng)三極管截止時(shí)，發(fā)射結(jié)反偏，iC0 ，相當(dāng)開關(guān)斷開；當(dāng)三極管飽和時(shí)，發(fā)射結(jié)正偏，vCEVCE（sat）0 ，相當(dāng)開關(guān)閉合。截止飽和(c)飽和時(shí)的等效電路圖3.5.6阻值很小，忽略五、雙極型三極管的動(dòng)態(tài)開關(guān)特性 在動(dòng)態(tài)情況下，三極管在截止和飽和導(dǎo)通兩種狀態(tài)迅速轉(zhuǎn)換時(shí)，三極管內(nèi)部電荷的建立與消失都需要一定的時(shí)間，故集電極電流的變化要滯后于輸入電壓的變化。即在開關(guān)電路中，輸出電壓的變化滯后于輸入電壓的變化，如圖3.5.7所示。圖3.5.7六 、三極管反相器三極管反相器就是三極管的開關(guān)電路，如圖3.5.8所示圖3.5

25、.8 三極管反相器 只要參數(shù)選擇合理，即當(dāng)vI=VIL時(shí)，T截止，輸出vO=VOH為高電平；當(dāng)vI=VIH時(shí)，T飽和導(dǎo)通，輸出vO=VOL為低電平，則YA3.5.2 TTL反相器的電路結(jié)構(gòu)和工作原理 TTLTransistor-Transistor Logic(三極管三極管邏輯），TTL邏輯門就是由雙極型晶體三極管構(gòu)成的邏輯門電路。 TTL邏輯器件分成54系列和74系列兩大類，其電路結(jié)構(gòu)、邏輯功能和電氣參數(shù)完全相同。不同的是54系列工作環(huán)境溫度、電源工作范圍比74系列的寬。74系列工作環(huán)境溫度為00C 700C,電源電壓工作范圍為5V5%；而54系列工作環(huán)境溫度為550C +1250C,電源電

26、壓工作范圍為5V10%.注： 54系列和74系列按工作速度和功耗可分成下面4個(gè)系列：(a)標(biāo)準(zhǔn)通用系列： 國(guó)產(chǎn)型號(hào)為CT54/74系列，與國(guó)際上SN54/74系列相當(dāng)，部標(biāo)型號(hào)為T1000系列； 國(guó)產(chǎn)型號(hào)為CT54H/74H系列，與國(guó)際上SN54H/74H系列相當(dāng)，部標(biāo)型號(hào)為T2000系列(c)肖特基系列： 國(guó)產(chǎn)型號(hào)為CT54S/74S系列，與國(guó)際上SN54S/74S系列相當(dāng)，部標(biāo)型號(hào)為T3000系列(b)高速系列：(d) 低功耗肖特基系列：國(guó)產(chǎn)型號(hào)為CT54LS/74LS系列，與國(guó)際上SN54LS/74LS系列相當(dāng)，部標(biāo)型號(hào)為T4000系列 不同系列的同一種邏輯門，結(jié)構(gòu)上略有差異，目的是為了

27、提高邏輯門的工作速度，降低功耗，如為了改進(jìn)74系列的工作速度，則采用達(dá)林頓管（74H系列）、肖特基管（74S系列）；為了降低功耗，采用小電阻。但這些差異不影響電路功能的分析。一、電路結(jié)構(gòu)3.5.2 TTL反相器的電路結(jié)構(gòu)和工作原理 其電路如圖3.5.9所示，它是由T1、 R1和D1組成輸入級(jí)、由 T2、R2和R3組成倒相級(jí)、由T4、T5、R4、D2組成推拉式輸出級(jí)構(gòu)成的。圖3.5.9 TTL反相器的電路設(shè)：VCC5V， VIL0.2V，VIH3.4V，PN結(jié)的導(dǎo)通壓降為 VON0.7V當(dāng)vIVIL0.2V時(shí)T1飽和導(dǎo)通T2截止T4導(dǎo)通T5截止D2導(dǎo)通voVOHVCC IC2R22VON 3.4

28、V輸出為高電平二、工作原理：圖3.5.9 TTL反相器的電路0.9V3.4V0.2V0.2VT1截止T2導(dǎo)通T4截止T5飽和導(dǎo)通D2截止voVOLVCE（sat）0.2V輸出為低電平則輸出和輸入的邏輯關(guān)系為當(dāng)vIVIH3.4V時(shí)圖3.5.9 TTL反相器的電路2.1V0.3V3.4V0.7V1.4V特點(diǎn)：T1處于“倒置”狀態(tài)，其電流放大系數(shù)遠(yuǎn)遠(yuǎn)小于1推拉式輸出結(jié)構(gòu) 由T4和T5構(gòu)成TTL反相器推拉式輸出，在輸出為高電平時(shí)， T4導(dǎo)通，T5截止；在輸出為低電平時(shí)， T4截止，T5導(dǎo)通。由于T4和T5總有一個(gè)導(dǎo)通，一個(gè)截止，這樣就降低輸出級(jí)的功耗，提高帶負(fù)載能力。 當(dāng)輸出為高電平時(shí)，其輸出阻抗低，

29、具有很強(qiáng)的帶負(fù)載能力，可提供5mA的輸出電流 當(dāng)輸出為低電平時(shí)。其輸出阻抗小于100,可灌入電流14mA，也有較強(qiáng)的驅(qū)動(dòng)能力。二極管D1是輸入級(jí)的鉗位二極管，作用：a.抑制負(fù)脈沖干擾；b.保護(hù)T1發(fā)射極，防止輸入為負(fù)電壓時(shí)，電流過大，它可允許最大電流為20mA。三、電壓傳輸特性 TTL反相器輸出電壓隨輸入電壓變化的曲線，稱為電壓傳輸特性，如圖3.5.10所示，其開關(guān)特性比CMOS電路差圖3.5.10 TTL反相器的電 壓傳輸特性CMOSa. AB段： 圖3.5.10 TTL反相器的電 壓傳輸特性b. BC段： 圖3.5.10 TTL反相器的電 壓傳輸特性c. CD段： 圖3.5.10 TTL反

30、相器的電 壓傳輸特性d. DE段： 圖3.5.10 TTL反相器的電 壓傳輸特性三、輸入噪聲容限 從電壓傳輸特性看，當(dāng)輸入電壓vI偏離正常低電平（0.2V）升高，在一定范圍內(nèi)，輸出高電平并不立刻改變。同樣當(dāng)輸入電壓偏離正常高電平（3.4V）降低，在一定范圍內(nèi)，輸出低電平并不立刻改變 圖3.5.10 TTL反相器的電壓傳輸特性在保證輸出高、低電平基本不變（或者說變化大小不超出允許范圍）的條件下，輸入電平的允許波動(dòng)的范圍稱為輸入端抗干擾容限（噪聲容限）。分為輸入為高電平噪聲容限VNH和輸入為低電平噪聲容限VNL。 計(jì)算方法與CMOS電路一樣，如圖3.5.11所示，其輸入高電平噪聲容限VNH和輸入低

31、電平噪聲容限VNL的計(jì)算方法為圖3.5.11 TTL反相器噪聲容限的計(jì)算74系列典型值為： VOH（min)=2.4V, VOL（max)=0.4V,VIH（min)=2.0V, VIL（max)=0.8V, VNH=0.4V, VNL=0.4V,3.5.3 TTL反相器的靜態(tài)輸入特性和輸出特性 對(duì)于TTL反相器，輸入電流隨輸入電壓的變化關(guān)系，稱為輸入特性，其輸入端的等效電路如圖3.5.12所示。一、輸入特性當(dāng)vI0時(shí)此電流IIS稱為輸入短路電流，在TTL門電路手冊(cè)中給出，由于和輸入電流值相近，故分析和計(jì)算時(shí)代替IIL。a.當(dāng)輸入為低電平時(shí)，即vI0.2V，若VCC5V，則TTL反相器的輸入電

32、流為TTL反相器的靜態(tài)輸入特性如圖3.5.13所示圖3.5.13 TTL反相器的靜態(tài)輸入特性IISD1導(dǎo)通輸入低電平輸入高電平b.當(dāng)輸入為高電平時(shí)，即vI3.4V，T1發(fā)射結(jié)截止，處于倒置狀態(tài)，只有很小的反向飽和電流IIH，對(duì)于74系列的TTL門電路， IIH在40A以下二、輸出特性 對(duì)于TTL反相器，輸出電壓與輸出電流的關(guān)系，稱為輸入特性，其輸入端的等效電路如圖3.5.12所示。分為高電平輸出特性和低電平輸出特性。1.高電平輸出特性 當(dāng)輸出為vOVOH時(shí)，T4、D2導(dǎo)通， T5截止，等效電路如圖3.5.14所示圖3.5.14 輸出高電平等效電路其高電平輸出特性曲線如圖3.5.15所示圖3.5

33、.15輸出高電平特性曲線圖3.5.14 輸出高電平等效電路實(shí)際方向 在 iL 5mA時(shí)，T4進(jìn)入飽和狀態(tài)，輸出電壓vo隨負(fù)載電流變化幾乎線性下降。由于功耗限制，手冊(cè)上的高電平輸出電流要遠(yuǎn)小于5mA，74系列最大為 IOH（max）0.4mA2.低電平輸出特性 當(dāng)輸出為vOVOL時(shí)，T4、D2截止， T5導(dǎo)通，等效電路如圖3.5.16所示圖3.5.16輸出高電平等效電路其低電平輸出特性曲線如圖3.5.17所示圖3.5.16輸出高電平等效電路圖3.5.17 輸出低電平特性曲線3.扇出系數(shù)（Fan-out）的計(jì)算 扇出系數(shù)就是一個(gè)門電路驅(qū)動(dòng)同類型門電路的個(gè)數(shù)。也就是表示門電路的帶負(fù)載能力。 對(duì)于圖3

34、.5.18 所示電路，G1門為驅(qū)動(dòng)門， G2、 G3為負(fù)載門，N為扇出系數(shù)。當(dāng)輸出為低電平時(shí)，設(shè)可帶N1個(gè)非門，則有圖3.5.18 扇出系數(shù)的計(jì)算IOLIIL實(shí)際方向當(dāng)輸出為低電平時(shí)，設(shè)可帶N2個(gè)非門，則有圖3.5.18 扇出系數(shù)的計(jì)算IOHIIH則取Nmin N1， N2 由于門電路無(wú)論是輸出高電平還是低電平時(shí)，均有一定的輸出電阻，故輸出電壓都要隨負(fù)載電流的改變而發(fā)生變化。這種變化越小，說明門電路帶負(fù)載的能力越強(qiáng)。有時(shí)用輸出電平的變化不超過某一規(guī)定值時(shí)允許的最大負(fù)載電流來表示門電路的帶負(fù)載能力。圖3.5.18 扇出系數(shù)的計(jì)算解：當(dāng)G1輸出為低電平時(shí)，有例3.5.2 如圖3.5.18所示電路中

35、，已知74系列的反相器輸出高低電平為VOH3.2V, VOL0.2V，輸出低電平電流為IOL（max）16mA，輸出高電平電流為IOH（max）4mA，輸入低電平電流IIL1mA，輸入高電平電流IIH40A，試計(jì)算門G1可帶同類門的個(gè)數(shù)圖3.5.18 扇出系數(shù)的計(jì)算故取N10，即門G1可帶同類門的個(gè)數(shù)為10個(gè)當(dāng)G1輸出為高電平時(shí)，有四、 輸入端的負(fù)載特性 在實(shí)際使用時(shí)，有時(shí)需要在輸入端和地之間或輸入端和信號(hào)源低電平之間接入電阻RP。如圖3.5.21所示由圖可知，RP上的壓降即為反相器的輸入電壓vI，即 在RPR1（較小）的條件下，vI隨RP幾乎線性上升。但當(dāng)vI上升到1.4V以后，T2和T5的

36、發(fā)射結(jié)同時(shí)導(dǎo)通，將vB1鉗位在2.1V左右，此時(shí)vI不再隨RP的增加而上升。TTL反相器輸入端負(fù)載特性曲線如圖2.3.22所示。 故一般對(duì)于TTL門電路，若輸入端通過電阻接地，一般當(dāng)RP0.7K時(shí)，構(gòu)成低電平輸入方式；當(dāng)RP1.5K時(shí)，構(gòu)成高電平輸入方式。例3.5.3 電路如圖3.4.22所示，試寫出各個(gè)電路輸出端的表達(dá)式。解：例3.5.4 在圖3.5.23所示電路中，為保證門G1輸出的高低電平能正確地傳送倒門G2地輸入端，要求當(dāng)vo1= VOH時(shí)， vI2 VIH（min）；當(dāng)vo1= VOL時(shí)， vI2 VIL（max）。試計(jì)算RP最大允許值。已知G1、 G2均為74系的TTL反相器，VC

37、C5V， VOH3.4V, VOL0.2V, VIH（min）2.0V，VIL（max）0.8V， IIH40A， IIL40A解： vo1= VOH時(shí)，若使vI2 VIH（min） ，則故取RP0.69k當(dāng)vo1= VOL時(shí)， G2門的輸入管T1導(dǎo)通，如圖3.5.24所示，若使vI2 VIL（max），則練習(xí)：電路如圖3.5.25所示，試寫出各輸出端的邏輯式3.5.4 TTL反相器的動(dòng)態(tài)特性（自學(xué)）一、傳輸延遲時(shí)間 信號(hào)通過一級(jí)門電路的延遲時(shí)間稱為平均傳輸延遲時(shí)間，它是表示門電路工作速度的重要指標(biāo)。如圖3.5.26所示圖3.5.26 TTL反相器的動(dòng)態(tài)波形tPHL輸出信號(hào)下降到Vm / 2

38、相對(duì)于輸入信號(hào)上升到 Vm / 2 之間的延遲時(shí)間原因：結(jié)電容和寄生電容的存在。 TTL門的平均傳輸延時(shí)為3 40nstPLH輸出信號(hào)上升到Vm / 2 相對(duì)于輸入信號(hào)下降到 Vm / 2 之間的延遲時(shí)間二、交流噪聲 當(dāng)輸入信號(hào)為窄脈沖，且接近于tpd時(shí)，輸出變化跟不上，變化很小，因此交流噪聲容限遠(yuǎn)大于直流噪聲容限。（a）正脈沖噪聲容限圖3.5.27 正脈沖噪聲容限 將輸出為高電平由額定值降到2.0V時(shí)輸入正脈沖的幅度稱為正脈沖噪聲容限，如圖3.5.27所示（b）負(fù)脈沖噪聲容限圖3.5.28 負(fù)脈沖噪聲容限 將輸出為低電平由額定值上升到0.8V時(shí)輸入負(fù)脈沖的幅度稱為負(fù)脈沖噪聲容限，如圖3.5.

39、28所示三、電源的動(dòng)態(tài)尖峰電流1.兩種狀態(tài)下電源負(fù)載電流不等（空載情況下)2、動(dòng)態(tài)尖峰電流3.5.5 其他類型的TTL與非門一、其他邏輯功能的門電路1. 與非門電路如圖3.5.29所示圖3.5.29 TTL與非門電路輸入級(jí)倒相級(jí)輸出級(jí)工作原理：圖3.5.29 TTL與非門電路輸入級(jí)倒相級(jí)輸出級(jí)故：注意：1.由于與非門電路結(jié)構(gòu)和電路參數(shù)與反相器相同，故反相器的輸出特性也適用于與非門；2.在計(jì)算與非門每個(gè)輸入端的輸入電流時(shí)，應(yīng)根據(jù)輸入端的不同工作狀態(tài)分別對(duì)待。當(dāng)把兩個(gè)輸入端并聯(lián)使用時(shí)，如圖3.5.30a所示。等效電路如（b） 若輸入端接低電平時(shí)，輸入電流的計(jì)算和反相器相同 ，即 若輸入端接高電平，

40、T1的兩個(gè)發(fā)射結(jié)反偏，故輸入電流為單個(gè)輸入端高電平輸入電流的2倍。IIII例3.5.5 如圖2.3.15所示電路，已知TTL與非門的參數(shù)為IOH0.5mA，IOL8mA，IIL0.4mA，IIH40A，問可以驅(qū)動(dòng)多少個(gè)同類邏輯門？解：設(shè)輸出為高電平時(shí)，可以帶N1個(gè)同類邏輯門，則 2N1IIHIOH設(shè)輸出為低電平時(shí)，可以帶N2個(gè)邏輯門，則N2IILIOL故取N122.或非門 如圖3.5.32為TTL或非門的電路，其輸出為圖3.5.32 TTL或非門的電路3.與或非門 與或非門電路如圖3.5.33所示，圖3.5.33 與或非門電路 與或門相比，輸入管T1和T1都是多發(fā)射極的三極管，構(gòu)成與門電路，其

41、輸出為4.異或門 異或門電路如圖3.5.34所示，則注：與門和或門是在與非門和或非門的基礎(chǔ)上加了一級(jí)反相器構(gòu)成。圖3.5.34 異或門電路AB（AB）二 集電極開路與非門（OC門 Open Collector Gate）1.推拉式輸出電路結(jié)構(gòu)的局限性： 與OD門一樣，為了實(shí)現(xiàn)線與構(gòu)，TTL與非門也可以采用集電極開路的形式 如圖3.3.35所示將推拉式TTL與非門的輸出端并聯(lián)，則當(dāng)某一門的輸出端為低電平，如Y2=0,則當(dāng)Y1=1時(shí)，會(huì)有G1門的電流通過G2門的T5管，這個(gè)電流遠(yuǎn)遠(yuǎn)超過正常工作電路，有可能使T5管損壞圖3.3.35 輸出電平不可調(diào) 負(fù)載能力不強(qiáng)，尤其是高電平輸出 輸出端不能并聯(lián)使用

42、 為了使TTL與非門能實(shí)現(xiàn)線與功能，把輸出級(jí)的T4管去掉，使T5管的集電極開路，就構(gòu)成集電極開路門，即OC門。推拉式輸出電路結(jié)構(gòu)的局限性圖3.3.352. OC門的結(jié)構(gòu)特點(diǎn) 如圖3.3.36所示為OC門的電路和結(jié)構(gòu)和符號(hào)，輸出管的集電極開路圖3.3.36圖3.3.36 工作時(shí)也需外接負(fù)載和電源，如圖3.5.37所示 若利用OC門實(shí)現(xiàn)線與功能，則將幾個(gè)OC門的輸出并聯(lián)起來用一個(gè)上拉電阻即可，如圖3.3.38所示，即3. 線與的實(shí)現(xiàn)圖3.5.384、外接負(fù)載電阻RL的計(jì)算 外接電阻RL的取值合適與否，決定驅(qū)動(dòng)門輸出電平是否在允許值之內(nèi) 當(dāng)輸出為高電平時(shí)，所有的驅(qū)動(dòng)管都截止。RL取值不能太大，否則V

43、OH會(huì)降低，小于VOH（min），如圖3.5.40所示a. 驅(qū)動(dòng)管輸出為高電平時(shí)圖3.5.40 輸出為高電平的情況VOHIOHIIH則圖3.5.40 輸出為高電平的情況VOHIOHIIH其中n驅(qū)動(dòng)管的個(gè)數(shù) m負(fù)載管輸入端的個(gè)數(shù)IOH每個(gè)OC門T5管截止時(shí)的漏電流；IIH負(fù)載門每個(gè)輸入端的高電平輸入電流b. 驅(qū)動(dòng)管輸出為低電平時(shí) 當(dāng)驅(qū)動(dòng)管輸出為低電平時(shí)，若只有一個(gè)驅(qū)動(dòng)門的T5管導(dǎo)通，則RL取值不能太小，否則VOL會(huì)提高，大于VOL（max），如圖3.5.41所示則：圖3.5.41 輸出為高電平的情況VOLIOLIIL4.OC門的應(yīng)用a.實(shí)現(xiàn)與或非邏輯線與如圖3.5.38的線與電路，其輸出為實(shí)現(xiàn)電

44、路比較簡(jiǎn)單圖3.5.38b.電平轉(zhuǎn)換 與OD門一樣，由于OC門的高電平可以通過外加電源改變，故它可作為電平轉(zhuǎn)換電路。一般TTL與非門的電平為0 3.6V,若需要邏輯電平為0 12V的邏輯電平，只要將負(fù)載電阻接到12V電源即可c.實(shí)現(xiàn)數(shù)據(jù)采集 如圖3.5. 43,可實(shí)現(xiàn)母線（總線）的數(shù)據(jù)的接收和傳送例3.5.6 試為圖2.3.35電路中的外接電阻RL選定合適的阻值。已知G1、G2為OC門，輸出管截止時(shí)的漏電流為IOH200A，輸出管導(dǎo)通時(shí)允許的最大負(fù)載電流為IOLmax16mA。G3、G4和G5均為74系列與非門，它們的低電平輸入電流為IIL1mA，高電平輸入電流為IIH40A。，要求OC門的高

45、電平VOH3.0V，低電平VOL0.4V. 解：當(dāng)輸出為高電平時(shí)當(dāng)輸出為高電平時(shí)例2.3.4 如圖2.3.36所示電路，各門均為TTL電路，輸出高電平為VOH3.6V，VOL0.3V。電壓表滿量程為50V，內(nèi)阻為20K/V，試問對(duì)應(yīng)給定輸入信號(hào)A、B、C的取值（如表一)，開關(guān)S斷開和閉合時(shí)V1和V2的值。則當(dāng)S斷開時(shí)，相當(dāng)此端加高電平，T2、T5導(dǎo)通，將T1的基極電位鉗位在2.1V，故V12.1-0.7=1.4V；當(dāng)S閉合時(shí)，若此端輸入為低電平，則相應(yīng)的be結(jié)導(dǎo)通，將T1的基極電位鉗位在0.3+0.7=1V，故V11-0.7=0.3V；此端輸入為高電平則與S斷開相同解：對(duì)于門G3的輸入端可以用

46、圖2.3.37所示電路來等效故對(duì)應(yīng)的輸入輸出如表二三、三態(tài)TTL與非門（TSLThree State Logic Gate） 三態(tài)TTL與非門又叫三態(tài)門，它是在普通與非門電路的基礎(chǔ)上附加控制電路構(gòu)成的。其特點(diǎn)是除了輸出高、低電平兩個(gè)狀態(tài)外，還有第三種狀態(tài)，即高阻狀態(tài)。 其典型電路如圖3.5.46所示 它與普通與非門電路的主要差別是輸入級(jí)多了一個(gè)使能端EN和一個(gè)二極管D。圖3.5.461.電路結(jié)構(gòu)其邏輯符號(hào)及邏輯功能如圖3.5.47所示，控制端為低電平有效圖3.5.47圖3.5.462.工作原理（1）當(dāng)EN0時(shí)，P1，D截止，與非門為正常工作狀態(tài)，即（2）當(dāng)EN1時(shí)，P0，D導(dǎo)通， T4截止；而

47、P0使得T1導(dǎo)通， T2、T5截止，與非門為高阻態(tài)，即YZ圖3.5.48所示是控制端為高電平有效的三態(tài)門，其符號(hào)如圖3.5.49所示（1）當(dāng)EN1時(shí)，P1，D截止，與非門為正常工作狀態(tài)，即Y（AB）（2）當(dāng)EN0時(shí)，P0，D導(dǎo)通， T4截止；而P0使得T1導(dǎo)通， T2、T5截止，與非門為高阻態(tài)，即YZ3.三態(tài)門的用途圖3.5.51 總線結(jié)構(gòu)圖3.5.50 數(shù)據(jù)的雙向傳輸 TTL三態(tài)門除了電平轉(zhuǎn)換，也可以構(gòu)成數(shù)據(jù)的雙向傳輸和總線結(jié)構(gòu)，如圖3.5.50和圖3.5.51所示 電路如圖3.5.52所示，試用表格方式列出各門電路的名稱、輸出邏輯式及當(dāng)ABCD1001時(shí)各輸出邏輯函數(shù)的取值(各門均為TTL

48、門）。練習(xí)：答案：3.5.6 TTL電路的改進(jìn)系列(自學(xué)） 為了滿足用戶的要求，即提高工作速度和降低功耗兩個(gè)方面，在74系列邏輯門電路的基礎(chǔ)上，出現(xiàn)了74H系列、74S系列、74LS系列、74AS系列和74ALS系列。下面簡(jiǎn)單介紹它們的電路結(jié)構(gòu)和電氣特性。門電路的綜合性能指標(biāo)dp積：將傳輸延遲時(shí)間tpd和功耗P的乘積稱為dp積，即對(duì)于門電路，dp值越小越好，說明門電路速度快，功耗低。a. 是輸出級(jí)采用達(dá)林頓結(jié)構(gòu)（減小輸出電阻Ro）圖3.5.52一、高速系列74H/54H （High-Speed TTL）1.電路結(jié)構(gòu)的改進(jìn)：b. 所有的電阻阻值降低了將近一倍電路如圖3.5.52所示標(biāo)準(zhǔn)74系列2

49、. 性能特點(diǎn) 與74系列相比采用達(dá)林頓管，其提高，輸出高電平時(shí)輸出電阻減小，縮短對(duì)負(fù)載電容的充電速度；電阻的減小使得電平的轉(zhuǎn)換加快，故其平均傳輸延遲時(shí)間比74系列門電路縮短一半，通常為10ns以內(nèi)。但電阻減小又使得功耗增大二、肖特基系列74S/54S（Schottky TTL）圖3.5.54電路如圖3.5.54所示 a. 在74S系列的門電路中采用抗飽和三極管（或稱為肖特基三極管）。是由普通的雙極型三極管和勢(shì)壘二極管（SBDSchottky Barrier Diode)組合而成。1.電路結(jié)構(gòu)的改進(jìn) 由于勢(shì)壘二極管SBD的開啟電壓很低，只有0.3V0.4V，故三極管的集電結(jié)（bc結(jié)）正向偏置后，

50、SBD先導(dǎo)通，并把bc結(jié)電壓鉗位在0.3V0.4V。而且從基極流過來的過驅(qū)動(dòng)電流也從SBD分流，從而有效地制止三極管進(jìn)入過飽和狀態(tài)。從而提高管子的開關(guān)速度，降低傳輸延遲時(shí)間b. 用有源泄放電路T6、RB和RC代替74H系列中的R3，加快輸出管T5的導(dǎo)通和截止，從而縮短了電路的傳輸延遲時(shí)間；圖3.5.54d. 減小電阻值 ，功耗增加；由于T5為淺飽和，故低電平升高。c.引進(jìn)有源泄放電路可以改善門電路的電壓傳輸特性，沒有線性區(qū),如圖3.5.55 所示。圖3.5.55標(biāo)準(zhǔn)74系列三、低功耗肖特基系列74LS/54LS （Low-Power Schottky TTL）電路如圖3.5.42所示(P137

51、)。1.電路結(jié)構(gòu)的改進(jìn)：a. 仍然采用抗飽和三極管和有源泄放電路；b. 用肖特基二極管SBD代替多發(fā)射極三極管；c. 為了加快管子的開關(guān)速度，增加了D3和D4兩個(gè)SBD管子。d. 大幅度提高電路中各個(gè)電阻的阻值，另將R5接地改為接到輸出端。2. 74LS系列的優(yōu)點(diǎn)傳輸延遲時(shí)間短,功耗降低1. 74AS系列（Advanced Schottky TTL）：2. 74ALS系列（Advanced Low-Power Schottky TTL） 為了降低延遲功率積（dp積），采用較高阻值電阻，縮小器件的尺寸，在電路也做了局部的改進(jìn)。其dp積是74系列門電路中最小的一種。 電路和74LS系列相似，但采用

52、低阻值電阻，故傳輸延遲時(shí)間較短，工作速度提高。但功耗要74LS系列的大些。四 、74AS和74ALS系列注：在不同系列的TTL器件中，只要器件型號(hào)的后幾位數(shù)碼相同，則其邏輯功能、外形尺寸、引腳排列就完全相同。3.6 其他類型的雙極型數(shù)字集成電路*（自學(xué)）DTL：輸入為二極管門電路，速度低，已經(jīng)不用HTL：電源電壓高，Vth高，抗干擾性好，已被CMOS替代ECL：非飽和邏輯，速度快，用于高速系統(tǒng)I2L：屬飽和邏輯，電路簡(jiǎn)單，用于LSI（大規(guī)模集成電路）的內(nèi)部電路 3.7 BiCMOS電路*（自學(xué)）3.8 TTL電路與CMOS電路的接口* 由于現(xiàn)在大規(guī)模集成電路中，存在著TTL和CMOS兩種邏輯電

53、路，故經(jīng)常會(huì)遇到兩種電路連接問題，即TTL和CMOS 電路的接口問題。 對(duì)于圖3.8.1所示電路，無(wú)論何種門作為驅(qū)動(dòng)門，都必須為負(fù)載門提供合乎標(biāo)準(zhǔn)的高、低電平和足夠的驅(qū)動(dòng)電流。即要滿足下列各式：其中n和m分別為負(fù)載電流中IIH、和IIL的個(gè)數(shù)。一、 用TTL電路驅(qū)動(dòng)CMOS電路1.用TTL電路驅(qū)動(dòng)74HC系列CMOS電路 表3.8.1所示為部分TTL電路系列和CMOS電路系列的參數(shù)表3.8.1-0.1103-0.1103-0.4-1.6IIL(max) / mA0.10.12040IIH(max) / A0.810.80.8VIL(max) / V23.522VIH(min) / V44816

54、IOL(max) / mA-4-4-0.4-0.4IOH(max) / mA0.10.10.50.4VOL(max) / V4.44.42.72.4VOH(min) / VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列) 電路種類參數(shù)名稱由表中可以看出表3.8.1-0.1103-0.1103-0.4-1.6IIL(max) / mA0.10.12040IIH(max) / A0.810.80.8VIL(max) / V23.522VIH(min) / V44816IOL(max) / mA-4-4-0.4-0.4IOH(max) / mA0.10.10

55、.50.4VOL(max) / V4.44.42.72.4VOH(min) / VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列) 電路種類參數(shù)名稱解決的方法：在TTL電路的輸出端與電源之間接入上拉電阻a. 在CMOS電路電源電壓較低時(shí)，其電路可采取圖3.8.2所示電路,則其中IO為TTL電路輸出級(jí)T5管截止時(shí)的漏電流 由于IO和IIH都很小，只要RU不是足夠大，可以做到 此時(shí)CMOS電路要求的VIH（min）比較高，超過TTL電路輸出端能承受的電壓，故應(yīng)采取TTL的集電極開路（OC門），其上拉電阻RU的計(jì)算與OC門的相同。b.在CMOS電路的電源電壓

56、較高時(shí)2.用TTL電路驅(qū)動(dòng)74HCT和74AHCT系列的CMOS門電路 74HCT系列為高速CMOS電路，通過工藝和設(shè)計(jì)的改進(jìn)，使得輸入高電平的值VIH（max）降至2V，故滿足上述驅(qū)動(dòng)要求，不許外加任何元器件。表3.8.1-0.1103-0.1103-0.4-1.6IIL(max) / mA0.10.12040IIH(max) / A0.810.80.8VIL(max) / V23.522VIH(min) / V44816IOL(max) / mA-4-4-0.4-0.4IOH(max) / mA0.10.10.50.4VOL(max) / V4.44.42.72.4VOH(min) / VCMOS(74HCT系列)CMOS(74HC系列)TTL(74LS系列)TTL(74系列) 電路種類參數(shù)名稱二 用CMOS電路驅(qū)動(dòng)TTL電路1.用74HC/74HCT系列CMOS電路驅(qū)動(dòng)74系列TTL電路由表3.8.1可知，用74HC/7