MOS場效應(yīng)管的特性.課件

1、集成電路設(shè)計基礎(chǔ)Basic of Integrated Circuit Design電子信息工程系 武 斌Science and Technology of Electronic Information MOS管特性第1頁，共52頁。第五章 MOS 場效應(yīng)管的特性Science and Technology of Electronic Information 5.1 MOS場效應(yīng)管5.2 MOS管的閾值電壓5.3 體效應(yīng) 5.4 MOSFET的溫度特性 5.5 MOSFET的噪聲5.6 MOSFET尺寸按比例縮小5.7 MOS器件的二階效應(yīng)MOS管特性第2頁，共52頁。5.1.1 MOS管伏安

2、特性的推導(dǎo)兩個PN結(jié)： 1）N型漏極與P型襯底； 2）N型源極與P型襯底。 同雙極型晶體管中的PN 結(jié) 一樣，在結(jié)周圍產(chǎn)生了耗盡層。一個電容器結(jié)構(gòu) 柵極與柵極下面區(qū)域形成一個電容器， 是MOS管的核心。MOS管特性第3頁，共52頁。MOSFET的三個基本幾何參數(shù)柵長:L; 柵寬:W; 氧化層厚度: toxLmin： MOS工藝的特征尺寸(feature size)L影響MOSFET的速度， W決定電路驅(qū)動能力和功耗L和W由設(shè)計者選定,通常選取L= Lmin， 由此，設(shè)計者只需選取WMOS管特性第4頁，共52頁。MOSFET的伏安特性:電容結(jié)構(gòu)當(dāng)VGS0時 P型區(qū)內(nèi)的空穴被不斷地排斥到襯底方向，

3、少子電子在柵極下的P型區(qū)域內(nèi)就形成電子分布，建立起反型層，即N型層，當(dāng)VGS=VT時形成從漏極到源極的導(dǎo)電溝道。這時，柵極電壓所感應(yīng)的電荷Q為， Q=CVge 式中Vge是柵極有效控制電壓。MOS管特性第5頁，共52頁。非飽和時（溝道未夾斷），在漏源電壓Vds作用下，這些電荷Q將在時間內(nèi)通過溝道，因此有為載流子速度，Eds= Vds/L為漏到源方向電場強度，Vds為漏到源電壓。 為載流子遷移率： n = 650 cm2/(V.s) 電子遷移率(NMOS) p = 240 cm2/(V.s) 空穴遷移率(PMOS)電荷在溝道中的渡越時間MOS管特性第6頁，共52頁。MOSFET的伏安特性方程非飽

4、和情況下，通過MOS管漏源間的電流Ids為：= .0 柵極-溝道間氧化層介電常數(shù), = 4.5, 0 = 0.88541851.10-11 C.V-1.m-1Vge：柵級對襯底的有效控制電壓MOS管特性第7頁，共52頁。當(dāng)Vgs-VT=Vds時，滿足:Ids達(dá)到最大值Idsmax，其值為 Vgs-VT=Vds，意味著：Vge=Vgs-VT-Vds=Vgs-Vds-VT =0溝道夾斷，電流不會再增大，因而，這個 Idsmax 就是飽和電流。MOSFET飽和特性MOS管特性第8頁，共52頁。MOSFET特性曲線在非飽和區(qū) 呈線性電阻 飽和區(qū) (Ids與Vds無關(guān),與Vgs有關(guān))MOS管特性第9頁，

5、共52頁。5.1.2 MOSFET電容的組成 MOS電容是一個相當(dāng)復(fù)雜的電容，具有多層介質(zhì)，在柵極電極下面有一層SiO2介質(zhì)，SiO2下面是P型襯底，最后是襯底電極，同襯底之間是歐姆接觸。MOS管的電容第10頁，共52頁。MOS電容1）當(dāng)Vgs0時， MOS電容器可以看成兩個電容器的串聯(lián)。 柵極上的正電荷排斥了Si中的空穴，在柵極下面的Si表面上，形成了一個耗盡區(qū)。耗盡區(qū)中空穴被趕走后剩下的固定的負(fù)電荷，分布在厚度為Xp的整個耗盡區(qū)內(nèi)；而柵極上的正電荷則集中在柵極表面，基底接負(fù)極。 N+N+N+N+N+G+以SiO2為介質(zhì)的電容器Cox以耗盡層為介質(zhì)的電容器CSiMOS管的電容第12頁，共52

6、頁。MOS電容束縛電荷層厚度耗盡層電容的計算方法同PN結(jié)的耗盡層電容的計算方法相同，利用泊松方程將上式積分得耗盡區(qū)上的電位差 ：從而得出束縛電荷層厚度式中NA是P型襯底中的摻雜濃度，為空間電荷密度， 為電勢，MOS管的電容第13頁，共52頁。MOS電容 耗盡層電容是一個非線性電容，隨電位差的增大而減小。在耗盡層中束縛電荷的總量為是耗盡層兩側(cè)電位差的函數(shù)，耗盡層電容為MOS管的電容第14頁，共52頁。MOS電容耗盡層電容特性3） 隨著Vgs的增大，耗盡層厚度Xp增大，耗盡層上的電壓降就增大，因而耗盡層電容CSi就減小。 耗盡層上的電壓降的增大，意味著Si表面能級的下降。一旦Si表面能級下降到P型

7、襯底的費米能級，這時在Si表面，電子濃度與空穴濃度相等，成為本征半導(dǎo)體，半導(dǎo)體呈中性。 若Vgs再增大，排斥掉更多的空穴，吸引了更多的電子，這時，Si表面的電子濃度超過了空穴的濃度，形成N反型層，耗盡層厚度的增加就減慢了，CSi的減小也減慢了。MOS管的電容第15頁，共52頁。MOS電容耗盡層電容特性(續(xù))4 當(dāng)Vgs增加，達(dá)到VT值，Si表面電位的下降，能級下降已達(dá)到P型襯底的費米能級與本征半導(dǎo)體能級差的二倍。在形成的反型層中，電子濃度已達(dá)到原先的空穴濃度。顯然，耗盡層厚度達(dá)最大Xpmax ，CSi也不再減小。這樣就達(dá)到最小值Cmin。 5 當(dāng)Vgs繼續(xù)增大，反型層中電子的濃度增加，來自柵極

8、正電荷的電力線，部分落在這些電子上，落在耗盡層束縛電子上的電力線數(shù)目就有所減少。耗盡層電容將增大。兩個電容串聯(lián)后，C將增加。6 當(dāng)Vgs足夠大時，反型層中的電子濃度已大到能起到屏蔽作用，全部的電力線落在電子上。這時，反型層中的電子將成為一種鏡面反射，感應(yīng)全部負(fù)電荷，于是，C = Cox 。電容曲線出現(xiàn)了凹谷形，MOS管的電容第16頁，共52頁。MOS電容凹谷特性若測量電容的方法是逐點測量法一種慢進(jìn)程，那么將測量到這種凹谷曲線。 MOS管的電容第17頁，共52頁。5.1.3 MOS電容的計算 MOS電容C 源極和襯底之間結(jié)電容Csb 漏極和襯底之間結(jié)電容Cdb 柵極與漏極、源極擴(kuò)散區(qū)間都存在著交

9、迭，引出線之間雜散電容，都計入Cgs和Cgd。 MOS管的電容第18頁，共52頁。MOS電容CG、CD的討論計算MOS電容CMOS=CG+CD(二極管接法）1）若VgsVT，若處于非飽和狀態(tài)，則按1/3與2/3分配，即CMOS第20頁，共52頁。MOS電容的計算若處于飽和狀態(tài)，則表明溝道電荷已與Vds無關(guān)，那么： CG = Cgs + C2/3, CD = Cdb + 0 實際上在飽和狀態(tài)下，溝道長度受到Vds的調(diào)制，當(dāng)Vds增加時，漏端夾斷區(qū)耗盡層長度L增大，有效溝道長度L-L變小, Ids增加。然而，L的增大使得漏極耗盡層寬度有所增加，增大了結(jié)電容。故， CD = Cdb + 0 + Cd

10、bMOS管的電容第21頁，共52頁。Cross view of parasitic capacitor of TSMC_0.35um CMOS technology深亞微米CMOS IC工藝的寄生電容MOS管的電容第22頁，共52頁。Cap.N+Act.P+Act.PolyM1M2M3UnitsArea (sub.)5269378325108aF/um2Area (poly)541811aF/um2Area (M1)46 17aF/um2Area (M2)49aF/um2Area (N+act.)3599aF/um2Area (P+act.)3415aF/um2Fringe (sub.)249

11、261aF/um深亞微米CMOS IC工藝的寄生電容af=10 -18 F MOS管的電容第23頁，共52頁。5.2 MOSFET的閾值電壓VTVT就是將柵極下面的Si表面從P型Si變?yōu)镹型Si所必要的電壓。 它由兩個分量組成, 即: VT= Us+ VoxUs : Si表面電位; Vox: SiO2層上的壓降。閾值電壓VT第24頁，共52頁。Us 的計算電壓Us 與襯底濃度Na有關(guān)。在半導(dǎo)體理論中，P型半導(dǎo)體的費米能級是靠近滿帶的，而N型半導(dǎo)體的費米能級則是靠近導(dǎo)帶的。要想把P型變?yōu)镹型，外加電壓必須補償這兩個費米能級之差。25閾值電壓VT摻雜濃度Na越大，VT就越大已知p型半導(dǎo)體第25頁，

12、共52頁。Vox的計算Vox根據(jù)從金屬到氧化物到Si襯底Xm處的電場分布曲線導(dǎo)出: Q/C閾值電壓VTCox越小，VT就越大即tOX越厚，VT越大已知Qox=Qsi，且=2KT ln(Na/ni)第26頁，共52頁。在工藝環(huán)境確定后，MOS管的閾值電壓VT主要決定 1. 襯底的摻雜濃度Na。濃度大則VT小。 2. Cox，C大則電荷影響小，所以tOX很小100 nmVT的理想計算公式閾值電壓VT第27頁，共52頁。5.3 MOSFET的體效應(yīng)一般認(rèn)為Vgs是加在柵極與襯底之間的。通常，襯底是接地的，但源極未必接地,實際上，在許多場合源極與襯底并不連接在一起。源極不接地時對VT值的影響稱為體效應(yīng)

13、(Body Effect)。 導(dǎo)致； VB，VTMOSFET體效應(yīng)第28頁，共52頁。閾值電壓隨源極-襯底電壓的變化某一CMOS工藝條件下，NMOS閾值電壓隨源極-襯底電壓的變化曲線MOSFET體效應(yīng)第29頁，共52頁。 MOSFET的溫度特性主要來源于溝道中載流子的遷移率 和閾值電壓VT隨溫度的變化。 T gm T ni VT ； VT(T)- (2 4) mV/C5.4 MOSFET的溫度特性MOS管特性第30頁，共52頁。MOSFET的噪聲來源主要由兩部分： 熱噪聲(thermal noise) 閃爍噪聲(flicker noise，1/f-noise) 5.5 MOSFET的噪聲MOS

14、管特性 有源器件的噪聲特性對于小信號放大器和振蕩器等模擬電路的設(shè)計是至關(guān)重要的； 所有FET(MOSFET, MESFET等)的1/f 噪聲都高出相應(yīng)的BJT的1/f 噪聲約10倍。這一特征在考慮振蕩器電路方案時必須要給予重視。第31頁，共52頁。熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運動造成 的，通過溝道電阻生成熱噪聲電壓 veg(T，t)，其等效電壓值可近似表達(dá)為Df為所研究的頻帶寬度, T是絕對溫度. 設(shè)MOS模擬電路工作在飽和區(qū), gm可寫為結(jié)論：增加MOS的柵寬和偏置電流，可減小器件的熱噪聲MOS管特性第32頁，共52頁。閃爍噪聲(flicker noise，1/f -noise)形成機理

15、：溝道處SiO2與Si界面上電子的充放電閃爍噪聲的等效電壓值系數(shù)K2典型值為31024V2F/Hz。因為 1，所以閃爍噪聲被稱之為1/f 噪聲。電路設(shè)計時，增加?xùn)艑扺，可降低閃爍噪聲。 MOS管特性第33頁，共52頁。5.6 MOSFET尺寸按比例縮小(Scaling-down)MOSFET尺寸縮小對器件性能的影響飽和區(qū)結(jié)論1： L Ids tox Ids L +tox Ids減小L和tox引起MOSFET的電流控制能力提高結(jié)論2：W Ids P減小W 引起MOSFET的電流控制能力和輸出功率減小結(jié)論3：( L + tox+W)Ids=C AMOS 同時減小L，tox和W， 可保持Ids不變，

16、但導(dǎo)致器件占用面積減小，集成度提高。總結(jié)論：縮小MOSFET尺寸是VLSI發(fā)展的總趨勢！Scaling-down第34頁，共52頁。MOSFET尺寸縮小對器件性能的影響減小L引起的問題: LVds=C Ech，Vdsmax, 即在VdsVdsmax不變的情況下，減小L將導(dǎo)致?lián)舸╇妷航档?解決方案：減小L的同時降低電源電壓VDD。降低電源電壓的關(guān)鍵：降低開啟電壓VT Scaling-down第35頁，共52頁。Scaling-downL(m)1020.50.350.18VT(V)7-9410.60.4VDD(V)201253.31.8縮小尺寸后：柵長、閾值電壓、與電源電壓對比降低VT 的方法 ：

17、1) 降低襯底中的雜質(zhì)濃度，采用高電阻率的襯底;2) 減小SiO2介質(zhì)的厚度 tox。第36頁，共52頁。2 MOSFET的動態(tài)特性影響Ids：Ids(Vgs)R： Rmetal, Rpoly-Si, RdiffC：Cgs, Cgd, Cds, Cgb, Csb, Cdb, Cmm, CmbCg = Cgs+Cgd+ Cgb ; 關(guān)鍵電容值其等效于一個含有受控源Ids的RC網(wǎng)絡(luò)。MOSFET的動態(tài)特性(即速度)，取決于RC網(wǎng)絡(luò)的充放電的快慢，進(jìn)而取決于電流源Ids的驅(qū)動能力，即跨導(dǎo)的大小；RC時間常數(shù)的大小，充放電的電壓范圍，即電源電壓的高低.Scaling-down第37頁，共52頁。MOS

18、FET 的速度可以用單級非門(反相器)的時延 D來表征。Scaling-down ：(L，W， tox)Ids R VDD 速度的影響R基本不變, 但是C減小， D 減小結(jié)論：器件尺寸連同VDD同步縮小，器件的速度提高。Scaling-down第38頁，共52頁。3 MOSFET的跨導(dǎo)gmL0MOSFET的跨導(dǎo) gm的定義為：MOSFET I-V特性求得MOSFET的優(yōu)值:Scaling-down第39頁，共52頁。5.7 MOS器件的二階效應(yīng) 隨著MOS工藝向著亞微米、深亞微米的方向發(fā)展，必須考慮。二階效應(yīng)出于兩種原因：1) 當(dāng)器件尺寸縮小時，電源電壓還得保持為5V，于是，平均電場強度增加了

19、，引起了許多二次效應(yīng)。2) 當(dāng)管子尺寸很小時，這些小管子的邊緣相互靠在一起，產(chǎn)生了非理想電場，也嚴(yán)重地影響了它們的特性。MOS管二階效應(yīng)第40頁，共52頁。4 L和W的變化（MOS器件模型二階效應(yīng)）另外，在氧化區(qū)的下面稱為場注入?yún)^(qū)（field implant）的P+區(qū)，其 Na值 較大，其連接P基底，目的是提高了寄生 MOS 管的開啟電壓，利用反向用來控制表面的漏電流。MOS管二階效應(yīng)場區(qū)是由一層很厚的SiO2形成的,多晶硅或鋁線在場氧化區(qū)上面穿過，其Cox很小，開啟電壓VT VDD不會產(chǎn)生寄生MOS管。場注入結(jié)論: 一個很厚的氧化區(qū)和一個注入?yún)^(qū)，給工藝制造帶來了新的問題。第41頁，共52頁。

20、L和W的變化由于制造誤差真正器件中的L、W并不是原先版圖上所定義的L、W，如圖所示，氧化區(qū)具有鳥嘴形（bird beak）。 W = Wdrawn2W ；影響了VT。MOS管二階效應(yīng)集成電路制造過程中：先用有源區(qū)的mask，在場區(qū)外生成一個氮化硅的斑區(qū)。然后，再以這個斑區(qū)作為implant mask，注入P+區(qū)。最后，以這個斑區(qū)為掩膜生成氧化區(qū)。然而，在氧化過程中，氧氣會從斑區(qū)的邊沿處滲入，造成了Bird beak 注入?yún)^(qū)P+是先做好的，在高溫氧化時，這個P+區(qū)中的雜質(zhì)也擴(kuò)散了，侵入到管子區(qū)域，改變了襯底的濃度Na，影響了開啟電壓。同時，擴(kuò)散電容也增大了，N+區(qū)與P+區(qū)的擊穿電壓降低。第42頁

21、，共52頁。L的變化柵極長度L不等于原先版圖上所繪制的Ldrawn，減小了是在蝕刻（etching）過程中，多晶硅（Ploy）被腐蝕掉了。擴(kuò)散區(qū)延伸進(jìn)去，兩邊合起來延伸了2Ldiff，故L = Ldrawn2Lpoly2Ldiff這2Ldiff是重疊區(qū)， 也增加了結(jié)電容。 Cgs = WLdiffCo Cgd = WLdiffCo式中Co是單位面積電容。MOS管二階效應(yīng)Ldrawn是圖上繪制的柵極長度。Lfinal是加工完后的實際柵極長度。Lfinal = Ldrawn2Lpoly第43頁，共52頁。5 遷移率的退化（二階效應(yīng)） MOS遷移率并不是常數(shù)。從器件的外特性來看，至少有三個因素影響值

22、，它們是：溫度T，垂直電場Ev，水平電場Eh?？梢员硎緸椋?= 0(T)fv(Vg,Vs,Vd)fh(Vg,Vs,Vd)MOS管二階效應(yīng)式中0(T)是溫度的函數(shù)， 0(T) = kT M ;fv是垂直電場的退化函數(shù)；fh是水平電場的退化函數(shù)第44頁，共52頁。遷移率的退化1） 特征遷移率0 0與制造工藝密切相關(guān)，0還與溫度T有關(guān)，溫度升高時，0就降低。如果從25增加到100，0將下降一半。MOS管二階效應(yīng)在半導(dǎo)體Si內(nèi)一般認(rèn)為， M值是處在1.52之間。0的典型值為，N溝道MOS管，0=600cm2/VS；P溝道MOS管，0=250cm2/VS。2） 遷移率的退化還與電場強度有關(guān)，通常將隨Ev(垂直)，Eh(水平)而退化。第45頁，共52頁。遷移率的退化水平電場對的影響，比垂直電場大得多。因為水平電場將加速載流子運動。當(dāng)載流子速度被加速到一個大的數(shù)值，水平速度會飽和。一般來講，N型Si的0遠(yuǎn)大于P型Si的0,約2.5倍。然而當(dāng)電場增強時，這個差距就縮小，當(dāng)電場強到一定程度，N管與P管達(dá)到同一飽和速度，得到同一個值，它與摻雜幾乎無關(guān)，這兩種載