基于DSP的譜分析儀設(shè)計(jì)小論文

1、.1基于DSP的譜分析儀設(shè)計(jì)董華珊 郭海濤東北電力大學(xué)電氣工程學(xué)院電氣工程及其自動(dòng)化專業(yè)，132021 摘要：隨著計(jì)算機(jī)和微電子技術(shù)的飛速開展，基于數(shù)字信號(hào)處理的頻譜分析已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并發(fā)揮著重要作用。本課題主要做了以下工作：首先，本文介紹了頻譜分析儀的作用、課題背景、現(xiàn)狀及開展趨勢(shì)；然后，設(shè)計(jì)了以TI公司的定點(diǎn)數(shù)字信號(hào)處理器DSPTMS320VC5402為CPU的開發(fā)系統(tǒng)，包括復(fù)位電路、時(shí)鐘電路、存儲(chǔ)器擴(kuò)展、電源模塊、AD采樣、DA單元、JTAG等的設(shè)計(jì)；由于CPU采用FFT算法，所以詳細(xì)介紹了FFT的原理以及其在TMS320VC5402上的實(shí)現(xiàn)。關(guān)鍵詞：TMS320VC5402；頻譜分

2、析；FFT；功率譜A Design of Spectrum Analyzer Based on DSPAbstract：With the rapid development of puter and microelectronics technology, spectrum analysis based on digital signal processing (DSP) has been applied to various fields and play an important role.This topic mainly done the following work: first o

3、f all, this paper introduces the role of a spectrum analyzer, topic background, present situation and development trend; Then, designed by TI panys fi*ed-point digital signal processor (DSP) TMS320VC5402 as CPU development system, including the reset circuit, clock circuit, memory e*pansion, a power

4、 supply module, AD sampling, DA units, such as JTAG design; Due to the CPU adopts FFT algorithm, so the principle of FFT is introduced and its implementation on TMS320VC5402. Keywords：TMS320VC5402；Spectrum analyzer；FFT；Power spectrum1 引言隨著電子技術(shù)的開展和新型器件的出現(xiàn)，頻譜分析儀成為通信、雷達(dá)、遙控、導(dǎo)航領(lǐng)域必不可少的信號(hào)分析儀器。利用頻譜分析儀不但能夠快速

5、準(zhǔn)確地顯示信號(hào)頻譜、提供強(qiáng)大的測(cè)量動(dòng)態(tài)圍，而且能夠利用其所具有的各種測(cè)試功能對(duì)信號(hào)頻率、電平、信號(hào)頻譜純度及抗干擾特性進(jìn)展分析。頻譜分析儀是對(duì)無線電信號(hào)進(jìn)展測(cè)量的必備手段，是從事電子產(chǎn)研發(fā)、生產(chǎn)、檢驗(yàn)的常用工具，因此，應(yīng)用十分廣泛，被稱為工程師的射頻萬用表。頻譜分析主要就是將時(shí)域信號(hào)轉(zhuǎn)化為頻域進(jìn)展處理，一般要求使用時(shí)窗技術(shù)，如快速傅里葉變換FFT、離散傅里葉變換DFT等。如果采樣點(diǎn)為，直接DFT運(yùn)算需要次乘法操作，需要大量的運(yùn)算時(shí)間。20世紀(jì)60年代，Coolley和Tuckey提出了FFT，可以將運(yùn)算減少到log次乘法。因此，F(xiàn)FT成為頻譜分析的核心算法。本課題主要設(shè)計(jì)方案是從硬件設(shè)計(jì)和軟件

6、編程兩個(gè)方面來完成設(shè)計(jì)目的，選用TI公司TMS320VC5402定點(diǎn)數(shù)字信號(hào)處理芯片作為CPU。硬件方面設(shè)計(jì)主要原理是：通過信號(hào)發(fā)送器產(chǎn)生的02V模擬信號(hào)，經(jīng)過AD采樣，送到DSP進(jìn)展FFT數(shù)字處理等過程后，由DA將數(shù)字信號(hào)轉(zhuǎn)化成模擬信號(hào)，再通過示波器來顯示，完成頻譜分析。具體原理圖如圖1所示。圖1 原理圖2TMS320VC5402 DSP介紹DSP處理器型號(hào)眾多，本設(shè)計(jì)選用的是TI公司的TMS320VC5402芯片。TMS320C54*是TI公司于1996年推出的第一代定點(diǎn)數(shù)字信號(hào)處理器。它作為TI公司為實(shí)現(xiàn)低功耗、高速實(shí)時(shí)信號(hào)處理而專門設(shè)計(jì)的16位定點(diǎn)DSP，成為當(dāng)前TMS320C5000

7、系列DSP中最為廣泛應(yīng)用且最為成熟的處理器。詳細(xì)構(gòu)造見參考文獻(xiàn)56。TMS320C54* DSP采用先進(jìn)的哈佛構(gòu)造和8總線構(gòu)造，其獨(dú)立的程序總線和數(shù)據(jù)總線允許同時(shí)讀取指令和操作數(shù)，實(shí)現(xiàn)高度的并行操作。采用各自分開的數(shù)據(jù)總線分別用于讀數(shù)據(jù)和寫數(shù)據(jù)，允許CPU在同一個(gè)機(jī)器周期進(jìn)展兩次讀操作和一次寫操作。獨(dú)立的程序總線和數(shù)據(jù)總線允許CPU同時(shí)程序指令和數(shù)據(jù)。TMS320C54*的總存儲(chǔ)空間為192K字，由3個(gè)獨(dú)立的可選擇空間組成：64K字程序空間、64K字?jǐn)?shù)據(jù)空間、64K字I/O空間。程序存儲(chǔ)器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。數(shù)據(jù)存儲(chǔ)器空間存放執(zhí)行指令所要用的數(shù)據(jù)。I/O存儲(chǔ)器空間可與存儲(chǔ)

8、器映射外圍設(shè)備相接口，也可以作為附加的數(shù)據(jù)存儲(chǔ)器空間使用。中央處理單元CPU是DSP芯片的核心部件，它的性能直接關(guān)系到DSP器件的性能。TMS320C54*的并行構(gòu)造設(shè)計(jì)特點(diǎn)，使其能在一條指令周期，高速地完成多項(xiàng)算術(shù)運(yùn)算。CPU的根本組成如下：40bit算術(shù)邏輯運(yùn)算單元ALU；2個(gè)40bit累加器A和B；1個(gè)40bit桶形移位存放器；乘法器/加法器單元MAC；比較、選擇和存儲(chǔ)單元CSSU；指數(shù)編碼器；CPU狀態(tài)和控制存放器；兩個(gè)地址發(fā)生器。TMS320C54*擁有完善的片外設(shè)，可完成豐富的功能，組成如下：通用I/O引腳、定時(shí)器、時(shí)鐘發(fā)生器、主機(jī)接口HPI、串行口、軟件可編程等待狀態(tài)發(fā)生器、可編

9、程塊切換邏輯、直接存儲(chǔ)器控制器。TMS320VC5402共有144個(gè)引腳，按照功能可將其引腳分為10局部，分別為數(shù)據(jù)信號(hào)、初始化、中斷和復(fù)位操作信號(hào)、多處理器信號(hào)、存儲(chǔ)器控制信號(hào)、振蕩器/定時(shí)器信號(hào)、多通道緩沖串行口信號(hào)、混雜信號(hào)、主機(jī)接口HPI信號(hào)、電源引腳和IEEE1149.1測(cè)試引腳。3 FFT原理及其實(shí)現(xiàn)3.1 FFT原理快速傅里葉變換FFT是一種高效實(shí)現(xiàn)離散傅里葉變換的算法，在數(shù)字信號(hào)處理系統(tǒng)中，F(xiàn)FT作為一個(gè)非常重要的工具經(jīng)常被使用，甚至成為DSP運(yùn)算能力的一個(gè)考核因素。離散傅里葉變換的目的是把信號(hào)由時(shí)域變換到頻域，從而可以在頻域分析處理信息，得到的結(jié)果再由傅里葉逆變換到時(shí)域。FF

10、T算法分為時(shí)間抽取FFTDIT和頻率抽取FFTDIF，本設(shè)計(jì)采用了DIT，所以著重討論DIT的原理。DIT是將N點(diǎn)的輸入序列*(n)按照偶數(shù)和奇數(shù)分解為偶序列和奇序列，因此，*(n)的N點(diǎn)FFT可表示為： 3-1用Y(k)和Z(k)分別表示3-1右邊的第一個(gè)和第二個(gè)和式，則有 3-2Y(k)和Z(k)的周期為N/2，所以k的圍為0N/2-1。3.2 FFT算法 碼位倒置FFT的碼位倒置實(shí)際上是將輸入數(shù)據(jù)進(jìn)展位倒序，以便在輸出時(shí)得到正確的序列，以N=8為例說明碼位倒置的原理。設(shè)輸入序列為*(n)，對(duì)N=8，其自然序列號(hào)是0，1，2，3，4，5，6，7。第一次按奇、偶分開，得到兩組N/2點(diǎn)的DFT

11、，*(n)的序列號(hào)為 0，2，4，6 1，3，5，7對(duì)每一組再按奇、偶分開，這時(shí)應(yīng)將每一組按自然順序排列，故抽取后得到四組，每組序號(hào)為0，4 2，6 1，5 3，73.2.2 W因子的生成及分布規(guī)律在FFT中，乘法主要來自旋轉(zhuǎn)因子，因?yàn)?cos-jsin，所以在對(duì)相乘時(shí)，必須產(chǎn)生相應(yīng)的正、余弦函數(shù)。在編程時(shí)，正、余弦函數(shù)產(chǎn)生的方法一般有兩種：一種是在每一步直接產(chǎn)生，另一種是在程序開場(chǎng)前預(yù)先計(jì)算出，將=0，1，這個(gè)獨(dú)立的值存于數(shù)組中，等效于建立了一個(gè)正、余弦函數(shù)“表，在程序執(zhí)行時(shí)可直接查“表得到。這樣可以提高運(yùn)算速度，但要占用更多的存。每一級(jí)因子分布有如下規(guī)律：級(jí)，級(jí)，1級(jí)，1，2，3 : :

12、: : : :級(jí)，1，2，因此，可以得出因子的一般分布規(guī)律為 第級(jí)，1，2， 蝶形運(yùn)算的根本原理對(duì)于任何一個(gè)2的整數(shù)冪，總可以通過次分解后成為2點(diǎn)的DFT計(jì)算。這樣的次分解，也就構(gòu)成了從*(n)到的即log級(jí)迭代計(jì)算，每級(jí)由個(gè)蝶形運(yùn)算組成?？梢缘玫接?jì)算方程： 3-3 3-4完成點(diǎn)的DFT計(jì)算需要log級(jí)迭代運(yùn)算，則計(jì)算256個(gè)點(diǎn)的DFT就要8級(jí)迭代運(yùn)算。 功率譜的計(jì)算用FFT計(jì)算*(n)的頻譜，即計(jì)算 3-5一般是實(shí)部和虛部組成的復(fù)數(shù)，即=+j 3-6因此，只需要將FFT變換好的數(shù)據(jù)按照虛部的平方加上實(shí)部的平方，然后再對(duì)得到的數(shù)據(jù)進(jìn)展開方，就能得到功率譜密度。4 系統(tǒng)設(shè)計(jì)由于TMS320VC5

13、402核電壓為1.8V，端口電壓為3.3V，外圍器件為5V。其他器件的提供電壓在3.3V，因此，選擇TPS767D318將5V變?yōu)?.8V和3.3V，供給各個(gè)器件。存儲(chǔ)單元使用一片F(xiàn)LASH和一片SDRAM，其中FLASH采用AMD公司的AM29LV200B存儲(chǔ)芯片，SDRAM采用ISSI公司的IS61C6416。A/D轉(zhuǎn)換器在DSP外圍電路設(shè)計(jì)中，需要根據(jù)設(shè)計(jì)的需要選用適宜的AD，本設(shè)計(jì)中采用AD公司的AD9201型號(hào)。AD9201是一款雙通道的10bit，采樣率為20MHz的CMOS ADC，還集成了兩個(gè)輸入緩沖放大器，一個(gè)部電壓參考和多路數(shù)字輸出緩沖器。AD9201集成了兩個(gè)AD轉(zhuǎn)換器I

14、/Q，它們?cè)贑LOCK時(shí)鐘輸入信號(hào)上升沿時(shí)，將同時(shí)采樣接收到的輸入信號(hào)，而且這兩個(gè)轉(zhuǎn)換器將轉(zhuǎn)換操作分配到幾個(gè)不同的小A/D子塊上處理，以逐步提高轉(zhuǎn)換精度；還集成了兩個(gè)模擬輸入緩存；一個(gè)部參考；一個(gè)參考緩存和一個(gè)輸出復(fù)用器。一個(gè)采樣保持功能，在每個(gè)階段，容許一個(gè)新的采樣進(jìn)來，第一個(gè)階段被操作，而且下一個(gè)階段還可繼續(xù)處理前面的采樣，這種“管線處理使得在一個(gè)采樣進(jìn)來和相應(yīng)輸出到輸出緩存之間，存在三個(gè)時(shí)鐘周期。AD9201集成輸入緩存放大器來驅(qū)動(dòng)輸入模擬信號(hào)的轉(zhuǎn)換，每個(gè)A/D轉(zhuǎn)換器都有它自己的輸出鎖存器，當(dāng)輸入時(shí)鐘信號(hào)上升沿降臨，鎖存器將會(huì)得到更新。邏輯復(fù)用器是由SELECT決定輸出情況，其輸出可由C

15、HIP-SELECT來設(shè)定其是否處于高阻態(tài)。AD9201在供電方面是比較靈活的，從2.7V5.5V，可以相互獨(dú)立供電。AD9201有不同的輸入方式，本設(shè)計(jì)是采用輸入信號(hào)在02V，參考電壓為2V。具體的設(shè)計(jì)圖如02V模擬信號(hào)輸入的原理圖。圖2 02V模擬信號(hào)輸入的原理圖D/A單元負(fù)責(zé)把DSP處理的數(shù)據(jù)轉(zhuǎn)換為模擬輸出，采用TI公司為DSP外圍設(shè)備配套的一種D/A轉(zhuǎn)換器TLV5617A。該轉(zhuǎn)換器是雙10位電壓輸出數(shù)模轉(zhuǎn)換器，具有靈活的3線串行接口。串行接口與TMS320、SPIE、QSPI和Microwire串行兼容。它是一個(gè)可編程16位串行字符，其中4位控制位和10位數(shù)據(jù)位。單電源供電從2.7V至

16、5.5V。以下圖是時(shí)序圖，在CS低電平有效時(shí)，當(dāng)SCLK脈沖下降沿降臨前，DIN數(shù)據(jù)開場(chǎng)讀了，降臨之后數(shù)據(jù)處于保持狀態(tài)，具體如圖3所示。圖3 時(shí)序圖邏輯控制局部是系統(tǒng)的核心管理中心，本系統(tǒng)采用*ilin*公司的可編程邏輯器件*C95108實(shí)現(xiàn)邏輯控制。該*C95108是一個(gè)高性能的可編程邏輯器件，提供先進(jìn)的系統(tǒng)編程和測(cè)試能力，是一款通用邏輯集成由6個(gè)36V18功能塊，可提供2400個(gè)可編程的門，其傳播延遲為7.5ns。高位地址A0A4、A16A19經(jīng)過譯碼器和IS*、PS*、DS*組成FLASH、SDRAM、ADC、DAC、UART、CAN模塊的片選信號(hào)，用來分配地址，IOSTRB、MSTRB

17、、R/W*組成FLASH、SDRAM、ADC、DAC、UART、CAN模塊的讀寫信號(hào)，用來控制這些模塊的輸入輸出。整個(gè)電路外設(shè)IO地址如表1所示。表1 IO端口地址外設(shè)LEDOLEDIKEYDA-ADA-BADCAN-CSCAN-ALE地址0*00000*00010*00020*00030*00040*00050*00060*0007外設(shè) UART地址 0*00080*000F共8個(gè)地址供選擇UART的各個(gè)存放器5 CCS集成開發(fā)環(huán)境CCS是TI公司為TMS320系列DSP軟件開發(fā)推出的集成開發(fā)環(huán)境。CCS工作在Windows操作系統(tǒng)下，類似于Visual C+的集成開發(fā)環(huán)境，采用圖形接口界面

18、，提供了環(huán)境配置、工程管理工具、源文件編輯、程序調(diào)試、跟蹤和分析等工具，可以幫助用戶在一個(gè)軟件環(huán)境下完成編輯、編譯、調(diào)試和數(shù)據(jù)分析等工作。 CCS有兩種工作模式：第一種是軟件模擬器模式，即脫離DSP，在PC上模擬DSP的指令集和工作機(jī)制，主要用于前期算法實(shí)現(xiàn)和調(diào)試；第二種是硬件在線編程模式，即實(shí)時(shí)運(yùn)行在DSP上，與硬件開發(fā)板相結(jié)合在線編程和調(diào)試應(yīng)用程序。結(jié) 論本文的主要設(shè)計(jì)任務(wù)是基于DSP的譜分析儀設(shè)計(jì)，通過信號(hào)發(fā)送器產(chǎn)生的02V模擬信號(hào)，經(jīng)過AD采樣，送到DSP進(jìn)展FFT數(shù)字處理等過程后，由DA將數(shù)字信號(hào)轉(zhuǎn)化成模擬信號(hào)，再通過示波器來顯示，完成頻譜分析。該設(shè)計(jì)在原理上比較簡(jiǎn)單，功能也比較單一，僅僅完成頻譜分析，精度有所提高，性價(jià)比不錯(cuò)。而且可以在研究頻譜分析的根底上進(jìn)一步擴(kuò)展外圍設(shè)備，例如添加鍵控單元，可以