時(shí)序邏輯電路分析與設(shè)計(jì)

1、時(shí)序邏輯電路分析與設(shè)計(jì) (II)孫衛(wèi)強(qiáng)1內(nèi)容提要時(shí)序邏輯電路的分類時(shí)序電路的分析方法同步時(shí)序電路的分析方法異步時(shí)序電路的分析方法常用的時(shí)序邏輯電路計(jì)數(shù)器寄存器和移位寄存器序列脈沖發(fā)生器序列信號(hào)發(fā)生器時(shí)序邏輯電路的設(shè)計(jì)方法同步時(shí)序電路設(shè)計(jì)異步時(shí)序電路設(shè)計(jì)計(jì)數(shù)器(Counters)用基本邏輯門和觸發(fā)器構(gòu)成的計(jì)數(shù)器異步計(jì)數(shù)器(9-1)同步計(jì)數(shù)器(9-2)加法/減法計(jì)數(shù)器(9-3)集成觸發(fā)器集成異步4比特二進(jìn)制計(jì)數(shù)器集成同步4比特二進(jìn)制計(jì)數(shù)器集成觸發(fā)器的級(jí)聯(lián)用分立元件構(gòu)成的計(jì)數(shù)器2bit異步計(jì)數(shù)器，0-3計(jì)數(shù)3bit異步計(jì)數(shù)器，0-7計(jì)數(shù)簡單的計(jì)數(shù)器，完成2N個(gè)狀態(tài)的循環(huán)計(jì)數(shù)其中N為計(jì)數(shù)器中觸發(fā)器的數(shù)

2、量。希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)CLR：異步復(fù)位端，可以不受時(shí)鐘限制，異步地將觸發(fā)器復(fù)位（清零）希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始0000希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始1000希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始0100希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始1100希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始0010希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始01010000當(dāng)計(jì)數(shù)到1010時(shí)，所有觸發(fā)器被復(fù)位。

3、希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)電路從0000(Q3Q2Q1Q0)開始0000當(dāng)計(jì)數(shù)到1010時(shí)，所有觸發(fā)器被復(fù)位。希望得到非2N個(gè)狀態(tài)的計(jì)數(shù)器時(shí)復(fù)位信號(hào)把所有觸發(fā)器清零，計(jì)數(shù)器重新從0000開始計(jì)數(shù)。1001毛刺, glitch另一個(gè)截?cái)?Truncated)的計(jì)數(shù)序列異步的模12計(jì)數(shù)器任意小于16進(jìn)制的異步計(jì)數(shù)器如何得到？計(jì)數(shù)器(Counters)用基本邏輯門和觸發(fā)器構(gòu)成的計(jì)數(shù)器異步計(jì)數(shù)器(9-1)同步計(jì)數(shù)器(9-2)加法/減法計(jì)數(shù)器(9-3)集成觸發(fā)器集成異步4比特二進(jìn)制計(jì)數(shù)器集成同步4比特二進(jìn)制計(jì)數(shù)器集成觸發(fā)器的級(jí)聯(lián)同步計(jì)數(shù)器 分析方法I同步計(jì)數(shù)器寫出激勵(lì)方程寫出次態(tài)方程寫出輸出方程得到

4、狀態(tài)轉(zhuǎn)移表畫出狀態(tài)轉(zhuǎn)移圖畫出時(shí)序圖J0=1K01J1=Q0K1Q0Q0N+1=Q0Q1N+1=Q0Q1+Q0Q1Q1Q0Q1N+1Q0N+10001011010111100更加復(fù)雜的同步計(jì)數(shù)器每來一個(gè)時(shí)鐘翻一次Q0翻到1翻一次Q0Q1均翻到1翻一次Q0Q1Q2均翻到1翻一次請(qǐng)注意和二進(jìn)制加法的關(guān)系！把一個(gè)四位二進(jìn)制數(shù)每次加1，則：末位（最低位）每次都翻轉(zhuǎn)高位只有在低位全為1時(shí)，才翻轉(zhuǎn)思考：用相同的思路如何得到同步減法計(jì)數(shù)器？計(jì)數(shù)器(Counters)用基本邏輯門和觸發(fā)器構(gòu)成的計(jì)數(shù)器異步計(jì)數(shù)器(9-1)同步計(jì)數(shù)器(9-2)加法/減法計(jì)數(shù)器(9-3)集成觸發(fā)器集成異步4比特二進(jìn)制計(jì)數(shù)器集成同步4比

5、特二進(jìn)制計(jì)數(shù)器集成觸發(fā)器的級(jí)聯(lián)加法/減法計(jì)數(shù)器由輸入來控制計(jì)數(shù)器向上/向下計(jì)數(shù)，即加法/減法計(jì)數(shù)。計(jì)數(shù)器(Counters)用基本邏輯門和觸發(fā)器構(gòu)成的計(jì)數(shù)器異步計(jì)數(shù)器(9-1)同步計(jì)數(shù)器(9-2)加法/減法計(jì)數(shù)器(9-3)集成觸發(fā)器集成異步4比特二進(jìn)制計(jì)數(shù)器集成同步4比特二進(jìn)制計(jì)數(shù)器集成觸發(fā)器的級(jí)聯(lián)集成異步4bit二進(jìn)制計(jì)數(shù)器74LS93ACTR: Counter DIV 16: Divided by 16A Divided by 16 Counter74LS93A集成異步4bit二進(jìn)制計(jì)數(shù)器74LS93A異步10進(jìn)制 減法計(jì)數(shù)器異步12進(jìn)制減法計(jì)數(shù)器計(jì)數(shù)器(Counters)用基本邏輯門和觸

6、發(fā)器構(gòu)成的計(jì)數(shù)器異步計(jì)數(shù)器(9-1)同步計(jì)數(shù)器(9-2)加法/減法計(jì)數(shù)器(9-3)集成觸發(fā)器集成異步4比特二進(jìn)制計(jì)數(shù)器集成同步4比特計(jì)數(shù)器集成觸發(fā)器的級(jí)聯(lián)集成4bit同步計(jì)數(shù)器74HC163(二進(jìn)制)/74HC160(十進(jìn)制)74HC16374HC160集成4bit同步計(jì)數(shù)器74HC163(二進(jìn)制)/74HC160(十進(jìn)制)異步清零輸入數(shù)據(jù)裝載輸入計(jì)數(shù)使能端TRipple Carry Out,級(jí)聯(lián)進(jìn)位輸出計(jì)數(shù)使能端P74HC160十進(jìn)制加法計(jì)數(shù)器當(dāng)且僅當(dāng)計(jì)數(shù)值為10，并且ENT為1時(shí)RCO為1。集成4bit同步計(jì)數(shù)器的數(shù)據(jù)裝載過程ENPENT信號(hào)有效（低電平），則數(shù)據(jù)被裝載入觸發(fā)器。11111注意，數(shù)據(jù)裝載時(shí)鐘同步，與的異步復(fù)位不同。計(jì)數(shù)器(Counters)用基本邏輯門和觸發(fā)器構(gòu)成的計(jì)數(shù)器異步計(jì)數(shù)器(9-1)同步計(jì)數(shù)器(9-2)加法/減法計(jì)數(shù)器(9-3)集成觸發(fā)器集成異步4比特二進(jìn)制計(jì)數(shù)器集成同步4比特計(jì)數(shù)器集成觸發(fā)器的級(jí)聯(lián)計(jì)數(shù)器的級(jí)聯(lián)用兩個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)構(gòu)成一個(gè)100進(jìn)制的計(jì)數(shù)器前一個(gè)計(jì)數(shù)器的進(jìn)位輸出TC接到后一個(gè)計(jì)數(shù)器的CTEN總的計(jì)數(shù)值是每個(gè)計(jì)數(shù)器計(jì)數(shù)值的乘積集成計(jì)數(shù)器的級(jí)聯(lián)1MHz100KHz10KHz集成觸發(fā)器的級(jí)聯(lián)用數(shù)據(jù)裝載實(shí)現(xiàn)任意進(jìn)制的計(jì)數(shù)器1計(jì)數(shù)范圍：(63C0)16(FFFF)1640000進(jìn)制計(jì)數(shù)器計(jì)數(shù)器(Counters)用基本邏