120道填空題參考答案數(shù)字邏輯

1、 120余道填空題參考答案（*號的不作要求）、數(shù)制和碼制1.十進制數(shù)254.75的二進制編碼 11111110.11，十六進制編碼FE.C 。2.將(459) 10 編成(010001011001 ) 8421bcd, ( 011110001100 )余3碼3.下列數(shù)中，哪個數(shù)最大D （A、B、C D）。A、二進制111B、八進制110C、十進制101D、十六進制100 4.下列哪個數(shù)是合法的8進制數(shù) B （A、B、C D）。128120C、9121A25、已知N補=10100101，則其N原=110110115-1、余3碼10001000對應(yīng)的2421碼為 C。01010101B.10000

2、101C.10111011D.111010115-2、在計算機中進行加減運算時常采用A ASCII B 原碼C5-3、二進制小數(shù)-0.0110的補碼表示為反碼1.1010D 補碼5-4、0的原碼有_2形式，反碼有2形式，補碼有_J 形式。門電路6、CMOS電路不用的輸入端不能（能、不能）懸空。7、CMOS與非”門用的多余輸入端的處理方法有:A、接邏輯“ 1”B、接邏輯“ 0”C、懸空CMOS門電路的功耗比TTL門電路的功耗 ?。ù蟆⑿。?。9、TTL門電路的速度比CMOS門電路速度（咼、低）。10、與普通門電路不同，OC門在工作時需要外接卜拉電陽 和 電源11、OC門的輸出端相連可以實現(xiàn)線與。*

3、12、有兩個TTL與非門，它們的關(guān)門電平分別為VoffA=1.1V,VoFFB=0.9V ;開門電平分別為VonA=1.3V,VonB = 1.7V。它們輸出的高低電平均相同,B）門的抗干擾能力強。13、一片與非門芯片具有三個三輸入端與非門，該芯片引腳數(shù)至少要14（14、16、18、20）。14、三態(tài)門除了具有高電平和低電平兩種狀態(tài)外，還有第三種狀態(tài)叫高阻狀15、三極管作為開關(guān)器件“非門”時，不能工作在放大 狀態(tài)。16、將2輸入端與非門當(dāng)作非門使用時，則另一輸入端接 （0，1）;將2輸入端或非門當(dāng)作非門使用時，則另一輸入端接 _0 （0, 1）017、74LS00 是 TTL 電路 （TTL

4、電路、CMOS 電路）。74HC00 是 CMOS 申路_ （TTL電路、CMOS電路）。18、TTL門電路主要外部特性參數(shù)有標(biāo)稱電平、開門電平、關(guān)門電平延時、功耗、扇入系數(shù)、噪聲容限 等等。*19、NMOS門電路如圖19所示，輸入變量為A、B，輸出函數(shù)L=1L圖1914(14、16、20、一片芯片具有四個兩輸入端或非門，該芯片引腳數(shù)至少有18、20)。21、74LS00和74HC00芯片， 74LS00芯片速度更快。0RlY2圖2222、上圖中，丫仁L，丫2= L。（H=高電平、L=低電平）*23、某集成電路芯片，查手冊知其最大輸出低電平V0Lmax=0.1V,最大輸入低電平V|Lmax=1

5、.5V,最小輸出高電平 VoHnax=4.9V,最小輸入高電平 V|Hmax=3.5V,則其低電平噪聲容限Vni= B。A 2.0V B 1.4V C 1.6V D 1.2V23-1、下列真值表完成的邏輯函數(shù)為_C。ABFW）n4111011111A F=ABB 、F=A-B C、F= A BD 、 F=A+B23-2、X 0 1 1 1 0= X23-3、下列邏輯函數(shù)中，與F =A相等的是_B。(A) F1 =A1(B) F2 =A O 1(C) F3 =A(D) F4 =A+0三、邏輯函數(shù)化簡和冒險24、三變量 A、B、C,最小項 m=1, m= 0, m= 025、x 0 1 0 1=

6、x。（X是一位二進制數(shù)）26、由函數(shù)F-AB+AB+ADC構(gòu)成的邏輯電路有（有，無）險象。27、邏輯函數(shù)F =AE+CDE+AC構(gòu)成的邏輯電路，（有、無）無 邏輯冒險。28、說法“一個沒有冒險現(xiàn)象的邏輯表達式是最簡邏輯表達式”錯誤）29、說法“用卡諾圖簡化邏輯函數(shù)時，從沒有多種入圈方式的錯誤。（正確、1開始畫卡諾圈,這樣將不會產(chǎn)生多余圈”正確 。（正確、錯誤）30、說法“卡諾圈中1的個數(shù)應(yīng)該為2的整數(shù)倍，如2、4、6個1”錯誤32、競爭冒險是由于門電路延時產(chǎn)生的。31、邏輯函數(shù)的表達方法有表達式、電路圖、真值表 等。四、組合邏輯電路33、常用MSI組合邏輯電路有編碼器、譯碼器數(shù)據(jù)選擇器數(shù)值比較

7、器全加器等。34、說法“組合邏輯電路的輸出只和即時輸入有關(guān)，與過去的輸入和輸出無關(guān)”正確。（正確、35、與門、或門和非門是組合邏輯電路的基本單元。36、奇偶校驗器只能檢測奇次（奇次、偶次）數(shù)據(jù)傳輸錯誤。37、數(shù)據(jù)選擇器的功能是A、從兩路輸入信號中選一路輸出。B、把一路信號分時從幾路輸出。C、從多路輸入信號中選一路輸出。D、根據(jù)控制信號，決定是輸出輸入信號，還是輸出處于高阻狀態(tài)。38、數(shù)據(jù)比較器如圖所示，如果引腳234分別接“ 100”； 9、11、14、1腳接“1001”; TOC o 1-5 h z 10、12、13、15 接“ 1001”。那么 567 腳分別輸出 001。AB A=B A

8、BABAqBl AjB空 A S鼻 Q H C 151【4】39、超前進位加法器與串行進位加法器相比，速度更快 。63、若要某共陰極數(shù)碼管顯示數(shù)字“ 3”,顯示代碼abcdefg為(0000000-111111164、若要某共陽極數(shù)碼管顯示數(shù)字“ 3”,顯示代碼abcdefg為1111001 。0(0000000-1111111五、時序電路40、觸發(fā)器是時序邏輯電路的基本單元。41、就總體而言，主從觸發(fā)器在CP的一個變化周期中，它的狀態(tài)改變了 1次,克服了 空翻現(xiàn)象。42、C（ A、B、C、D）克服了空翻現(xiàn)象。A、基本JK觸發(fā)器B、時鐘JK觸發(fā)器（即電平JK觸發(fā)器）C、主從JK觸發(fā)器D、時鐘R

9、S觸發(fā)器43、與主從觸發(fā)器相比，邊沿觸發(fā)器抗干擾性能更好。44、觸發(fā)器按結(jié)構(gòu)可分為基本觸發(fā)器鐘控觸發(fā)器主從觸發(fā)器邊沿觸發(fā)器等。45、觸發(fā)器按功能可分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等。46、JK觸發(fā)器的狀態(tài)由Q=0轉(zhuǎn)換到Q+1=1,J和K端正確而又完整的控制狀態(tài)是A（ A、B、C、D）。A、1 X B、0 XC、X 1 D、X 0（X表示1或0）47、某同步時序電路有9個狀態(tài)，該電路需要4個觸發(fā)器。48、要設(shè)計一個14進制加法計數(shù)器，該電路至少需要 4個觸發(fā)器。狀態(tài)圖、狀態(tài)表時序圖.等方式描述。50、請列舉兩種常用集成時序邏輯部件計數(shù)器寄器器。49、時序電路的邏輯功能可以用特征方程

10、、驅(qū)動方程51、兩片十進制計數(shù)器級聯(lián)后，最多可構(gòu)成100進制計數(shù)器。0_（ 0、1）。52、狀態(tài)編碼時，狀態(tài)表中出現(xiàn)次數(shù)最多的次態(tài)應(yīng)分配邏輯 53、異步時序電路中，觸發(fā)器狀態(tài)的變化 不是 （是、不是）同時發(fā)生的。54、下面哪種說法正確B（A、B、C）。A、同樣的輸入，對于RS邊沿觸發(fā)器與RS主從觸發(fā)器，輸出狀態(tài)相同。B、同樣的輸入，對于RS邊沿觸發(fā)器與RS主從觸發(fā)器，輸出狀態(tài)未必相同。C、同樣的輸入，對于RS時鐘觸發(fā)器與RS主從觸發(fā)器，輸出狀態(tài)相同。55、圖示電路是（同步時序電路，異步時序電路）異步時序電路Qj r-DbCl IKFF3j 1JCPpCCl niKFFl56、某同步時序電路，狀

11、態(tài)轉(zhuǎn)移圖如圖所示，其功能是具有自啟動功能的模 5二進制加法同步計數(shù)器57、某自動飲料售賣機連續(xù)投入兩個一元硬幣時，給出一瓶飲料，給飲料控制信號應(yīng)該用時序邏輯電路（組合邏輯電路、時序邏輯電路）產(chǎn)生。58、某密碼箱當(dāng)連續(xù)按兩次“ 1”鍵，再按一次“ 2”鍵時，密碼箱打開，密碼箱 開啟控制信號應(yīng)該用時序邏輯電路 （組合邏輯電路、時序邏輯電路）產(chǎn)生。59、某同步時序電路，狀態(tài)轉(zhuǎn)移圖如圖所示，其功能是 111序列檢測器I IN/OUTA_（ A、B、C、D ）。60、時序邏輯電路設(shè)計步驟是:依題意畫出狀態(tài)轉(zhuǎn)換圖，列狀態(tài)表，簡化狀態(tài)表，狀態(tài)編碼，畫激勵和輸出卡諾圖，得到激勵函數(shù)和輸出函數(shù)表達式，依據(jù)激勵函

12、數(shù)和輸出函數(shù)表達式畫電路圖。依題意畫出狀態(tài)轉(zhuǎn)換圖，列狀態(tài)表，狀態(tài)編碼，簡化狀態(tài)表，畫激勵和輸出卡諾圖，得到激勵函數(shù)和輸出函數(shù)表達式，依據(jù)激勵函數(shù)和輸出函數(shù)表達式畫電路圖。C、依題意畫出狀態(tài)轉(zhuǎn)換圖，進行狀態(tài)編碼，畫電路圖，得到激勵函數(shù)和輸出函數(shù)表達式。D、依題意畫出狀態(tài)轉(zhuǎn)換圖，簡化狀態(tài)圖，得到激勵函數(shù)和輸出函數(shù)表達式，進 行狀態(tài)編碼，畫電路圖。_&豐 -n61、下列電路中，實現(xiàn)邏輯功能 Q =Q的是 BD 。CPCP1D(A)1NC1(C)CPCP1JPC11K(B) 1DC162、某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移 8位，完成該操作需要 B 時間。A.10

13、卩 S B.80 卩 S C.100 S D.800ms63、異步時序電路分為脈沖異步時序電路和電位異步時序電路。六、存儲器和可編程器件64、用ROM實現(xiàn)的邏輯函數(shù)如上圖右所示，寫出邏輯函數(shù)（不用簡化）F=ABCD+ABCD+ABCD+ABCD必須定期刷新，所以DRAM工作時必須輔以刷新電路。66、根據(jù)寫入的方式不同，只讀存儲器 ROM分為MROM ， PROM，2E PROM 。EP ROM67、某存儲器有10條地址線和8條數(shù)據(jù)線，該儲存器的容量是210字節(jié)。存儲器的存儲矩陣由與陣列和或陣列組成。69、可編程邏輯器件有 PLA、PAL、GAL、FPGA等種類。70、GAL與陣列 可編程 -或

14、陣列 固定-輸出 可組態(tài)。七、其他*70、若傳輸門電路的個數(shù)為N、平均延遲時間為tpd,下面環(huán)形多諧振蕩器的振周期2n-ln65、動態(tài)MO苗儲單元（DRAM是利用電容 存儲信息的,為不丟失信息，（有、無關(guān)）。觸發(fā)，適用于慢變化的信號，而雙穩(wěn)態(tài)觸發(fā)器是觸發(fā)，不適合于慢變的信號。*71、555定時器可構(gòu)成施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器等電路。*72、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間與觸發(fā)脈沖的寬度和幅度 *73、施密特觸發(fā)器與雙穩(wěn)態(tài)觸發(fā)器的區(qū)別為施密特觸發(fā)器是靠74、邏輯功能可由用戶根據(jù)自己的需要來 設(shè)計并通過編程實現(xiàn) 的器件是PLD。（組合邏輯器件、時序邏輯器件、A/D、D/A、PLD）*7

15、5、要保證采樣后的信號能反映原來的模擬信號，若A/D轉(zhuǎn)換器輸入模擬信號最高變化頻率為1MHz，取樣頻率的下限是*76、8位ADC輸入滿量程為 10V，當(dāng)輸入5V電壓值，數(shù)字輸出量為10000000*77、A/D轉(zhuǎn)換要經(jīng)過采樣、 保持量化編碼等步驟。78、雙蹤示波器可以C （ A、B、C、D ）。A、能觀測兩路信號的電壓,只能顯示一路信號的波形。B、能觀測一路信號的電壓,顯示兩路信號的波形。C、能觀測兩路信號的電壓,顯示兩路信號的波形。D、能觀測兩路信號的電流,顯示兩路信號的波形。79、要測量12K的電阻阻值，應(yīng)把量程打到C （A、B、C、D）。A、1K 檔B、10K 檔C、 20K 檔D、1M

16、 檔80、74LS00芯片應(yīng)用時，電源引腳應(yīng)接A （A、B、C、D）5V10VC、12V220V81、做數(shù)字電路實驗時，C （ A、B、C、D ）。A、開電源時：先開實驗箱的電源，再開芯片工作電源（如+5V）;關(guān)電源時:先關(guān)實驗箱的電源，再關(guān)芯片工作電源（如 +5V ）。B、開電源時：先開芯片工作電源（如+5V），再開實驗箱的電源；關(guān)電源時:先關(guān)實驗箱的電源，再關(guān)芯片工作電源（如 +5V ）。C、開電源時：先開實驗箱的電源，再開芯片工作電源（如 +5V）；關(guān)電源時:先關(guān)芯片工作電源（如+5V），再關(guān)實驗箱的電源。D、開電源時：先開芯片工作電源（如+5V），再開實驗箱的電源；關(guān)電源時:先關(guān)芯片工

17、作電源（如+5V）,再關(guān)實驗箱的電源。82、判斷門電路芯片引腳號，_D（A、B、C、D） 0A、缺口朝左,腳朝下，右下腳第1腳的引腳就是1腳。B、缺口朝右,腳朝下，左下腳第1腳的引腳就是1腳。C、缺口朝左,腳朝下，左上腳第1腳的引腳就是1腳。D、缺口朝左,腳朝下，左下腳第1腳的引腳就是1腳。83、EEPROM 是電可擦ROM。*84、A/D 表示模擬信號轉(zhuǎn)換成數(shù)字信號功能。85、數(shù)字電路的開發(fā)步驟是:B（ A、B、C、D ）。A、購買元器件，再進行仿真實驗，然后制作印刷電路板, 到電路板上，進行調(diào)試。最后把器件焊接86、87、B、進行仿真實驗，再購買元器件，然后制作印刷電路板,到電路板上，進行

18、調(diào)試。C、制作印刷電路板，再購買元器件，然后進行仿真實驗,到電路板上，進行調(diào)試。最后把器件焊接最后把器件焊接D、制作印刷電路板，再購買元器件，然后把器件焊接到電路板上，進行調(diào)試。最后進行仿真實驗?！皩τ贓WB仿真實驗，觀察實驗結(jié)果時，只能看波形，發(fā)光元件不能模擬發(fā)光，發(fā)聲元件不能模擬發(fā)出聲音”,這種說法 錯（對、錯）?！皩τ贓WB仿真實驗，數(shù)字邏輯器件引腳號和真實器件引腳號不相對應(yīng)”這種說法錯（對、錯）。88、數(shù)字邏輯課程主要內(nèi)容有邏輯函數(shù)簡化、組合邏輯電路的分析與設(shè)計時序邏輯電路分析與設(shè)計、存儲器和可編程器件、（常用中大規(guī)模集成電路與應(yīng)用）。89、RAM又分為:DRAM和 SRAM等種類。9

19、0、存儲器必須有控制線、地址線和數(shù)據(jù)線。91、EWB仿真時，通過修改元件屬性可以改變元件值。92、用示波器觀察1K的矩形波信號，“掃描時間/分度”旋紐應(yīng)該打到D使得波形清晰可辨，且便于讀出信號周期。A、5ms份度0.05ms份度C、50ms/分度93、存儲器 CY7C128A-15的容量0.5ms/分度211字節(jié)，數(shù)據(jù)寬度為8位。屬于RAM 。 （RAM、ROM ）CY7C128A-15T654321ODDDDDDDD為片選端 逅為讀使能端 両為寫使能端94、實驗時，TTL芯片發(fā)燙,不可能的原因是D 0插反芯片B、電源使用12VC、電源與地短路D、電源使用4V95、實驗用信號發(fā)生器可產(chǎn)生正弦波

20、鋸齒波矩形波 。96、萬用表可測量電壓、電流電阻 等電路參數(shù)。97、用與非門實現(xiàn)邏輯函數(shù)F=AB+CD，邏輯函數(shù)應(yīng)該改成F= AB CD98、將8421碼轉(zhuǎn)換成余3碼，應(yīng)該使用A、組合邏輯電路B、時序邏輯電路99、LSI指的是大規(guī)模集成 電路。*100、D/A指的是將數(shù)字信號轉(zhuǎn)換成模擬信號的芯片101、邏輯代數(shù)又稱布爾代數(shù)，它的值為0或1 102、對于n輸入端的與非門，要使輸出為1,則必有一輸入端取值為 0103、芯片54LS00與74LS00相比，溫度范圍更 _寬104、從某迷宮走出，要經(jīng)歷9道關(guān)口，9道關(guān)口的輸入密碼分別是“ 10, 00,時序邏輯電01, 11, 01, 10, 11, 11, 00”，9道關(guān)口的開關(guān)控制信號應(yīng)采用路實現(xiàn)，至少要用 4個觸發(fā)器。105、n個變量的函數(shù)的全體最小項之或恒