計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的面臨問(wèn)題

1、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的面臨問(wèn)題課程：計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)學(xué)號(hào)：班級(jí)：姓名:現(xiàn)代計(jì)算機(jī)的發(fā)展歷程可以分為2個(gè)時(shí)代：串行計(jì)算時(shí)代和并行計(jì)算時(shí)代。 并行計(jì)算是在串行計(jì)算的基礎(chǔ)上，由一組處理單元組成，處理單元彼此通過(guò)相互 之間的通信與協(xié)作，共同高速完成一項(xiàng)大規(guī)模的計(jì)算任務(wù)。而每一個(gè)計(jì)算時(shí)代都 是從體系結(jié)構(gòu)的發(fā)展開(kāi)始，然后才是基于該結(jié)構(gòu)的系統(tǒng)軟件（特別是編譯器與操 作系統(tǒng)）、應(yīng)用軟件的發(fā)展，最后隨著問(wèn)題求解和發(fā)展而達(dá)到頂峰。計(jì)算機(jī)系統(tǒng)在微電子技術(shù)的驅(qū)動(dòng)下，在應(yīng)用需求的牽引下，快速發(fā)展。當(dāng)前, 計(jì)算機(jī)體系結(jié)構(gòu)研究突出表現(xiàn)為微處理器體系結(jié)構(gòu)研究，面臨著許多新挑戰(zhàn)。由 于存儲(chǔ)墻效應(yīng)，微處理器芯片在實(shí)際應(yīng)用中難以提高效率；

2、隨著芯片容量增大、頻 率提高，芯片的可靠性、功耗控制成為熱點(diǎn)問(wèn)題；并行處理技術(shù)從典型的高性能 并行計(jì)算機(jī)滲透到單芯片多核處理器,面臨大量新的挑戰(zhàn)性問(wèn)題。面向體系結(jié)構(gòu) 開(kāi)展應(yīng)用算法優(yōu)化和體系結(jié)構(gòu)支持軟件工具的各種技術(shù)正在相互融合，新思想、 新技術(shù)不斷涌現(xiàn)，計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)正處于一個(gè)迅速變化的時(shí)期。計(jì)算機(jī)誕生那天起，馮.諾依曼體系結(jié)構(gòu)占據(jù)著主導(dǎo)地位，幾十年來(lái)計(jì)算 機(jī)體系結(jié)構(gòu)理論并沒(méi)有新理論出現(xiàn)。隨著計(jì)算機(jī)應(yīng)用范圍的迅速擴(kuò)大，使用計(jì)算 機(jī)解決的問(wèn)題規(guī)模也越來(lái)越大，因此對(duì)計(jì)算機(jī)運(yùn)算速度的要求也越來(lái)越高。而改 進(jìn)計(jì)算機(jī)的體系結(jié)構(gòu)是提高計(jì)算機(jī)速度的重要途徑，從而促進(jìn)了計(jì)算機(jī)體系結(jié)構(gòu) 的發(fā)展，出現(xiàn)了諸如數(shù)

3、據(jù)流結(jié)構(gòu)、并行邏輯結(jié)構(gòu)、歸約結(jié)構(gòu)等新的非馮諾依曼體 系結(jié)構(gòu)。馮.諾依曼體系結(jié)構(gòu)是現(xiàn)代計(jì)算機(jī)的基礎(chǔ)，現(xiàn)在大多計(jì)算機(jī)仍是馮.諾依 曼計(jì)算機(jī)的組織結(jié)構(gòu)，只是作了一些改進(jìn)而已，并沒(méi)有從根本上突破馮體系結(jié)構(gòu) 的束縛。馮.諾依曼也因此被人們稱為“計(jì)算機(jī)之父”。然而由于傳統(tǒng)馮.諾 依曼計(jì)算機(jī)體系結(jié)構(gòu)天然所具有的局限性，從根本上限制了計(jì)算機(jī)的發(fā)展。多年來(lái)，馮-諾伊曼體系結(jié)構(gòu)為世界眾多的科學(xué)家精心地構(gòu)造，而創(chuàng)造了今 天的計(jì)算機(jī)世界。馮諾伊曼的偉大發(fā)明，其核心有三點(diǎn)：（1）二進(jìn)制；（2）存儲(chǔ)模型；（3）一個(gè)時(shí)刻只有一個(gè)操作的串行機(jī)制。雖然在計(jì)算機(jī)界，眾多的國(guó)家和科研機(jī)構(gòu)、著名的專家在研究多值理論，但 至今沒(méi)有突破

4、二進(jìn)制的體系。人們利用了很多存儲(chǔ)管理的軟件技術(shù)和方法，力圖 將一維的存儲(chǔ)模型改為二維的，但仍然沒(méi)有逃出馮氏存儲(chǔ)模型，沒(méi)有逃脫存儲(chǔ)的 本質(zhì)是寄存器的結(jié)構(gòu)。但問(wèn)題在于人們所迫切希望在一個(gè)操作時(shí)刻有大量的并行 操作，由于馮-諾伊曼體系所依據(jù)的人類操作行為中的串行相關(guān)性機(jī)理束縛，使 得在串行機(jī)制上進(jìn)行新的突破將十分困難。主要表現(xiàn)在：操作瓶頸制約：因?yàn)轳T-諾伊曼體系結(jié)構(gòu)本質(zhì)包括串行性、順序性的控制機(jī) 理。對(duì)數(shù)據(jù)相關(guān)和資源的控制和仲裁均是人為決定。因此構(gòu)成了時(shí)間和空間的極 大開(kāi)銷，造成馮氏數(shù)據(jù)流的擁塞，即為大家熟知的馮-諾伊曼瓶頸問(wèn)題。算法的制約：馮氏體系的很大貢獻(xiàn)在于將所有應(yīng)用問(wèn)題建立在四則運(yùn)算和邏 輯

5、運(yùn)算的組合算法，并以寄存器為基本模型的存儲(chǔ)體系上，但它在基本操作的控 制上仍是一種串行機(jī)制，不具備構(gòu)造一個(gè)并行算法的基礎(chǔ)。在串行的模型上去建 立并行算法，必定會(huì)帶來(lái)本質(zhì)的困難和效率的損失。存儲(chǔ)模型的制約：存儲(chǔ)模型在馮-諾伊曼體系結(jié)構(gòu)當(dāng)中是一種被動(dòng)式的訪問(wèn) 機(jī)制，不能真正地體現(xiàn)人類在并行操作行為中經(jīng)常反映的無(wú)破壞性操作和平等交 互賦值運(yùn)行的需求，因此馮-諾伊曼的存儲(chǔ)模型結(jié)構(gòu)僅能在運(yùn)行時(shí)以空間為代價(jià) 進(jìn)行復(fù)制或以時(shí)間為代價(jià)進(jìn)行選擇來(lái)替代這種制約。這將對(duì)提高信息處理能力有 很大的限制。無(wú)論是體系還是體系，它們本質(zhì)上都屬于馮-諾伊曼體系結(jié)構(gòu)范疇，只是在 指令界面的特征上有所區(qū)別而已，因此它們的固有缺陷

6、再所難免。由于超大規(guī)模集成電路的發(fā)展，在今天物理器件的發(fā)展愈來(lái)愈趨近于極限，設(shè)計(jì) 方法也受到極大的約束的條件下，世紀(jì)的計(jì)算機(jī)究竟是什么樣呢？究竟應(yīng)該從哪 一個(gè)技術(shù)領(lǐng)域來(lái)進(jìn)行突破，使得人們能站在馮-諾伊曼計(jì)算機(jī)的基礎(chǔ)上有一個(gè)新 的飛躍和新的發(fā)展呢？這是諸多科學(xué)家都在著手尋求答案的問(wèn)題。對(duì)并行體系結(jié)構(gòu)的研究。眾所周知，在計(jì)算機(jī)領(lǐng)域中，并行是實(shí)現(xiàn)計(jì)算能 力突破的根本手段。由于與并行體系結(jié)構(gòu)相對(duì)的是當(dāng)前使用的串行結(jié)構(gòu)，串行結(jié) 構(gòu)上的效率提升始終不是無(wú)限制的，而在嵌入式領(lǐng)域中，專用的并行結(jié)構(gòu)在當(dāng)前 的技術(shù)條件下提升性能和功耗效率已經(jīng)達(dá)到10-1000倍。所以，現(xiàn)在不少商業(yè) 通用處理器在生產(chǎn)上已經(jīng)傾向于轉(zhuǎn)

7、向多處理器體系結(jié)構(gòu)，或者CMP，或者SMT， 或者二者兼而有之，而不是僅僅只試圖提高單一處理器的IPC，這是一個(gè)很大的 轉(zhuǎn)變。然而，并行應(yīng)用程序的開(kāi)發(fā)是一個(gè)緩慢而且費(fèi)心的過(guò)程。只有那些有巨大 的計(jì)算需求或者有嚴(yán)格的預(yù)算和功耗限制的人才會(huì)去開(kāi)發(fā)。雖然目前很多關(guān)于并 行編譯器和軟件開(kāi)發(fā)工具的研究會(huì)對(duì)設(shè)計(jì)可用的并行系統(tǒng)有益，但是只有為并行 軟件設(shè)計(jì)出更好的并行系統(tǒng)，才是關(guān)鍵所在。一些早期的研究為新的并行體系結(jié) 構(gòu)作了嘗試。原始的數(shù)據(jù)流結(jié)構(gòu)由于只關(guān)注并行而忽略局部性和可預(yù)測(cè)性而最終 導(dǎo)致失敗，但它確實(shí)又提供了一個(gè)真實(shí)的并行結(jié)構(gòu)例子。后來(lái)人們又在數(shù)據(jù)流的 思想上進(jìn)行了局部性方面的研究，但這方面的工作進(jìn)行

8、的還遠(yuǎn)遠(yuǎn)不夠。像數(shù)據(jù)流、緩存及前瞻技術(shù)的各種組合都值得深入研究。對(duì)功耗敏感的體系結(jié)構(gòu)進(jìn)行研究。假如計(jì)算機(jī)性能和容量能夠以過(guò)去的速 度繼續(xù)增長(zhǎng)，對(duì)于功耗敏感的體系結(jié)構(gòu)的研究是十分重要的。對(duì)于功耗敏感的體 系結(jié)構(gòu)，靜態(tài)和動(dòng)態(tài)功耗方面的考慮已成為處理器設(shè)計(jì)過(guò)程中最大的限制。盡管 計(jì)算機(jī)工作者對(duì)于“動(dòng)態(tài)可調(diào)整結(jié)構(gòu)”的研究進(jìn)行了很多的工作，但他們?nèi)〉玫?性能收益正逐漸遞減，并且它的復(fù)雜性使其難以應(yīng)用到系統(tǒng)的大部分部件中去。 由于它是以指數(shù)級(jí)形式上升的，設(shè)計(jì)先進(jìn)體系結(jié)構(gòu)和嵌入式應(yīng)用要時(shí)刻考慮功耗 問(wèn)題，這是很重要的。并且功耗問(wèn)題和可靠性問(wèn)題之間的關(guān)系非常密切，一定要 一同考慮。設(shè)計(jì)能夠高效開(kāi)發(fā)顯示并行的結(jié)

9、構(gòu)。新結(jié)構(gòu)性能的提升主要來(lái)源于開(kāi)發(fā)更多的并行，因?yàn)榱魉€深度和時(shí)鐘速率有局限性。顯示并行的方法能夠用于提高 那些易提取并行性代碼的性能。這方面存在很多的挑戰(zhàn)，例如：確定片上該集成 何種機(jī)制能夠提高這部分代碼的可擴(kuò)展性：確定CMP中PE的最佳粒度：要擴(kuò)大 那些能夠有效地運(yùn)行在并行結(jié)構(gòu)上的代碼類型；找到有效的方法來(lái)消除引腳接口 的瓶頸。目前引腳接口的瓶頸已經(jīng)成為影響性能的一大因素，因?yàn)橐_數(shù)增長(zhǎng)的 速度要遠(yuǎn)遠(yuǎn)小于片上可集成的晶體管數(shù)目增長(zhǎng)的速度。開(kāi)發(fā)隱式并行的大指令窗口的體系結(jié)構(gòu)。開(kāi)發(fā)單線索代碼中的隱式并行方 面的研究也十分重要。目前的體系結(jié)構(gòu)可開(kāi)發(fā)的隱式并行與代碼中存在的隱式并 行相差有1-2個(gè)