計(jì)算機(jī)組織與體系結(jié)構(gòu)答案

1、計(jì)算機(jī)組織與體系結(jié)構(gòu)答案【篇一：計(jì)算機(jī)組成與體系結(jié)構(gòu)（a）參考答案】/p參考答案使用班級(jí)：12060341x,12060342x,12060343x 一、填空題（每空1分，本題共10分）虛擬內(nèi)存，緩存機(jī)制2.硬件，硬件3.頁式，段式4.算術(shù)運(yùn)算，邏輯運(yùn)算5.尾數(shù)，階碼、選擇題（每題2分，本題共20分）c2. b3. b4. c5. c6. c7. a8. d9. a10. a三、簡答題（每題10分，本題共30分）（6分）計(jì)算機(jī)中的流水線是把一個(gè)重復(fù)的過程分解為若干個(gè)子過 程，每個(gè)子過程與其他子過程并行進(jìn)行。由于這種工作方式與工廠 中的生產(chǎn)流水線十分相似，因此稱為流水線技術(shù)（7分）人們通常把構(gòu)成

2、計(jì)算機(jī)的物理裝置稱為計(jì)算機(jī)的硬件，其主 要功能是：存放控制計(jì)算機(jī)運(yùn)行的程序和數(shù)據(jù)，對信息進(jìn)行加工處 理，實(shí)現(xiàn)與外界的信息交換。軟件是計(jì)算機(jī)程序及其相關(guān)文檔的總 稱。軟件是對硬件功能的完善與擴(kuò)充，一部分軟件又是以另一部分 軟件為基礎(chǔ)的再擴(kuò)充。（7分）結(jié)構(gòu)相關(guān)，是指令在重疊執(zhí)行的過程中，硬件資源滿足不了指令重疊執(zhí)行的要求，發(fā)生硬 件資源沖突而產(chǎn)生的相關(guān)。微程序控制器原理框圖如下圖所示。它主要由控制存儲(chǔ)器、微地址寄存器、微命令寄存器和地 址轉(zhuǎn)移邏輯三大部分組成。在采用微程序控制的計(jì)算機(jī)中：（1）將整個(gè)指令 系統(tǒng)對應(yīng)的微程序放入控制存儲(chǔ)器中；（2）從控 制存儲(chǔ)器中逐條取出取機(jī)器指令用的微指令， 將主存

3、中的機(jī)器指令存入指令寄存器中；（3）根 據(jù)指令寄存器中的操作碼，經(jīng)過微地址形成部件， 得到這條指令對應(yīng)的微程序入口地址，并送入微 地址寄存器；（4）從控制存儲(chǔ)器中逐條取出對應(yīng) 的微指令并執(zhí)行之（5）執(zhí)行完對應(yīng)于一條機(jī)器指 令的一段微程序后又回到取指微程序的入口地 址，繼續(xù)第（2）、（3）、（4）、（5）步。（10 分）四、設(shè)計(jì)題（每題10分，本題共20分）如圖二地址指令為14條：操作碼（4位）地址1 （6位）地址2 （6位）0000 a1a2 1101（2 分）單地址指令為126條：操作碼（10位）地址（6位）1110 000000 a1 111111000000 1111 111101 （6

4、 分）零地址指令的格式為128條：操作碼（16位）1111 111110 000000 1111 111110 1111111111 111111000000 1111 111111 111111（10 分）五、計(jì)算題（每題10分，本題共20分）（1）這個(gè)cache存儲(chǔ)系統(tǒng)的等效訪問周期：等效存儲(chǔ)容量：s=64mb（2）這個(gè)cache存儲(chǔ)系統(tǒng)的訪問效率：e=tc/t =10/11 =0.91數(shù)值部分的運(yùn)算如圖【篇二：計(jì)算機(jī)組織與體系結(jié)構(gòu)答案中文版（第七版）】nit 2設(shè)a,b,c的內(nèi)存地址分別是ai,bi,ci,i從1到1000 load m （ai）add m （bi） stor m（ci）

5、a load m （2） 00000001|000000000010b 一次在ias機(jī)上讀取一個(gè)值的過程如下：ir中操作碼?控制總線，存儲(chǔ)器地址x?mar,mar中值?地址總線x中數(shù)據(jù)?數(shù)據(jù)總線，數(shù)總線地址?mbr寫入一個(gè)值：ir中操作碼?控制總線，存儲(chǔ)器地址x?mar,mar值?地址總線mbr值?數(shù)據(jù)總線，數(shù)據(jù)總線值?x程序代碼：load m(0fa)add m(0fb)load m(0fa)jump +m(08d,0:19)load -m(0fa)add m(0fb)程序代碼意圖：首先裝入0fa值，然后與0fb相加，再裝入0fa值， 若ac中值非負(fù)，取0fa左指令再裝入一(0fa)將0fb

6、的值相加后裝 入ac中如圖所示便于同時(shí)存取兩個(gè)連續(xù)地址序號(hào)的存儲(chǔ)單元，提高訪問速度 7,(1)存儲(chǔ)器數(shù)據(jù)傳輸率快了 32倍數(shù)據(jù)通道最大數(shù)目增大了一倍單通道最大數(shù)據(jù)傳輸速率提升了 5倍。各種技術(shù)的使用，提升了 整機(jī)的性能。&回答正確，但是不適合用戶理解。mac機(jī)的時(shí)鐘速率是1.2ghz， p4為2.4ghz，而時(shí)鐘速率在一定程度上反映了計(jì)算機(jī)的執(zhí)行速度， 所以p4的機(jī)器可能是目前最符合用戶要求的機(jī)型。9,在這種表示方法中，10個(gè)管表示了十個(gè)數(shù)字，而使用二進(jìn)制可以 表示錯(cuò)誤！未找到引用源。個(gè)數(shù)字(畫圖)略mips=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。.mips=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未

7、找到引用源。/. cpi(vax)=5,cpi(ibm)=1.39g錯(cuò)誤！未找到引用源。13,cpi=(1+2+2+2)/錯(cuò)誤！未找到引用源。=7*錯(cuò)誤！未找到引用源。mips=錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。=錯(cuò)誤！未找 到引用源。*錯(cuò)誤！未找到引用源。=5.71*錯(cuò)誤！未找到引用源。t=7*錯(cuò)誤！未找到引用源。*錯(cuò)誤！未找到引用源。=1.75*錯(cuò)誤！未 找到引用源。14,a:算術(shù)平均法適用于較多程序，抖動(dòng)較大 調(diào)和平均發(fā)適用于較少程序，抖動(dòng)較小rb=4/(1/100+10+5+1)=0.25 mipsrb=4/(0.1 +1 +10+8)=0.21rb=4/(02+02+05+1

8、)=21故cab第三章1步驟一存儲(chǔ)器cpu寄存器0011 1pc5940 ac260011ir5 00036步驟二存儲(chǔ)器cpu寄存器0011 2pc5940 0003ac260011ir5 00036步驟三存儲(chǔ)器cpu寄存器0011 2pc5940 0003ac265940ir5 00036940 0003步驟四存儲(chǔ)器cpu寄存器0011 3 pc5940 0006 ac265940ir5 0003 3+3=66940 0003步驟五存儲(chǔ)器cpu寄存器0011 3pc5940 0006ac2626 ir5 0003940 0003步驟六存儲(chǔ)器cpu寄存器0011 4pc5940 0006ac2

9、626 ir5 00036 00063.2步驟一中詳細(xì)解釋:pc中內(nèi)容為300,將pc?mar，然后將第一條指令裝入數(shù)據(jù)總線， 數(shù)據(jù)總線？mbr，mbr?ir3.3 (a)最大可直接尋址的容量是錯(cuò)誤！未找到引用源。b,1,取一次指令要兩次訪問存儲(chǔ)器2,將降低存儲(chǔ)器容量程序計(jì)數(shù)器和指令寄存器各需要24位和8位。3.40(錯(cuò)誤！未找到引用源。)0(錯(cuò)誤！未找到引用源。)i/o模塊與cpu互連的特點(diǎn)錯(cuò)誤！未找到引用源。個(gè)，1個(gè)。因?yàn)榭偣仓挥?6位cpu地址，故處理器只能支持(16-i/o端口位數(shù))的位數(shù)3.5t=1/2*錯(cuò)誤！未找到引用源。，外部數(shù)據(jù)總線l1=16, l=32f=1/t=2*錯(cuò)誤！未

10、找到引用源。.v=錯(cuò)誤！未找到引用源。*g 錯(cuò)誤！未找到引用源。b/s能提高性能，由公式v=1/t*錯(cuò)誤！未找到引用源?？芍猣與l變大都可以提高傳輸速率3.6(1)電傳輸入?inprinpr?cpu (經(jīng) i/o 模塊) cpu?outr (經(jīng) i/o 模塊) outr ?電傳輸出設(shè)置優(yōu)先級(jí)，cpu處理為1, cpu通過i/o模塊向外輸出或者輸 入為2,電傳輸入/輸出為3.設(shè)置中斷允許位，當(dāng)優(yōu)先級(jí)較低的操作 遇到高優(yōu)先級(jí)操作的中斷請求時(shí)，置ien=1,允許中斷，從而實(shí)高 速cpu處理與低速i/o處理的協(xié)調(diào)。3.7錯(cuò)誤！未找到引用源。(2)傳指令時(shí)，為相同的傳輸速率傳數(shù)據(jù)時(shí)，仍然為錯(cuò)誤！未找到引

11、用源。倍差3.8這段時(shí)間一定比時(shí)鐘周期小。因?yàn)殒準(zhǔn)椒磻?yīng)在一個(gè)時(shí)鐘周期開始的時(shí)候應(yīng)判斷各主控方的優(yōu)先級(jí)， 只有該時(shí)間周期小于時(shí)鐘周期才能即調(diào)整優(yōu)先級(jí)又實(shí)現(xiàn)各主控方各 自的操作。3.9減小工作量，提高效率。因?yàn)椴挥门袛鄡?yōu)先級(jí)為16的設(shè)備的tr 線，任一高優(yōu)先級(jí)設(shè)備可搶占該設(shè)備時(shí)間片，只有tr0-tr15都無效 時(shí)，tr16自然使用時(shí)間片。3.10因?yàn)橹袛嗑褪菫榱颂岣吒咚僭O(shè)備的使用效率，平衡高低速 設(shè)備。故優(yōu)先級(jí)越低，其速率就越低，其余高優(yōu)先級(jí)操作耗時(shí)都比其少，所以tr16的平均等 待時(shí)間就最低。(在該特定設(shè)備中)(2)若其余操作一直請求使用時(shí)間片，這種條件下不成立。3.11時(shí)鐘周期 t = 1 /

12、 f = 100 ns讀總線周期=2.5t = 250 ns250 -20 = 230 ns處理器至少應(yīng)在230ns時(shí)將數(shù)據(jù)放到總線上3.13總線時(shí)鐘周期=1 / f * 109 ns =200 nswrite 信號(hào)寬度=50 * 200 = 1000(b)(c)3.14(a)原周期=4 + 4 * 3 =16時(shí)鐘周期* 2 /16 = 50%（b）原周期=4 + 3 * 3 + 13 = 26時(shí)鐘周期* 2 / 26 = 30.8%3.15（a）intel8088的總線寬度為8位時(shí)鐘周期 t = 1 / f = 1 / 8m =125 ns* 8 / 4t = 64m 位/s（b）2 * 8

13、 / 4t = 32m 位/s3.16若使用偶對齊的字，取操作數(shù)需要4個(gè)存儲(chǔ)器周期（包括取指令），*4 / 4m = 4 ms若使用偶對齊的字，取操作數(shù)需要8個(gè)存儲(chǔ)器周期（包括取指令），*4 / 4m = 8 ms3.171 * 20% + 2 * 40% + 4 * 40% = 2.6處理速率相對16位微處理器提高了 1.6倍3.18處理器處理完一條指令后才會(huì)進(jìn)入中斷處理周期* t = 9 / f = 9 / 10m = 900 ns第四章4.1m=64，k=4組數(shù) v=m / k=64 / 4=16=2d，d=4塊數(shù) 4k=2s，s=12標(biāo)記=s-d=8位塊大小=2w=128*8=210，

14、w=10主存地址=4.2k = 2塊大小=行大小=2w = 16，w = 4【篇三：計(jì)算機(jī)組織與系統(tǒng)結(jié)構(gòu)第四章習(xí)題答案】（2）因?yàn)槭前醋止?jié)編址，所以主存地址共16位，6位選片，10位 片內(nèi)選址。（3）顯然，位方向上擴(kuò)展了 2倍，字方向擴(kuò)展了 64倍。下圖中片 選信號(hào)cs為高電平有效。a15a10a9a0 d7d0 we（2）若采用異步刷新方式，每單元刷新間隔不超過2ms，則產(chǎn)生刷新信號(hào)的間隔是多少時(shí)間？若采用集中刷新方式，則存儲(chǔ)器刷新一遍最少用多少讀寫周期？參考答案：a17a16a15a0 d7d0（1）數(shù)據(jù)寄存器最少應(yīng)有多少位？（2）地址寄存器最少應(yīng)有多少 位？ （3）共需多少個(gè)eprom芯

15、片？ （4）畫出該只讀存儲(chǔ)器的邏 輯框圖。參考答案：i=/最（1）數(shù)據(jù)寄存器最少有16位。（4）該只讀存儲(chǔ)器的邏輯框圖如下（假定按字編址，圖中片選信號(hào) cs為高電平有效）。a14a13a12a0 d15d8d7d0cpu地址線共16位，故存儲(chǔ)器地址空間為0000hffffh，其中，8000h ffffh 為 ram 區(qū)，wei=/最因?yàn)閞om區(qū)在0000h7fffh，ram區(qū)在8000hffffh，所以可通過 最高位地址a15來區(qū)分，當(dāng)a15為0時(shí)選中rom芯片；為1時(shí)選中ram芯片，此時(shí)，根據(jù)a14和a13進(jìn)行譯碼，得到4個(gè)譯碼信號(hào)， 分別用于4組字?jǐn)U展芯片的片選信號(hào)。（圖略，可參照圖4.1

16、5） 7.假定一個(gè)存儲(chǔ)器系統(tǒng)支持4體交叉存取，某程序執(zhí)行過程中訪問地址序列為 3, 9, 17, 2, 51, 37, 13, 4, 8, 41,67, 10，則哪些地址訪問會(huì)發(fā)生體沖突？參考答案：對于4體交叉訪問的存儲(chǔ)系統(tǒng)，每個(gè)存儲(chǔ)模塊的地址分布為： bank0: 0、4、8、12、16bank1: 1、5、9、13、17 .37 .41bank2: 2、6、10、14、18bank3: 3、7、11、15、19.51.67如果給定的訪存地址在相鄰的4次訪問中出現(xiàn)在同一個(gè)bank內(nèi)， 就會(huì)發(fā)生訪存沖突。所以，17和9、37和17、13和37、8和4發(fā) 生沖突。8.現(xiàn)代計(jì)算機(jī)中，sram 一般

17、用于實(shí)現(xiàn)快速小容量的cache，而dram用于實(shí)現(xiàn)慢速大容量的主存。以前超級(jí)計(jì)算機(jī)通常不提供cache，而是用sram來實(shí)現(xiàn)主存（如， cray巨型機(jī)），請問：如果不考慮成本，你還這樣設(shè)計(jì)高性能計(jì)算 機(jī)嗎？為什么？參考答案：不這樣做的理由主要有以下兩個(gè)方面：主存越大越好，主存大，缺頁率降低，因而減少了訪問磁盤所需 的時(shí)間。顯然用dram芯片比用sram芯片構(gòu)成的主存容量大的多。程序訪問的局部性特點(diǎn)使得cache的命中率很高，因而，即使主 存沒有用快速的sram芯片而是用dram芯片，也不會(huì)影響到訪問速 度。分別給出具有下列要求的程序或程序段的示例：（1）對于數(shù)據(jù)的訪問，幾乎沒有時(shí)間局部性和空間

18、局部性。（2）對于數(shù)據(jù)的訪問，有很好的時(shí)間局部性，但幾乎沒有空間局部 性。（3）對于數(shù)據(jù)的訪問，有很好的空間局部性，但幾乎沒有時(shí)間 局部性。（4）對于數(shù)據(jù)的訪問，空間局部性和時(shí)間局部性都好。參考答案（略）：可以給出許多類似的示例。例如，對于按行優(yōu)先存放在內(nèi)存的多維 數(shù)組，如果按列優(yōu)先訪問數(shù)組元素，則空間局部性就差，如果在一 個(gè)循環(huán)體中某個(gè)數(shù)組元素只被訪問一次，則時(shí)間局部性就差。假定某機(jī)主存空間大小1gb，按字節(jié)編址。cache的數(shù)據(jù)區(qū)（即不包括標(biāo)記、有效位等存儲(chǔ)區(qū)）有64kb，塊大小為128字節(jié)，采用直接映射和全寫（write-through）方式。請問：（1）主存地址如何劃分？要求說明每個(gè)字

19、段的含義、位數(shù)和在主存 地址中的位置。（2）cache的總?cè)萘繛槎嗌傥唬繀⒖即鸢福海?）主存空間大小為1gb，按字節(jié)編址，說明主存地址為30位。cache 共有 64kb/128b=512 行，因此，行索引（行號(hào)）為9位；塊大小128字節(jié)，說明塊內(nèi)地址為7 位。因此，30位主存地址中，高14位為標(biāo)志（tag）；中間9位為 行索引；低7位為塊內(nèi)地址。（2）因?yàn)椴捎弥苯佑成?，所以cache中無需替換算法所需控制位， 全寫方式下也無需修改（dirty）位，假定某計(jì)算機(jī)的cache共16行，開始為空，塊大小為1個(gè)字， 采用直接映射方式。cpu執(zhí)行某程序時(shí)，依次訪問以下地址序列：2, 3, 11, 16

20、, 21, 13, 64, 48, 19，11, 3, 22, 4, 27, 6和11。要求：（1）說明每次訪問是命中還 是缺失，試計(jì)算訪問上述地址序列的命中率。主存塊號(hào)=字號(hào)。因此，映射公式為：cache行號(hào)=主存塊號(hào)mod 16 =字號(hào)mod 16。開始cache為空，所以第一次都是miss, 以下是映射關(guān)系（字號(hào)-cache行號(hào)）和命中情況。2-2: miss, 3-3: miss, 11-11: miss, 16-0: miss, 21-5: miss, 13-13: miss, 64-0: miss、replace, 48-0: miss、replace, 19-3: miss、re

21、place, 11-11: hit, 3-3: miss、replace, 22-6: miss, 4-4: miss, 27-11: miss、replace, 6-6: miss、replace, 11-11: miss、replaceo 只有一次命中！（2） cache采用直接映射方式，數(shù)據(jù)區(qū)容量不變，為16個(gè)字，每 塊大小為4個(gè)字，所以，cache共有4行；主存被劃分為4個(gè)字/塊，所以，主存塊號(hào)=字號(hào)/4。因此， 映射公式為：cache行號(hào)=主存塊號(hào)mod 4 =字號(hào)/4 mod 4。以下是映射關(guān)系（字號(hào)-主存塊號(hào)-cache行號(hào)）和命中情況。2-0-0: miss, 3-0-0: h

22、it, 11-2-2: miss, 16-4-0: miss、replace,5-1、13-3-3: miss，64-16-0、48-12-0、19-4-0: miss, replace, 11-2-2: hit,3-0-0: miss、replace,5-1: hit,4-1-1: miss、replace,27-6-2: miss、replace,6-1- 1: hit,11-2-2: miss、replace。命中4次。由此可見，塊變大后，能有效利用訪問的空間局部性，從而使命中 率提高！假定數(shù)組元素在主存按從左到右的下標(biāo)順序存放。試改變下列函 數(shù)中循環(huán)的順序，使得其數(shù)組元素的訪問與排列順序一致，并說明為什么修改后的程序比原來的程序執(zhí) 行時(shí)間短。int sum_array ( int annn) ( int i, j, k, sum=0; for (i=0; i n; i+) for (j=0; j n; j+) for (k=0;