微型計算機(jī)原理及應(yīng)用：第2章 微處理器

1、第2章 微處理器21 微處理器22 8086/8088微處理器23 8086指令系統(tǒng)和匯編語言24 飛速發(fā)展CPU本章學(xué)習(xí)目標(biāo) 8086/8088CPU的組成、引腳功能和工作模式。時序基本概念。 微處理器的發(fā)展歷程，主流CPU及其最新技術(shù)。 返回本章首頁2.1 微處理器概述2.1.1 CPU的基本概念和組成2.1.2 CPU主要技術(shù)參數(shù)2.1.3 CPU主流技術(shù)術(shù)語淺析 返回本章首頁2.1.1 CPU的基本概念和組成微處理器（Micro Processing Unit），即微型化的中央處理器。中央處理器CPU的英文全稱是Central Processing Unit。早期微處理器以MPU表示，

2、以區(qū)別于大型主機(jī)的多芯片CPU。但現(xiàn)在已經(jīng)不加區(qū)分，都用CPU表示。 返回本節(jié)2.1.2 CPU主要技術(shù)參數(shù)1位、字節(jié)和字長 2CPU外頻 3前端總線（FSB）頻率 4CPU主頻4CPU主頻 5L1和L2 Cache的容量和速率 返回本節(jié)2.1.3 CPU主流技術(shù)術(shù)語淺析 1流水線技術(shù) 2超流水線和超標(biāo)量技術(shù) 3亂序執(zhí)行技術(shù) 4分支預(yù)測和推測執(zhí)行技術(shù) 5指令特殊擴(kuò)展技術(shù) 返回本節(jié)2.2 8086/8088微處理器2.2.1 8086的編程結(jié)構(gòu)2.2.2 8086的工作模式和引腳功能2.2.3 8086的系統(tǒng)組成2.2.4 8086的總線時序返回本章首頁2.2.1 8086的編程結(jié)構(gòu) 1總線接口

3、部件 (BIU) 2執(zhí)行部件EU 3“流水線”結(jié)構(gòu) 4通用寄存器的用法 5標(biāo)志寄存器圖2-1 8086的編程結(jié)構(gòu)圖1總線接口部件 (BIU) 總線接口部件由下列各部分組成： （1）4個段地址寄存器；CS16位的代碼段寄存器； DS16位的數(shù)據(jù)段寄存器； ES16位的擴(kuò)展段寄存器； SS16位的堆棧段寄存器； （2）16位的指令指針寄存器IP； （3）20位的地址加法器； （4）6字節(jié)的指令隊列緩沖器。執(zhí)行部件的功能就是負(fù)責(zé)從指令隊列取指令并執(zhí)行。從編程結(jié)構(gòu)圖可見，執(zhí)行部件由下列幾個部分組成： （1）4個通用寄存器，即AX、BX、CX、DX； （2）4個專用寄存器： （3）標(biāo)志寄存器FR； （4

4、）算術(shù)邏輯單元ALU。 2執(zhí)行部件EU 3“流水線”結(jié)構(gòu) 總線接口部件BIU和執(zhí)行部件EU并不是同步工作的，兩者的動作管理遵循如下原則： 每當(dāng)8086的指令隊列中有2個空字節(jié)，BIU就會自動把指令取到指令隊列中。而同時EU從指令隊列取出一條指令，并用幾個時鐘周期去分析、執(zhí)行指令。當(dāng)指令隊列已滿，而且EU對BIU又無總線訪問請求時，BIU便進(jìn)入空閑狀態(tài)。在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時，指令隊列中的原有內(nèi)容被自動清除。表2-1 寄存器的隱含用法4通用寄存器的用法圖2-2 標(biāo)志寄存器結(jié)構(gòu)圖標(biāo)志寄存器（Flag Register）共有16位，其中7位未用。標(biāo)志寄存器內(nèi)容如圖2-2所示：（1）條件標(biāo)志（2

5、）控制標(biāo)志 5標(biāo)志寄存器返回本節(jié) 2.2.2 8086的工作模式和引腳功能1最小工作模式 2最大工作模式 38086CPU的引腳信號 1最小工作模式 由圖2-3可知，在8086的最小模式中，硬件連接上有如下幾個特點：（1）MN/ 引腳接+5V，決定了8086工作在最小模式。（2）有一片8234A，作為時鐘發(fā)生器。（3）有三片8282或74LS373，用來作為地址鎖存器。（4）當(dāng)系統(tǒng)中所連接的存儲器和外設(shè)比較多時，需要增加系統(tǒng)數(shù)據(jù)總線的驅(qū)動能力，這時，可選用兩片8286或74LS245作為總線收發(fā)器。圖2-3 8086CPU最小模式下的典型配置2最大工作模式 由圖2-4可知，最大模式配置和最小模

6、式配置有一個主要的差別： 最大模式下多了8288總線控制器。 圖2-4 8086CPU最大工作模式下的典型配置38086CPU的引腳信號8086CPU采用雙列直插式的封裝形式，具有40條引腳，見圖2-5。它采用分時復(fù)用的地址/數(shù)據(jù)總線，所以有一部分引腳具有雙重功能，即在不同時鐘周期內(nèi)，引腳的作用不同。圖2-5 8086的引腳信號（括號中為最大模式下的名稱）返回本節(jié)2.2.3 8086的系統(tǒng)組成18086的存儲體結(jié)構(gòu) 28086存儲器的分段結(jié)構(gòu) 38086存儲器的邏輯地址與物理48086存儲器20位物理地址的形成 18086的存儲體結(jié)構(gòu) 表2-3 BHE和A0的意義圖2-6 8086系統(tǒng)的存儲結(jié)

7、構(gòu)28086存儲器的分段結(jié)構(gòu) 8086 CPU中有四個段寄存器：CS，DS，SS和ES，這四個段寄存器存放了CPU當(dāng)前可以尋址的四個段的基值，也即可以從這四個段寄存器規(guī)定的邏輯段中存取指令代碼和數(shù)據(jù)。一旦這四個段寄存器的內(nèi)容被設(shè)定，就規(guī)定了CPU當(dāng)前可尋址的段，如圖2-7所示。圖2-7 當(dāng)前可尋址的存儲器段（堆棧段和附加段重疊）38086存儲器的邏輯地址與物理8086 CPU中的每個存儲元在存儲體中的位置都可以使用實際地址和邏輯地址來表示。CPU訪問存儲器時，要形成20位的物理地址，即先找到某段，再找到該段內(nèi)的偏移量。換句話說，CPU是以物理地址訪問存儲器的，如圖2-8所示。圖2-8 邏輯地址

8、與物理地址的關(guān)系48086存儲器20位物理地址的形成 在存儲段劃分時，段內(nèi)地址是連續(xù)的，段與段之間是相互獨(dú)立的。每個段的起始地址稱段的基址，段基址必須是能被16整除的那些地址，即20位的段基址的低四位應(yīng)當(dāng)是0000。由于段起始地址的低四位為0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四個：CS、DS、ES、SS。返回本節(jié)2.2.4 8086的總線時序1讀周期的時序 2寫周期的時序 1讀周期的時序（圖2-9） 圖2-9 8086讀總線周期一個基本的讀周期一般包含如下幾個狀態(tài)：T1狀態(tài)： T2狀態(tài)： T3狀態(tài)： Tw狀態(tài)： T4狀態(tài)： 2寫周期的時序（圖2-1

9、0） 圖2-10 8086寫總線周期返回本節(jié) 2.3 8086指令系統(tǒng)和匯編語言2.3.1 尋址方式2.3.2 8086的指令系統(tǒng)2.3.3 匯編語言程序設(shè)計返回本章首頁2.3.1 尋址方式1操作數(shù)的尋址方式 2轉(zhuǎn)移地址的尋址方式1操作數(shù)的尋址方式 （1）立即尋址 （2）寄存器尋址 （3）直接尋址 （4）寄存器間接尋址 （5）寄存器相對尋址方式 （6）基址變址尋址方式 （7）相對基址變址尋址方式 （1）立即尋址 例如：MOV AX，1234H ；十六進(jìn)制數(shù)1234H送入AX。如圖2-11所示。（2）寄存器尋址 操作數(shù)存放在指令規(guī)定的寄存器中，對于16位操作數(shù)，寄存器可以是AX，BX，CX，DX

10、，SI，DL，SP或BP；而對8位操作數(shù)，寄存器可以是AH，AL，BH，BL，CH，CL，DH或DL。例如：MOV AX，BX ；將寄存器BX的內(nèi)容送入AX中。如圖2-12所示。（3）直接尋址 例如：MOV AL，DS:2000H ；將邏輯地址為DS:2000單元內(nèi)的字節(jié)送入AL。若段基址DS=4000H，則段起始物理地址為4000H左移4位，即40000H，此指令將數(shù)據(jù)段中物理地址為42000H 單元的內(nèi)容56H傳至AL寄存器。如圖2-13所示。（4）寄存器間接尋址 例如：MOV AX，BX ；BX內(nèi)容為有效地址EA（偏移量）。若DS=4000H，BX=100H，此指令將物理地址40100H

11、 單元的內(nèi)容傳至AL寄存器（段基地址同樣為40000H）。如圖2-14所示。（5）寄存器相對尋址方式 例如：MOV AL，BX+5；若DS=6000H，BX=2000H，BX的內(nèi)容加上8位位移量05H作為操作數(shù)的有效地址。傳送數(shù)據(jù)段中的一個字節(jié)到AL中。如果使用BP，則隱含地表示操作數(shù)存放在堆棧段中。如圖2-15所示。（6）基址變址尋址方式 例如：MOV AX，BX+SI；BX的內(nèi)容與SI的內(nèi)容之和作為操作數(shù)的有效地址。傳送數(shù)據(jù)段中的一個字。如圖2-16所示。（7）相對基址變址尋址方式 例如：MOV AH，BX+DI+1234H ；BX的內(nèi)容加上DI的內(nèi)容再加上位移量1234H作為操作數(shù)的有效

12、地址。如圖2-17所示。2轉(zhuǎn)移地址的尋址方式 （1）段內(nèi)直接尋址 （2）段內(nèi)間接方式 （3）段間直接尋址 （4）段間間接方式 （1）段內(nèi)直接尋址 段內(nèi)直接尋址方式也稱為相對尋址方式，轉(zhuǎn)移的目標(biāo)地址是當(dāng)前IP內(nèi)容和一個8位或16位的位移量之和，這個位移量才是指令代碼的一部分，所以叫相對尋址。如圖2-18所示 （2）段內(nèi)間接方式 這種方式也是在段內(nèi)，其轉(zhuǎn)移的目標(biāo)地址是寄存器或存儲單元的內(nèi)容，即以寄存器或存儲器單元內(nèi)容來更新IP的內(nèi)容，所以是絕對偏移量，注意和段內(nèi)直接方式的相對偏移量的區(qū)別。若目標(biāo)地址為存儲單元內(nèi)容，則該存儲單元本身可由上述與存儲器操作數(shù)有關(guān)的任何尋址方式尋址，只是它里面的內(nèi)容為新的

13、IP值。如圖2-19所示。（3）段間直接尋址 這種方式用于段間轉(zhuǎn)移，目標(biāo)地址的段基值（CS）和偏移地址（IP）都是指令碼的組成部分，用來更新當(dāng)前CS和IP。如圖2-20所示。（4）段間間接方式 這種方式同樣用于段間轉(zhuǎn)移，只不過當(dāng)前CS和IP由存儲器中連續(xù)的兩個字更新，低位地址的字更新IP，高位地址的字更新CS，存放新IP和CS的存儲單元地址由前述存儲器操作數(shù)的尋址方式?jīng)Q定。見圖2-21所示。例如：JMP DWORD PTR INTER+BX ；取DS段中偏移為INTER+BX處的雙字作為新的CS和IP。返回本節(jié)2.3.2 8086的指令系統(tǒng)1數(shù)據(jù)傳送類2算術(shù)運(yùn)算類3邏輯運(yùn)算與移位指令4字符串處

14、理5控制轉(zhuǎn)移指令6處理器控制指令1數(shù)據(jù)傳送類（1）通用數(shù)據(jù)傳送指令這種指令共5條，如表2-4所示。 （2）輸入/輸出指令（3）目標(biāo)地指傳送指令這組指令包括三條指令，如表2-5所示。（4）標(biāo)志位傳送指令表2-4 通用數(shù)據(jù)傳送指令格式表2-5 目標(biāo)地址傳送指令格式2算術(shù)運(yùn)算類 （1）加法指令 （2）減法指令 （3）乘法指令 （4）除法指令 3邏輯運(yùn)算與移位指令 （1）邏輯運(yùn)算指令 （2）移位與循環(huán)移位指令 表2-6 邏輯運(yùn)算指令格式4字符串處理8086/8088指令系統(tǒng)為文本處理提供了一組強(qiáng)有力的指令（字符串處理指令），對一系列含有字母數(shù)字代碼的字節(jié)（也稱字符串）進(jìn)行處理，例如傳送、比較、查找、插

15、入、刪除等，字符串指令為這些處理提供了很大方便。字符串指令的尋址方式只用隱含尋址，源串固定使用SI，目的串固定使用DI。5控制轉(zhuǎn)移指令（1）轉(zhuǎn)移指令，分為無條件轉(zhuǎn)移指令和條件轉(zhuǎn)移指令； （2）循環(huán)指令； （3）過程調(diào)用與返回指令； （4）中斷與返回指令。6處理器控制指令主要包括標(biāo)志處理指令7條和其他處理器控制指令5條。詳細(xì)內(nèi)容同樣參見指令一覽表。返回本節(jié)2.3.3 匯編語言程序設(shè)計1匯編語言指令 2匯編語言基本語法3匯編語言程序結(jié)構(gòu) 4標(biāo)準(zhǔn)匯編語言程序框架1匯編語言指令 8086匯編語言中，有多種偽指令，包括： 數(shù)據(jù)定義偽指令； 結(jié)構(gòu)定義偽指令； 記錄定義偽指令； 段定義偽指令； 程序終結(jié)偽指

16、令； 過程定義偽指令； 訪問外部標(biāo)識符偽指令； 宏操作偽指令。 2匯編語言基本語法（1）ASM-86的字符集 （2）關(guān)鍵字 （3）語句 （4）表達(dá)式 （5）指令性語句中的操作數(shù) 3匯編語言程序結(jié)構(gòu) 匯編語言源程序是由語句序列組成的，語句序列應(yīng)包括： 數(shù)據(jù)（程序要處理的對象）； 處理數(shù)據(jù)的實體； 承上啟下的記錄。8086/8088 微處理器系統(tǒng)的存儲結(jié)構(gòu)是分段式訪問結(jié)構(gòu)，這種結(jié)構(gòu)是程序運(yùn)行的基礎(chǔ)，因此，8086/8088 匯編語言程序必須具備： 代碼段（處理數(shù)據(jù)的對象） 數(shù)據(jù)段（定義加工處理對象） 堆棧段 4標(biāo)準(zhǔn)匯編語言程序框架通常，一個源程序都有大體相同的結(jié)構(gòu)或框架，下面給出一個源程序的框架結(jié)

17、構(gòu)，該程序是在PC-DOS環(huán)境下運(yùn)行的。;定義堆棧段STACK_SEGSEGMENT PARA STACK STACK ;定義堆棧深度與堆棧段變量STACK_SEGENDS;定義數(shù)據(jù)段DATA_SEGSEGMENT PARA PUBLIC DATA ;定義變量DATA_SEGENDS;定義代碼段CODE_SEGSEGMENT PARA PUBLIC CODEMAINPROC FARASSUME CS:CODE_SEG, DS:DATA_SEGASSUME SS:STACK_SEGSTART:PUSH DSMOV AX,0PUSH AXMOV AX,DATA_SEGMOV DS,AX ;主過程內(nèi)

18、容RETMAINENDPPROC_APROC NEAR ;子過程A內(nèi)容，A為主過程調(diào)用PROC_AENDP ;其他過程內(nèi)容CODE_SEGENDSEND START 圖2-22 DOS下內(nèi)存的分配示意圖返回本節(jié)2.4 飛速發(fā)展的CPU2.4.1 輝煌的歷程2.4.2 潮流和未來返回本章首頁2.4.1 輝煌的歷程1Pentium前時代2Pentium時代3Pentium后時代返回本節(jié)2.4.2 潮流和未來 1奔騰4的時代 2走近64位CPU1奔騰4的時代 2000年下半年，Intel推出了代號Willamette的處理器，它是英特爾IA-32 CPU家族中最新的成員，也是英特爾P6系列的終結(jié)者。

19、這就是Pentium IV（P4）。P4 CPU基于新的32位微結(jié)構(gòu)，在許多方面超過了奔騰/等上兩代的IA-32 CPU。 NetBurst微架構(gòu)是Pentinum 4處理器的基石。這里解釋一下處理器的架構(gòu)與微架構(gòu)：處理機(jī)的架構(gòu)指的是指令集、寄存器和程序員公用的內(nèi)存駐留的數(shù)據(jù)結(jié)構(gòu)，它們在處理器的發(fā)展進(jìn)程中得到繼承和增強(qiáng)。處理機(jī)的微架構(gòu)指的是處理機(jī)架構(gòu)在硅片上的實現(xiàn)。 NetBurst微架構(gòu)特點細(xì)節(jié)：超流水線技術(shù)： 執(zhí)行追蹤C(jī)ache： 快速執(zhí)行引擎REE： 400MHz 系統(tǒng)總線： 先進(jìn)的動態(tài)執(zhí)行： 流式SIMD擴(kuò)充2（SSE2）： 圖2-23 Pentium IV 處理器及搭配的RDRAM內(nèi)存條2走近64位CPU64位處理器針對的主要對象是目前對32位系統(tǒng)感覺受限制的用戶。一些用來設(shè)計汽車、衛(wèi)星以及一些其他的非常復(fù)雜的產(chǎn)品的MCAD軟件（機(jī)械計算機(jī)輔助設(shè)計軟件）將通過64位系統(tǒng)得到不少的性能提升。另外，超大規(guī)模的數(shù)據(jù)庫軟件也由于64位的大內(nèi)存尋址區(qū)域而獲得不少優(yōu)勢。可見其企業(yè)級應(yīng)用是相當(dāng)廣泛的。 Intel的64位結(jié)構(gòu)叫做IA-64。目前，Intel同時推出了Pentium 4以及Intel第一個從IA-32到IA-64架構(gòu)轉(zhuǎn)換的產(chǎn)品Itanium。 圖2-24 Intel的64位CPUItanium（1）IA-64架構(gòu)的特點 1）更改現(xiàn)有工業(yè)標(biāo)