微型計(jì)算機(jī)技術(shù)：第2章-1 8086處理器結(jié)構(gòu)

1、第二章 微處理器系統(tǒng)結(jié)構(gòu)2.1 微處理器基本功能和結(jié)構(gòu)2.2 微處理器主要性能指標(biāo)2.3 INTEL8086/8088微處理器2.4 8086/8088微處理器基本時(shí)序2.5 INTEL80X86微處理器2.6 80X86 32位編程結(jié)構(gòu)*2.1 微處理器基本功能和結(jié)構(gòu) 微處理器是微型計(jì)算機(jī)的核心部件，也稱為中央處理單元，簡稱CPU（Central Processing Unit）。它負(fù)責(zé)微型計(jì)算機(jī)中各部件的協(xié)調(diào)，完成指令的執(zhí)行和數(shù)據(jù)處理工作。其主要功能包括：指令控制：指令執(zhí)行順序操作控制：各部件功能協(xié)調(diào)時(shí)序控制：各信號時(shí)序數(shù)據(jù)加工：算術(shù)/邏輯運(yùn)算微處理器基本結(jié)構(gòu) 微處理器基本結(jié)構(gòu)包括控制器、

2、運(yùn)算器、寄存器組等部件。運(yùn)算器ALU（Arithmetic Logic Unit）：計(jì)算機(jī)的核心功能部件，主要負(fù)責(zé)算術(shù)、邏輯運(yùn)算等數(shù)據(jù)加工功能?？刂破鰿U（Control Unit）：計(jì)算機(jī)的指揮控制中心，負(fù)責(zé)按照一定順序自動讀取程序中的指令，將指令譯碼后產(chǎn)生相應(yīng)控制信號，控制各部件協(xié)同工作。寄存器組RS（Register Set）：是CPU中暫存數(shù)據(jù)和指令的邏輯部件，用于臨時(shí)存放數(shù)據(jù)或地址。除此以外，微處理器常常還包括一定的高速緩存部件。2.2 微處理器的主要性能指標(biāo)微處理器的性能對微型計(jì)算機(jī)系統(tǒng)起著舉足輕重的影響，微型計(jì)算機(jī)的很多性能指標(biāo)都與微處理器性能直接相關(guān)。 微處理器的主要性能指標(biāo)包

3、括：工作頻率處理器字長前端總線速度地址總線寬度數(shù)據(jù)總線寬度高速緩沖容量和級數(shù)生產(chǎn)工藝等工作頻率：包括主頻、外頻、倍頻。主頻是微處理器的工作頻率，反映微處理器工作節(jié)奏的快慢；外頻是指系統(tǒng)總線的工作頻率，它反映外部設(shè)備的工作速度；倍頻是指微處理器工作頻率對系統(tǒng)總線工作頻率的倍數(shù)。三者之間的關(guān)系可以用下式表示： 主頻外頻倍頻處理器字長：反映微處理器單次數(shù)據(jù)處理能力，字長越長表示單次處理數(shù)據(jù)能力越強(qiáng)。前端總線速度（FSB）：前端總線指主板芯片組中的北橋芯片與CPU之間傳輸數(shù)據(jù)的通道，因此也稱為CPU的外部總線。 它反映CPU與內(nèi)存和顯示部件之間交換數(shù)據(jù)的能力，前端總線速度越快，CPU與外界交換信息的能

4、力越好，有利于提高整體處理速度。地址總線寬度：描述微處理器可以訪問物理存儲空間的重要指標(biāo)。微處理器通過地址總線表達(dá)其訪問數(shù)據(jù)所在的地址，地址總線越多則表示該微處理器可以給出的物理地址數(shù)越多，可以連接的物理內(nèi)存就越大。 數(shù)據(jù)總線寬度：描述微處理器與外界交換數(shù)據(jù)能力的一個(gè)重要指標(biāo)。微處理器每一根數(shù)據(jù)線表示一個(gè)比特?cái)?shù)據(jù)，數(shù)據(jù)線越多則表示每一次與外界交換的數(shù)據(jù)位數(shù)就越多，相對交換速度就越快。高速緩存容量和級數(shù)：高速緩存（Cache）是設(shè)置在微處理器內(nèi)部的一種存儲器。由于其存取速度要比內(nèi)存高一個(gè)數(shù)量級，可以達(dá)到與微處理器部件同頻的工作速度，因此利用高速緩存可以提高處理器的工作效率。Cache根據(jù)速度和位

5、置不同可分一級（L1）、兩級（L2）或三級L3）。生產(chǎn)工藝：不同的生產(chǎn)工藝對CPU的功耗和工作頻率有較大影響，生產(chǎn)工藝越先進(jìn)CPU功耗越低，工作頻率越高。其它性能指標(biāo)：包括特殊指令擴(kuò)展、超線程、流水線、亂序執(zhí)行、動態(tài)執(zhí)行，以及新一代CPU的雙核、多核技術(shù)等體系結(jié)構(gòu)方面的技術(shù)。而且體系結(jié)構(gòu)對現(xiàn)代微處理器性能的影響已經(jīng)超過制造工藝對計(jì)算機(jī)性能的影響，成為現(xiàn)代微處理器設(shè)計(jì)的重要技術(shù)指標(biāo)。2.3 INTEL8086/8088微處理器2.3.1 Intel 8086/8088 CPU的基本特點(diǎn)基本性能：工作頻率：510MHz字長：16位地址總線寬度：20位數(shù)據(jù)總線寬度：16位（8086），8位（8088

6、）生產(chǎn)工藝：3m，2.9萬個(gè)晶體管工作電壓：5V封裝：40腳，雙列直插式(DIP) 將取指令部件與執(zhí)行指令部件分開，使它們可以并行工作，從而實(shí)現(xiàn)并行流水線，提高系統(tǒng)運(yùn)行速度； 對內(nèi)存空間分段管理，利用16位段基址和16位段內(nèi)偏移地址實(shí)現(xiàn)對1MB空間的尋址； 設(shè)有兩種工作模式，分別支持單處理器工作和多處理器工作； 基本指令執(zhí)行時(shí)間為0.3s0.6s。主要特點(diǎn)：2.3.2 8086/8088微處理器組成結(jié)構(gòu)由兩個(gè)功能部件構(gòu)成：執(zhí)行部件EU（Execution Unit ），主要實(shí)現(xiàn)指令和數(shù)據(jù)處理功能總線接口部件BIU（Bus Interface Unit ），主要實(shí)現(xiàn)與外界交換數(shù)據(jù)的功能執(zhí)行部件E

7、U、總線接口部件BIU。AHALBHBLCHCLDHDLSPBPSIDICSDSSSESIP124653標(biāo)志寄存器總線控制邏輯指令隊(duì)列EU控制ALU地址加法器BIU單元EU單元AXBXCXDX內(nèi)存接口算術(shù)邏輯單元（ALU）：用于算術(shù)、邏輯運(yùn)算功能。標(biāo)志寄存器FLAG：用于存放一個(gè)CPU的狀態(tài)或控制標(biāo)志。反映CPU最近一次運(yùn)算結(jié)果的一些狀況。數(shù)據(jù)暫存寄存器：協(xié)助ALU完成運(yùn)算，暫存參加運(yùn)算的數(shù)據(jù)，如從內(nèi)存讀入的數(shù)據(jù)。通用寄存器：用于存放參與運(yùn)算的數(shù)據(jù)或數(shù)據(jù)在內(nèi)存中的偏移地址。EU控制電路：負(fù)責(zé)接收從BIU指令隊(duì)列中取來的指令，經(jīng)指令譯碼后形成定時(shí)控制信號，對EU各部件實(shí)現(xiàn)特定的控制操作。 EU中

8、各部件功能如下：指令隊(duì)列緩沖器：存放最多6字節(jié)的指令，按“先進(jìn)先出”原則進(jìn)行存取操作。地址加法器：完成20位物理地址計(jì)算。段地址寄存器：用于存放段的基地址值。指令指針寄存器IP：指令指針寄存器用于存放BIU要取出的下一條指令的偏移地址?？偩€控制電路與內(nèi)部通信寄存器：總線控制電路用于產(chǎn)生外部總線操作時(shí)的相關(guān)控制信號；內(nèi)部通信寄存器用于暫存總線接口單元BIU與執(zhí)行單元EU之間交換的信息。BIU中各部件的功能如下：EU與BIU并行執(zhí)行的優(yōu)勢 假設(shè)計(jì)算機(jī)處理數(shù)據(jù)的過程簡化為取指和執(zhí)行兩個(gè)步驟組成，如果微處理器只有一個(gè)功能部件，則完成一系列指令的過程可描述如下：CPU取指令1執(zhí)行1取指令2執(zhí)行2取指令3

9、執(zhí)行3系統(tǒng)總線忙空閑忙空閑忙空閑 如果將微處理器的功能分為EU和BIU兩個(gè)部件，分別完成取指令和執(zhí)行指令的操作，雖然單個(gè)指令仍然需要取指令再執(zhí)行，但從指令流角度看，取指令和執(zhí)行指令可以同時(shí)進(jìn)行 ：BIU取指1取指2取指3取指4取指5取指6EU執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5系統(tǒng)總線忙忙忙忙忙忙 很顯然，采用兩個(gè)功能部件獨(dú)立運(yùn)行時(shí)，效率比單個(gè)部件提高了近一倍！2.3.3 8086/8088微處理器的寄存器結(jié)構(gòu)1. 通用寄存器 8086微處理器中有8個(gè)通用寄存器，每個(gè)寄存器長度為16位，用于存放數(shù)據(jù)或地址，8個(gè)通用寄存器分別是： 累加器AX（AHAL）Accumulator 基址寄存器BX（BHBL

10、）Base 計(jì)數(shù)寄存器CX（CHCL）Counter 數(shù)據(jù)寄存器DX（DHDL）Data 堆棧指針寄存器SPStack Pointer 基址指針寄存器BPBase Pointer 源變址寄存器SISource Index 目的變址寄存器DIDestination Index2. 段寄存器 8086具有20位地址線，可以尋址1MB的存儲空間，但在8086微處理器中所有寄存器都只有16位長，也就不可能從寄存器中直接得到20位的地址。因此8086采用了分段式的管理模式管理存儲空間。 分段地址采用“16位段地址：16位偏移量”的模式表示一個(gè)20位的地址，存放段地址的寄存器稱為段寄存器，8086中有4個(gè)

11、段寄存器：代碼段寄存器CSCode Segment數(shù)據(jù)段寄存器DSData Segment堆棧段寄存器SSStack Segment附加段寄存器ESExtra Segment8086存儲器的分段管理存儲器的物理地址 8086微處理器以字節(jié)為最小基本存儲單元進(jìn)行順序編址。地址共有20位，即可以訪問1M個(gè)地址空間(220=1024K=1M),其地址編號從00000H到FFFFFH，稱為物理地址。存儲器的邏輯地址 為了便于使用和管理，8086微處理器的1M地址空間，被分為若干段，每一段是一個(gè)小于等于216=64K的連續(xù)存儲空間。采用段地址：偏移地址的方式表示，稱為邏輯地址。 如，邏輯地址2000H:

12、0100H 邏輯地址中段地址表示段的起始地址，是該段的最低地址。而偏移地址表示相對于起始地址的距離。20位地址排列的規(guī)律（用16進(jìn)制數(shù)表示）每行16個(gè)地址，即16個(gè)存儲單元。 一共有10000H行，即0000-FFFFH行，即65536行 每一行的首地址都是16的倍數(shù)，即能被16整除。每一行首地址的末尾為0。是能被16整除的特征。存儲器的分段 8086/8088 CPU的指令指針I(yè)P和堆棧指針SP都是16位的寄存器，故只能直接尋址64K的地址空間。8086/8088有20根地址線，它允許尋址1MB的存儲空間。在8086/8088系統(tǒng)中，1MB存儲空間被劃分為若干個(gè)邏輯段，每一段的大小，可能從1

13、個(gè)字節(jié)開始任意遞增，如100個(gè)字節(jié)、1000個(gè)字節(jié)等，直至最多可包含64KB長的連續(xù)存儲單元。每個(gè)段的20位起始地址（又叫段基址） ，是一個(gè)能被16整除的數(shù)（即最后4位為0），它可以通過用軟件在段寄存器中裝入16位段地址來設(shè)置。注意：段地址是20位段基址的前16位。 8086同時(shí)可有4個(gè)段被激活（稱當(dāng)前段）。它們是代碼段、數(shù)據(jù)段、堆棧段、附加段。其段地址分別保存于CS，DS，SS，ES中。分段要求：1保持16個(gè)字節(jié)或其整數(shù)倍為段地址間距。216位段寄存器表示段基址。段寄存器加1實(shí)際上存儲器地址加16。3段可連續(xù)、分散、重迭。代碼段00000H00001HFFFFFHFFFFEH數(shù)據(jù)段堆棧段附加

14、段CSESSSDS可以表示為0100H：0023HPA= 0100H10H+0023H =01023H偏移23H偏移03H也可表示為0102H：0003HPA= 0102H10H+0003H =01023H00000H00001HFFFFFHFFFFEHXX01023H01000H01001H01002H01022H01021H01020H0100H：0000H0102H：0000H0102H：0001H0100H：0001H【例】對于物理地址01023H單元 邏輯地址（LA）與物理地址（PA）的轉(zhuǎn)換需要作如下計(jì)算： 20位物理地址(PA)=（16位段地址）16（16位偏移地址） 注意：每個(gè)單

15、元的物理地址是唯一的，但它對應(yīng)的邏輯地址是不唯一的。即一個(gè)物理地址可以對應(yīng)多個(gè)邏輯地址。或者說多個(gè)邏輯地址對應(yīng)于一個(gè)物理地址。3控制寄存器 8086微處理器中有2個(gè)用于控制目的的寄存器，一個(gè)是指令指針寄存器IP（Instruction Pointer），另一個(gè)是標(biāo)志寄存器FLAG（PSW，Program Status Word）。 IP用于保存微處理器下一條待執(zhí)行指令的地址（偏移量，或稱偏移地址） 標(biāo)志寄存器FLAG保存了兩組狀態(tài)信息，一組是微處理器當(dāng)前的運(yùn)行狀態(tài)稱為控制標(biāo)志；另一組是微處理器執(zhí)行上一條指令后的結(jié)果信息，稱為狀態(tài)標(biāo)志。TFDFIFOFSFZFAFPFCF控制標(biāo)志狀態(tài)標(biāo)志跟蹤狀態(tài)

16、標(biāo)志：標(biāo)示CPU運(yùn)行結(jié)果的狀態(tài)。結(jié)果為零、為負(fù)、產(chǎn)生進(jìn)位或借位等。半進(jìn)位奇偶進(jìn)位零符號溢出中斷方向控制標(biāo)志：控制CPU的運(yùn)行狀態(tài)。標(biāo)志位名稱說明功能類別CF(Carry Flag)進(jìn)位標(biāo)志CF=1最高位產(chǎn)生進(jìn)位或借位；CF=0最高位無進(jìn)位或借位；表示數(shù)值運(yùn)算結(jié)果是否產(chǎn)生進(jìn)位或借位狀態(tài)標(biāo)志PF(Parity Flag)奇偶標(biāo)志PF=1低8位有偶數(shù)個(gè)1；PF=0低8位有奇數(shù)個(gè)1；檢查通信時(shí)傳送的數(shù)據(jù)是否正確AF(Auxiliary Carry Flag)輔助進(jìn)位標(biāo)志AF=1低4位有進(jìn)位或借位；AF=0低4位無進(jìn)位或借位；輔助進(jìn)行BCD碼運(yùn)算調(diào)整ZF(Zero Flag)零標(biāo)志ZF=1運(yùn)算結(jié)果為零；

17、ZF=0運(yùn)算結(jié)果不為零；判斷運(yùn)算結(jié)果是否為零或相等SF(Sign Flag)符號標(biāo)志SF=1運(yùn)算結(jié)果符號為負(fù)；SF=0運(yùn)算結(jié)果符號為正；利用運(yùn)算結(jié)果進(jìn)行數(shù)值判斷等OF(Overflow Flag)溢出標(biāo)志OF=1有符號數(shù)運(yùn)算產(chǎn)生溢出；OF=0運(yùn)算結(jié)果未溢出；有符號數(shù)運(yùn)算是否出錯(cuò)TF(Trap Flag)跟蹤標(biāo)志TF=1 CPU單步運(yùn)行；TF=0 CPU正常運(yùn)行；跟蹤程序進(jìn)行調(diào)試控制標(biāo)志IF(Interrupt Enable Flag)中斷允許標(biāo)志IF=1 CPU接受外部中斷；IF=0 CPU不接受外部中斷；控制可屏蔽中斷DF(Direction Flag)方向標(biāo)志DF=1操作地址遞減；DF=0

18、操作地址遞增?？刂浦噶畈僮鞣较騐cc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU2.3.4 8086微

19、處理器的引腳及功能 1、地址總線和數(shù)據(jù)總線 （1） AD0 AD15地址數(shù)據(jù)線 T1：為地址線，A0A15單向輸出三態(tài) T2T4：為數(shù)據(jù)線雙向三態(tài)，D0 D15（2）A19/S6A16/S3地址/狀態(tài)線，單向三態(tài) BHE/S7（3）2、控制總線Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S

20、2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPUMN/MX=0，最大工作模式 =1，最小工作模式 （1）MN/MX工作模式信號（2）NMI ，不可屏蔽中斷, 單向、輸入CPU不可以進(jìn)行屏蔽。執(zhí)行完本條指令后控制轉(zhuǎn)移到中斷服務(wù)程序。（如掉電等特殊情況）（3）INTR，可屏蔽中斷, 單向、輸入。只有當(dāng)IF=1時(shí)外設(shè)的中斷請求才可能被響應(yīng)。當(dāng)IF=0時(shí)所有的中斷申請均不能響應(yīng)。M/IOM/IO=0，選擇I/O端口=1，選擇存儲器存儲器、I/O端口選擇信號，單

21、向，輸出（4）讀操作有效信號，單向、輸出M/IO配合完成MEM和I/O讀操作RD（5）=0，讀I/O端口=0，讀存儲器RDRDM/IO=0=1與（6）CLK 主時(shí)鐘引入線4.77M10M為8088和8086的主時(shí)鐘。（7）RESET復(fù)位信號，單向、輸入（8）READY準(zhǔn)備好信號，單向、輸入Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOL

22、D(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU（10）GND、VCC VCC=+5V，GND=0V 電源的正負(fù)極。最小工作模式下的控制信號： TEST測試信號，單向、輸入。 （9）=0，寫I/O端口=0，寫存儲器WRWRM/IO=0=1寫操作有效信號，單向、輸出M/IO配合完成MEM和I/O寫操作WR（11）與INTA（12）可屏蔽中斷應(yīng)答信號，單向、輸出（13）ALE 地址鎖存信號 ，單向，輸出。 T1

23、 ： 鎖存AD0AD15上的地址信號，經(jīng)鎖存器得到A0A19地址總線。 Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLK

24、GND8086CPUDEN（14）數(shù)據(jù)允許 ，單向，輸出。 數(shù)據(jù)接收，外部至CPU數(shù)據(jù)發(fā)送，CPU至外部 DT/R=0=1數(shù)據(jù)收發(fā)信號 ，單向，輸出。（15）DT/R（16）HOLD總線請求，單向、輸入。 總線請求部件發(fā)出HOLD=1，產(chǎn)生一個(gè)總線請求。（17）HLDA總線應(yīng)答，單向、輸出。Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HO

25、LD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU最大工作模式下的控制信號： （1）QS0、QS1，指令隊(duì)列狀態(tài)，單向、輸出。QS1 QS0 0 0 無操作 0 1 第一字節(jié) 1 0 隊(duì)列空 1 1 后續(xù)字節(jié)Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S

26、61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU（2）機(jī)器周期狀態(tài)，輸出，三態(tài)S2、S1、S0 提供當(dāng)前總線機(jī)器狀態(tài)信號作為8288的輸入信號編碼，由8288輸出控制信號 0 0 0 中斷響應(yīng) 0 0 1 讀I/O 0 1 0 寫I/O 0 1 1 暫停 1 0 0 取指 1 0 1 讀存儲器 1 1

27、 0 寫存儲器 1 1 1 無效S2 S1 S0Vcc40AD1539A16/S338A17/S4373635BHE/S73433323130292827DEN(S0)26ALE(QS0)252423READY22RESET21A18/S5A19/S61234567891011121314151617181920MN/MXRDHLDA(RQ/GT1)HOLD(RQ/GT0)WR(LOCK)M/IO(S2)TESTINTA(QS1)DT/R(S1)AD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0GNDNMIINTRCLKGND8086CPU總線請求信號， 輸出、輸入。 （3）RQ/GT0RQ/GT1LOCK總線封鎖信號， 輸出。