嵌入式多核處理器

1、嵌入式多核處理器講 解：Y J-SC1多核處理器產(chǎn)生背景多核處理器性能優(yōu)點(diǎn)多核處理器簡(jiǎn)單結(jié)構(gòu)多核處理器未來(lái)發(fā)展內(nèi)容概要：2、飛思卡爾i.Mx6四核ARM處理器，主頻1.2GHz；、三星Aquila四核處理器，主頻1.2GHz； 、高通驍龍S4 APQ 8064四核處理器，主頻 1.5GHz；、NVIDIA（英偉達(dá)） Tegra 3四核處理器 ，主頻1.5GHz；幾種嵌入式多核處理器3 多核的產(chǎn)生背景：功耗問(wèn)題限制了單核處理器不斷提高性能的發(fā)展途徑，單核的主頻已接近極限，多核技術(shù)是提升處理器性能，同時(shí)降低功耗的最有效方式。 第一塊多核處理器ARM11 MPCore由ARM公司于2004年推出。一

2、、為什么要發(fā)展多核？4 與單核處理器相比，嵌入式多核處理器通過(guò)增加處理器個(gè)數(shù)而不是主頻來(lái)提升性能，實(shí)現(xiàn)了有高主頻、低功耗兩大優(yōu)點(diǎn)。多核體系結(jié)構(gòu)與多線程結(jié)構(gòu)對(duì)比： 單芯片多處理器(Chip multi-processors ，CMP)； 同時(shí)多線程(Simultaneous multithreading，SMT)； 二、嵌入式多核處理器性能優(yōu)勢(shì)5 從體系結(jié)構(gòu)來(lái)看，SMT比CMP對(duì)處理器資源利用率要高，在克服線延遲影響方面更具優(yōu)勢(shì)。 CMP相對(duì)SMT最大優(yōu)勢(shì)是設(shè)計(jì)的簡(jiǎn)潔性。同時(shí)SMT中多個(gè)線程對(duì)共享資源的爭(zhēng)用也會(huì)影響其性能，而CMP對(duì)共享資源的爭(zhēng)用要少得多，因此線程并行性較高時(shí)，CMP性能一般要優(yōu)

3、于SMT。 CMP（也指多核）采用單芯片多處理器核心結(jié)構(gòu)，使得CMP具有體積小、低通信延遲、設(shè)計(jì)和驗(yàn)證周期短、功耗低、成本低等優(yōu)點(diǎn)。6三、四核CMP簡(jiǎn)單物理結(jié)構(gòu)7支持嵌入式多核處理器的操作系統(tǒng) 由于單核芯片固有的缺陷，多核芯片的使用越來(lái)越廣泛，然而隨著硬件的迅猛發(fā)展，與多核芯片相配套的軟件的發(fā)展卻嚴(yán)重滯后。 并行計(jì)算是多核處理器系統(tǒng)的核心問(wèn)題 多核處理器如何提高各核心同時(shí)進(jìn)行指令級(jí)并行計(jì)算是一項(xiàng)極其重要的工作。嵌入式多核處理器關(guān)鍵問(wèn)題：8 隨著操作系統(tǒng)及應(yīng)用軟件對(duì)多核處理器的進(jìn)一步支持及優(yōu)化、芯片制造工藝的成熟、低功耗技術(shù)的發(fā)展等諸多因素，將推動(dòng)處理器多核化趨勢(shì)的進(jìn)一步彰顯。 應(yīng)用需求是嵌入式技術(shù)發(fā)展的根本動(dòng)力。目前，多核嵌入式處理器已成功應(yīng)用到醫(yī)療、航天、通信等多個(gè)領(lǐng)域，隨著應(yīng)用需求的不斷提高，多核架構(gòu)技術(shù)在未來(lái)一段時(shí)間內(nèi)仍然是嵌入式的重要技術(shù)支點(diǎn)