計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)1

1、GPU所采用的核心技術(shù)有硬件座標(biāo)轉(zhuǎn)換與光源、立方環(huán)境材質(zhì)貼圖 和頂點(diǎn)混合、紋理壓縮和凹凸映射貼圖、雙重紋理四像素256位渲染 引擎等。CPU和GPU的聯(lián)系都是計(jì)算機(jī)體系結(jié)構(gòu)中的重要部分超大規(guī)模集成電路元件 能夠完成浮點(diǎn)運(yùn)算功能GPU的設(shè)計(jì)目標(biāo)與CPU是不同的：CPU的微架構(gòu)是按照兼顧“指令并行執(zhí)行”和“數(shù)據(jù)并行運(yùn) 算”的思路而設(shè)計(jì)。CPU的大部分晶體管主要用于構(gòu)建控制電路和CacheCPU的5%是ALU，控制電路設(shè)計(jì)更加復(fù)雜CPU的內(nèi)存延遲是GPU的1/10GPU其實(shí)是由硬件實(shí)現(xiàn)的一組圖形函數(shù)的集合。GPU控制電路相對(duì)簡(jiǎn)單，而且對(duì)Cache的需求小，所以可以 把大部分的晶體管用于計(jì)算單元GPG

2、PU 的 40%是 ALUGPGPU的內(nèi)存帶寬是CPU的10倍12.除了網(wǎng)絡(luò)拓?fù)?、路由方法和性能評(píng)測(cè)外，片上網(wǎng)絡(luò)需要研究和解決的關(guān)鍵術(shù)還包 括新型網(wǎng)絡(luò)連接方法和結(jié)構(gòu)(例如光互連、無(wú)線互連等)、流控制、負(fù)載平衡與 服務(wù)質(zhì)量(QoS)、低功耗技術(shù)、專(zhuān)用/可配置片上網(wǎng)絡(luò)等。優(yōu)點(diǎn)：通過(guò)點(diǎn)對(duì)點(diǎn)傳輸獲得低功耗通過(guò)分層協(xié)議獲得可靠的傳輸通過(guò)分組交換獲得更高的鏈路利用率通過(guò)并發(fā)和非阻塞交換獲得更高的帶寬全局異步或準(zhǔn)同步的、模塊化、可升級(jí)的結(jié)構(gòu)缺點(diǎn)：交換電路和接口增加了電路面積緩沖和增加的邏輯造成了功耗增加與原有IP核接口和協(xié)議的兼容問(wèn)題數(shù)據(jù)打包、緩沖、同步和接口增加了延遲光互連的實(shí)現(xiàn)需要多種器件的配合使用，這

3、些器件包括實(shí)現(xiàn)光電信號(hào)轉(zhuǎn)換所需的 光源、光探測(cè)器、光調(diào)制器；用于光功率調(diào)節(jié)控制的光放大器、光隔離器、光衰 減器；實(shí)現(xiàn)光互連空間控制所需的靜態(tài)和動(dòng)態(tài)方向性光耦合器；用于波長(zhǎng)選擇控 制的光濾波器、波長(zhǎng)轉(zhuǎn)換器以及目前可用于時(shí)間控制的光延遲線。1)光收發(fā)器件技術(shù)(光發(fā)送器和光探測(cè)器)光鏈路傳輸媒介(自由空間光連接和光波導(dǎo)連接)光耦合技術(shù)工作波長(zhǎng)的選擇Tomasulo算法基本思想核心思想記錄和檢測(cè)指令相關(guān)，操作數(shù)一旦就緒就立即執(zhí)行，把發(fā)生RAW 沖突的可能性減少到最??；通過(guò)寄存器換名來(lái)消除WAR沖突和WAW沖突。Tomasulo算法具有以下兩個(gè)特點(diǎn)：沖突檢測(cè)和指令執(zhí)行控制是分布的。每個(gè)功能部件的保留站中

4、的信息決定了什么時(shí)候指令可以在該功能部件開(kāi)始執(zhí)行。計(jì)算結(jié)果通過(guò)CDB直接從產(chǎn)生它的保留站傳送到所有需要它的功 能部件，而不用經(jīng)過(guò)寄存器。9. Tomasulo算法的兩個(gè)主要優(yōu)點(diǎn)：沖突檢測(cè)邏輯是分布的（通過(guò)保留站和CDB實(shí)現(xiàn)）如果有多條指令已經(jīng)獲得了一個(gè)操作數(shù)，并同時(shí)在等待同一 運(yùn)算結(jié)果，那么這個(gè)結(jié)果一產(chǎn)生，就可以通過(guò)CDB同時(shí)播送 給所有這些指令，使它們可以同時(shí)執(zhí)行。消除了 WAW沖突和WAR沖突導(dǎo)致的停頓使用保留站進(jìn)行寄存器換名，并且操作數(shù)一旦就緒就將之放入保留站。使用Tomasulo算法的流水線需3段：流出：從指令隊(duì)列的頭部取一條指令。如果該指令的操作所要求的保留站有空閑的，就把該指令送

5、到該保留站（設(shè)為r）。如果其操作數(shù)在寄存器中已經(jīng)就緒，就將這些操作數(shù) 送入保留站r。如果其操作數(shù)還沒(méi)有就緒，就把將產(chǎn)生該操作數(shù)的保 留站的標(biāo)識(shí)送入保留站r。 一旦被記錄的保留站完成計(jì)算，它將直接把數(shù)據(jù)送給 保留站r。（寄存器換名和對(duì)操作數(shù)進(jìn)行緩沖，消除WAR沖突）完成對(duì)目標(biāo)寄存器的預(yù)約工作（消除了 WAW沖突）如果沒(méi)有空閑的保留站，指令就不能流出。（發(fā)生了結(jié)構(gòu)沖突）執(zhí)行當(dāng)兩個(gè)操作數(shù)都就緒后，本保留站就用相應(yīng)的功能部件開(kāi)始 執(zhí)行指令規(guī)定的操作。 load和store指令的執(zhí)行需要兩個(gè)步驟：計(jì)算有效地址（要等到基地址寄存器就緒）把有效地址放入load或store緩沖器寫(xiě)結(jié)果功能部件計(jì)算完畢后，就將

6、計(jì)算結(jié)果放到CDB上，所有等待 該計(jì)算結(jié)果的寄存器和保留站（包括store緩沖器）都同 時(shí)從CDB上獲得所需要的數(shù)據(jù)。: 2.2大數(shù)據(jù)的4個(gè)“V”，或者說(shuō)特點(diǎn)有四個(gè)層面：-第一，Volume、數(shù)據(jù)體量巨大。從TB級(jí)別，躍升到PB級(jí)別；-第二，Variety、數(shù)據(jù)類(lèi)型繁多。前文提到的網(wǎng)絡(luò)日志、視頻、圖 片、地理位置信息等等。-第三，Value、價(jià)值密度低。以視頻為例，連續(xù)不間斷監(jiān)控過(guò)程中， 可能有用的數(shù)據(jù)僅僅有一兩秒。第四，Velocity、處理速度快。1秒定律。五.大數(shù)據(jù)技術(shù): 5.1 NoSQL 5.2 Hadoop: HDFS 和 MapReduce2.2、亂序執(zhí)行的周期這種范式通過(guò)以下步

7、驟打亂指令：（1）、指令獲取。（2）、指令被發(fā)送到一個(gè)指令序列中（也稱(chēng)執(zhí)行緩沖區(qū)或者reservation stations）。（3）、指令將在序列中等待直到它的數(shù)據(jù)運(yùn)算對(duì)象是可以獲取的。然后指 令被允許在先進(jìn)入和舊的的指令之前開(kāi)序列緩沖區(qū)。（4）、指令被分配給一個(gè)合適的功能單元并由之執(zhí)行。（5）、結(jié)果被放到一個(gè)序列中。（6）、僅當(dāng)所有在該指令之前的指令都將他們的結(jié)果寫(xiě)入寄存器后，這條 指令的結(jié)果才會(huì)被寫(xiě)入寄存器中。這個(gè)過(guò)程被稱(chēng)為畢業(yè)或者退休周期。三、亂序執(zhí)行關(guān)鍵技術(shù)亂序執(zhí)行（有序結(jié)束）：充分利用資源（1）寄存器重命名：消除WAW和WAR相關(guān)并支持猜測(cè)性執(zhí)行（2）動(dòng)態(tài)調(diào)度：前面指令因相關(guān)而等待

8、時(shí)，后面的可繼續(xù)前進(jìn)。（3）轉(zhuǎn)移猜測(cè)：在轉(zhuǎn)移條件確定前，猜測(cè)某個(gè)分支取指并執(zhí)行（4）重排序緩沖區(qū)（ROB）：執(zhí)行完的指令重新排序?qū)崿F(xiàn)有序結(jié)束-非阻塞訪存：提高訪存指令執(zhí)行效率，減少訪存阻塞-亂序執(zhí)行可以提高性能1.5-2倍。有序進(jìn)入、亂序執(zhí)行、有序結(jié)束-四、影響亂序執(zhí)行因素影響RISC CPU性能的因素Iron Rule: Run time=程序指令數(shù) *CPIPipeline CPI=Ideal pipeline CPI + Structural stalls + RAW stalls + WAR stalls + WAW stalls + Control stalls4.1指令的相關(guān) 數(shù)據(jù)

9、相關(guān)（真相關(guān)）：導(dǎo)致RAW名字相關(guān)：會(huì)導(dǎo)致WAW和WAR控制相關(guān)：條件轉(zhuǎn)移程序的相關(guān)性容易引起流水線堵塞，可以通過(guò)軟件和硬件的方法避免堵 塞或降低堵塞的影響編譯調(diào)度：如循環(huán)展開(kāi)亂序執(zhí)行：需要等待的指令不影響其他指令-、寄存器相關(guān)-2、控制相關(guān)-五、寄存器重命名寄存器不能隨便改名字，否則原來(lái)的數(shù)據(jù)依賴(lài)關(guān)系被打亂，會(huì)導(dǎo)致 錯(cuò)誤的執(zhí)行結(jié)果，那么怎樣才能既保留原先的數(shù)據(jù)依賴(lài)關(guān)系，又能將沒(méi)有 數(shù)據(jù)依賴(lài)性的指令的寄存器改名字呢？這里介紹一種在處理器中經(jīng)常實(shí)現(xiàn)的策略：1.將每條指令的目的寄存器映射到新的物理寄存器；2.指令的源寄存器映射為ISA寄存器最近映射到的那個(gè)物理寄 存器；3.當(dāng)本條指令完成后，該目的

10、寄存器映射的更早的物理寄存器就 可以釋放了5.2、寄存器重命名的方法1、軟件重命名2、重命名到保留站3、重命名到發(fā)射隊(duì)列4、建立物理寄存器到邏輯寄存器的映射總之只要找到一個(gè)地方臨時(shí)放一下數(shù)據(jù)六、處理器的亂序執(zhí)行前面介紹了亂序的概念以及去相關(guān)，這里開(kāi)始介紹處理器的亂序執(zhí)行結(jié) 構(gòu)。6.1、Buffer 的作用1、去耦合在順序執(zhí)行內(nèi)核中，指令依次流經(jīng)各個(gè)流水線單元，不需要進(jìn) 行緩存，而為了要能亂序執(zhí)行，首先需要一個(gè)Buffer來(lái)緩存還沒(méi)有執(zhí)行 的指令，然后在這個(gè)Buffer中去調(diào)度指令的執(zhí)行順序。亂序執(zhí)行內(nèi)核的 基本模型如下：2、抗波動(dòng)正常情況下，我們是每天買(mǎi)每天的食物，不過(guò)有時(shí)候，我們知道明 天有

11、事情，沒(méi)有時(shí)間買(mǎi)食物，因此今天就把今、明兩天的食物都買(mǎi)了，這 樣明天就不會(huì)餓肚子了，這就是電冰箱的抗波動(dòng)功能。6.2、保留站處理器內(nèi)部需要一個(gè)Buffer來(lái)緩存指令，以供亂序調(diào)度，這個(gè)Buffer 就是保留站(Reservation Station)，完成寄存器重命名后的指令被放置 在保留站中，等到操作數(shù)和功能單元都準(zhǔn)備好時(shí)，保留站中的指令就能被 分派出去1、保留站組織的分類(lèi)(1 X獨(dú)立保留站：每個(gè)功能部件一個(gè)保留站(2 分組保留站：多個(gè)功能部件共享保留站(3 全局保留站：所有功能部件共享保留站3.2 S2MP的特點(diǎn)S2MP 是 Scalable Shared Memory MultiProc

12、essor 的簡(jiǎn)寫(xiě)，可稱(chēng)其為“可 擴(kuò)展共享存儲(chǔ)器多處理機(jī)結(jié)構(gòu)”，是一種分布式共享存儲(chǔ)器結(jié)構(gòu)。S2MP體系結(jié)構(gòu) 的關(guān)鍵技術(shù)包括CrayLink互聯(lián)和IRIX操作系統(tǒng)。Origin服務(wù)器產(chǎn)品系列最先 實(shí)現(xiàn)了 S2MP體系結(jié)構(gòu)S2MP結(jié)構(gòu)為系統(tǒng)中的分布存儲(chǔ)器在邏輯上統(tǒng)一編址，讓所有處理 機(jī)節(jié)點(diǎn)可以共享系統(tǒng)中每個(gè)存儲(chǔ)單元，這也就使得具有了與傳統(tǒng)的共享存儲(chǔ)型 多機(jī)結(jié)構(gòu)相同的可編程性。S2MP是一種新穎的體系結(jié)構(gòu)，它把SMP和MPP及Cluster的突出 優(yōu)點(diǎn)結(jié)合起來(lái)。具有：SMP的容易編程的平穩(wěn)擴(kuò)充，MPP的高度可擴(kuò)展性， Cluster的可用性和可擴(kuò)性。移動(dòng)存儲(chǔ)有兩方面的含義：一是數(shù)據(jù)通過(guò)移動(dòng)存儲(chǔ)設(shè)備

13、在不同的數(shù)碼產(chǎn)品之間交換；二是數(shù)據(jù)的離機(jī)存放與備份。移動(dòng)存儲(chǔ)設(shè)備用途：移動(dòng)辦公容量擴(kuò)充數(shù)據(jù)備份安全保密數(shù)據(jù)交換3.2緩解存儲(chǔ)墻問(wèn)題的方法.更寬更快的片外存儲(chǔ)帶寬.更大的片上Cache.動(dòng)態(tài)訪問(wèn)調(diào)度更有效的片上存儲(chǔ)器和存儲(chǔ)帶寬層次邏輯/DRAM集成技術(shù)PIM（即：Processor-in-Memory）技術(shù)將處理器和存儲(chǔ)器緊密地耦合在一塊芯片 上，處理器可以直接對(duì)行緩沖器中的數(shù)據(jù)進(jìn)行操作，具有低延遲、高帶寬和低功 耗等特性。因此，PIM與常規(guī)Processor-centric結(jié)構(gòu)相比，具有較低的延遲和 更高的帶寬，從而使得PIM技術(shù)能夠從根本上有效地緩解存儲(chǔ)墻問(wèn)題。PIM技術(shù)把處理器與DRAM存

14、儲(chǔ)器緊密耦合到一個(gè)芯片中，形成 Processor-in-Memory結(jié)構(gòu)，為計(jì)算機(jī)系統(tǒng)性能的提高帶來(lái)很多好處：低延遲、 高帶寬、低功耗及高存儲(chǔ)密度等。在PIM結(jié)構(gòu)中，處理器和DRAM緊密地耦合在一塊芯片上。因此，處理器對(duì) DRAM中的數(shù)據(jù)的訪問(wèn)不再受限于片外的引腳數(shù)目，可以充分利用了 DRAM中的潛 在帶寬，直接訪問(wèn)存儲(chǔ)器的行緩沖器中的數(shù)據(jù)，從而大大地提高了存儲(chǔ)器的帶寬 （約是原存儲(chǔ)器帶寬的10到100倍）；同時(shí)，由于處理器和DRAM位于一塊芯片上， 那么無(wú)需再將存儲(chǔ)器中的數(shù)據(jù)經(jīng)過(guò)存儲(chǔ)總線搬至片外的處理器，處理器的訪存延 遲則主要由實(shí)際的DRAM延遲和存儲(chǔ)控制器延遲組成，所以急劇地減少了處理器