一種新型的CMOS兼容高壓晶體管結(jié)構(gòu)

1、一種新型的CMOS兼容高壓晶體管結(jié)構(gòu)摘要：本文主要介紹的是一種基于MOS和雙極型品體管混合設計概念的新型高 壓品體管結(jié)構(gòu)絕緣基底品體管（IBT）。這種器件可以采用標準的CMOS制 作流程實現(xiàn)，并能處理高電流密度而不會出現(xiàn)閂鎖效應。與LDMOS （橫向雙擴 散金屬氧化物半導體場效應管）相比，IBT能實現(xiàn)的電流密度增長速度是其所能 實現(xiàn)的5倍。同時，本文還介紹了一種簡單技術(shù)，通過該技術(shù)，IBT不需要損失 太多的電流負載能力而獲得近乎一個數(shù)量級提升的開關(guān)速度的。1.引言電信界和顯示器領(lǐng)域都需要各種高電壓驅(qū)動、擊穿電壓在100V范圍內(nèi)的品 體管。在這些電路中，高壓管基本上只處于輸出端，而系統(tǒng)的剩余部分

2、則為低壓 模擬/數(shù)字控制電路。為節(jié)約成本和占用面積，高壓管必須和低壓電路圖集成在 一個芯片上。很多這種單片應用中，高壓MOS管以其在驅(qū)動電路上的優(yōu)勢，而 超越雙極型品體管，被廣泛使用。然而，相較于雙極型品體管的相應部位，高壓 MOS管的缺點是其電流負載能力相對較低。LDMOS正是適用于高壓集成電路（HVICs）設備的MOS晶體管的一個典 型例子。圖1（a）中所示是一種類似于DMOS、采用P阱多晶硅柵極CMOS工藝 流程來實現(xiàn)的一種器件的橫截面。其源極和溝道區(qū)域處于P阱中，而一個位置相 對低的摻雜漂移（n-襯底）區(qū)域（可抽象成一個阻值為Rd的電阻）將n+漏極和 溝道分開。該器件的擊穿電壓由漂移區(qū)

3、的濃度和長度所決定。一般來說漂移區(qū)域 的濃度越低，LDMOS的擊穿電壓越高。然而，低濃度的漂移區(qū)域會帶來更高的 導通電阻。因此，需要在導通電阻和擊穿電壓間權(quán)衡。（b）圖1器件橫截面及其等效電路（a）LDMOS （b）Lateral IGT最近有人提出一種將MOS管和雙極型品體管聯(lián)合起來的晶體管結(jié)構(gòu)，這種 器件可以獲得高電流密度，同時卻也有高輸入阻抗。我們稱這類器件為絕緣柵極 品體管(IGT)1，或者也可以稱之為電導調(diào)制場效應管(COMFET)2，它憑借漂 移區(qū)的電導率調(diào)節(jié)來大幅度降低導通電阻。由很多作者3-7 提出和分析過的橫 向IGT器件在導通電阻方面也有相近的提升LIGT也是采用標準的CM

4、OS工藝 流程制作而成，其橫截面如圖1(b)所示。其結(jié)構(gòu)幾乎與LDMOS相同，除了 LDMOS中的n+漏極被p+擴散區(qū)所代替。正如其等效電路所示，LIGT可以抽象 成一個MOS柵極的SCR(Silicon Controlled Rectifer，可控硅整流器)器件。在正 常工作中，n-p-n晶體管關(guān)斷，其電路簡化成一個MOS門控(gated)p-n-p晶體 管。但是，如果流過分流電阻RW的電流足夠大時，n-p-n將開啟，而LIGT將出 現(xiàn)閂鎖效應，柵極控制將失效。LIGT的另一個缺點是由于其p-n-p基底中過量 的載流子只能通過復合來消除，所以其關(guān)斷時間長于LDMOS。CGJV圖2 IBT (

5、a)器件橫截面(b)等效電路本文介紹了一種新型的高壓功率晶體管，這種器件可輕易地與低壓CMOS 電路集成在一起。它的提出是基于MOS-雙極型品體管混合設計理念一一MOS 柵極控制雙極型品體管基底電流，因此稱之為IBT(insulated base transistor)o IBT 可以在高電流密度下工作，且與IGT相比，它不會出現(xiàn)閂鎖效應。本文還介紹 了一種減少IBT關(guān)斷時間的簡單技術(shù)，該技術(shù)同時也能提高器件擊穿電壓而不 需損失其太多電流承載能力。由于該器件可通過標準的CMOS工藝流程實現(xiàn)， 故高密度模擬/數(shù)字電路和高壓驅(qū)動能集成在同一塊芯片上。2.IBT結(jié)構(gòu)和工作狀態(tài)IBT的橫截面如圖2(a

6、)所示。該器件采用了和LDMOS類似的結(jié)構(gòu)，除了 p 阱中加入了一個n+擴散層。該擴散層構(gòu)成了一個垂直方向上n-p-n雙極型品體管 的發(fā)射極。而p阱和n-襯底相應構(gòu)成了晶體管的基極和集電極。IBT的電路模型 如圖2(b)所示，其中Rd為漂移區(qū)電阻。品體管正常工作下，集電極C端電壓高于發(fā)射極E端，且器件電流有柵極G 端電壓所控制。必須同時保證MOS管和雙極型品體管同時開啟，才能使IBT導 通。至于MOS管，其柵極-源極電壓必須高于其閥值電壓VTM；至于n-p-n管， 其基極-發(fā)射極結(jié)必須正向偏置。因此，可得到IBT有效導通電壓：VT=Vtm+ VBE(on) 其中VBE(on)為n-p-n基極-

7、發(fā)射極結(jié)導通電壓。圖3 IBT顯微照片當柵極發(fā)射極電壓VGE高于VT，MOS管開始導通。流經(jīng)其電流形成雙極性 品體管的基極電流，而此基極電流被雙極型品體管放大，故可得到所產(chǎn)生的集電 極電流IC：頃+1瞄其中IMOS為在給定柵電壓下流經(jīng)MOS管電壓，P為n-p-n管發(fā)射極正常電流放 大倍數(shù)。因此，假設VGEVBE(on)，流經(jīng)IBT的電流為流經(jīng)相近LDMOS電流 的(P+1)倍On3.實驗結(jié)果為比較各種器件的特性，我們同樣采用5四m級模擬/數(shù)字CMOS工藝流程 來制作LDMOS、LIGT和IBT。2由于實現(xiàn)高壓器件不需要對工藝流程作任何改 變，故而低壓CMOS器件的性能不受影響。這三種器件均采用

8、統(tǒng)一的溝道長度、溝道寬度和漂流區(qū)。圖3所示為IBT 顯微照片，可知該器件采用了一種閉環(huán)集電極結(jié)構(gòu)。為避免MOS管過早擊穿， 溝道長度為15pm。其有效溝道寬度為750pm。漂流區(qū)長度（場氧化層下n-襯底 長度）為24pm。由于IBT有額外的n+擴散區(qū)，故其占用面積比LDMOS多將近 30%。因為LDMOS和LIGT采用了相同的p阱，所以它們的閾值電壓和低壓n溝 道晶體管相同（N1V）。而IBT的導通電壓為1.5V。圖4所示為IBT的I-V特性 曲線。曲線顯示，從原點有一個偏移量有雙極型基極-發(fā)射極結(jié)正向偏置所 必需，且在所有MOS-雙極型混合器件里均會出現(xiàn)。圖4 IBT器件的I-V特性曲線柵極

9、偏置電壓為5V時，此3種器件的正向?qū)ㄌ匦郧€如圖5所示。電流 密度等于流經(jīng)每個器件的電流除以器件有效面積4。當正向電壓超過0.7V時， IBT處理電流能力優(yōu)于LDMOS。事實上，正向電壓為10V時，IBT的電流密度 增長速度為LDMOS的5倍。陽極電流低的時候，LIGT的正向?qū)ㄌ匦郧€與IBT相近。然而，陽極電 流密度高于4A/cm2（此時，電流為2.9mA），LIGT出現(xiàn)閂鎖效應。此時，相較 于LIGT，IBT和LDMOS均無此現(xiàn)象。LIGT閂鎖電流如此低主要是因為此工藝 中p阱的高薄層電阻。由于大部分的CMOS工藝中高電阻率阱普遍存在，故而 LIGT在基于CMOS的HVICs中并沒有什

10、么競爭力。IBT和LIGT的擊穿電壓均受雙極型品體管的公共發(fā)射極擊穿電壓（BVceo） 所限。因此，它們的期望擊穿電壓比LDMOS管低。這種情況下，若LDMOS在 190V電壓下?lián)舸?，則LIGT擊穿電壓為80V而IBT擊穿電壓為70V。2在此工藝流程中，器件均在一個5Qcm的n型襯底上實現(xiàn)。低壓n溝道晶體管則是通過注入p阱來實現(xiàn)。 器件間采用1pm厚的LOCOS場氧化層來隔離。該工藝采用厚度為850A柵極氧化層和n+多晶硅柵極。n 溝道和p溝道晶體管的閾值電壓均為IV。FORWARD VOLTAGE v：廣也電UU AKmm箸圖5 IBT、LDMOS和LIGT的正向?qū)ㄌ匦郧€3圖6 IBT瞬

11、態(tài)響應（2Sliv（水平方向）。曲線（a）為柵極輸入（5V/div（直方向）。 曲線（b）為IBT集電極電流（20 mA/div（垂直方向）。曲線（c）為增強型IBT集電極電流 （20mA/div （垂直方向）我們在脈沖柵極電壓工作情況下研究IBT的開關(guān)特性曲線。圖6（b）所示為方 波柵極電壓脈沖下器件的輸出電流波形。盡管IBT的導通時間相對短（大約200ns）， 但其關(guān)斷時間（與LIGT相同）會很長。此時，收尾電流90%降至10%所需的關(guān) 斷時間為2.2卜。相對而言，LDMOS的導通時間和關(guān)斷時間均為180 ns。IBT的 關(guān)斷瞬態(tài)有2個階段。第一階段是初始快速下降，接著緩慢的指數(shù)下降。IG

12、T中 也有類似的現(xiàn)象，Kuo等人對此作過分析8MOS電流的關(guān)斷導致了快速下降。 MOS溝道消失以后，n-p-n管開始經(jīng)歷基極開路的關(guān)斷過隨著基極過量載流 子因復合而減少，集電極電流隨時間呈指數(shù)下降。載流子復合時間受電子輻照控 制，或者重金屬摻雜可以減少下降（收尾）時間。然而這些技術(shù)不能在IBT上 使用，因為這樣會對集成在同一塊芯片上的低壓管造成不可逆的破壞。4.一種改良的IBT結(jié)構(gòu)一種改善IBT關(guān)斷時間的簡單技術(shù)可以輕易實現(xiàn)。它不需要額外的工藝步 驟，且能減少存在于雙極型品體管基極的有效載流子壽命（MOS管關(guān)斷時）。如圖 7所示，這種技術(shù)是通過在雙極型品體管的基極和發(fā)射極間接一個分流電阻R來

13、實現(xiàn)的。由于IBT中的雙極型品體管基極易于修改，且也是一個低壓節(jié)點，因 此圖7（b）中所示的p阱電阻可以用于此處。因需要R的阻值相對小，所以可以在 IBT毗鄰處實現(xiàn)該電阻而不需新增太多的器件面積。例如，一個500Q的電阻占 用面積不到IBT有效面積的1%。圖7改進IBT結(jié)構(gòu)（a）等效電路圖（b）器件橫截面該技術(shù)的一個缺點是由于分流電阻R降低了綜合電阻（包括雙極性晶體管電阻和分流電阻)的有效電流增益。，所以該技術(shù)會降低整個器件的電流負載能 力9。因此，器件的高速工作能力是以削減電流密度為代價獲得的。沒有此電 阻時，IBT電流如式(2)所示。加上電阻R后，總電流為：IC=(P+1)IMOS-PVB

14、E/R其中Vbe為n-p-n管的基極-發(fā)射極電壓。可以通過圖8中所示的等效電路圖來分析此時IBT的關(guān)斷電流。此電路圖 將雙極性晶體管的基極-發(fā)射極結(jié)等效成一個電阻-電容并聯(lián)的結(jié)構(gòu)可 用來模擬關(guān)斷過程中基極區(qū)充電過程。其描述vbe和基極電流IB關(guān)系的微分方(4) TOC o 1-5 h z 程為： C % +=In dtR兀 IIRB其中R”和。分別為n-p-n管的輸入電阻和基極充電能力。但是R”和均為Vbe 的函數(shù)，為簡化后續(xù)分析，我們假設他們均為常量。令基極電荷QB=CnvBE，t=C (R |R)，則(4)可寫成：也 + 勺=I (t)(5)n ndt T BV 7當MOS管關(guān)斷時，IB=

15、0，QB(t)可由(5)式得到：Qb(t) = Qb(0)e亦(6)其中假設t為常量，Qb(0)為剛開始初始快速下降時基極電荷。R的作用是減小 時間常量t，從而使基極區(qū)更快放電。令RC =Ptb(tb為基極渡越時間)，對于R=s情況，Kuo等人把上述基極電 荷QB(t)作出了簡化8。時間常數(shù)t可以表示成： TOC o 1-5 h z T(R)=一 R C = 一 Pt(7)R + R 兀兀 R + R B器件的總電流L可以表示成L(t)=義巡=I (0)e-心(8)CC TCB其中IC(0)為剛開始初始快速下降時集電極電荷。聯(lián)合(8)兩式，收尾電流90%emitter圖8用于模擬IBT關(guān)斷過程

16、的電路圖降至10%所需時間tf可以寫成t*.2 R 所 ff R + R B兀引入R來減少關(guān)斷時間的理念曾用于理想的IBT上。圖9所示為集電極電 流百分比變化和關(guān)斷時間關(guān)于R的函數(shù)曲線?？梢园l(fā)現(xiàn)器件電流和關(guān)斷時間與 式(3)和所預測的一樣。本技術(shù)對關(guān)斷時間的改進相當大；例如，R=500Q時， 收尾時間減少了近乎一個數(shù)量級，其代價僅僅為減少8%的器件電流。圖6(c)所 示為分流電阻為500Q時改良IBT的瞬態(tài)響應。此時，關(guān)斷時間從2.2卜減少到 300ns，而導通時間幾乎沒變。分流電阻引入的另一個優(yōu)點是它提高了雙極型品 體管的擊穿電壓BVceo。對于分流電阻為500Q的情況，IBT擊穿電壓提高了

17、一 倍多，從70V提高到160V。5.總結(jié)一種新型高電壓品體管結(jié)構(gòu)(IBT)提出并得到實現(xiàn)。它采用標準CMOS工 藝流程來實現(xiàn)，由于它永無閂鎖效應，所以能提供比采用同樣工藝的LDMOS管 更高的電流密度及比相近LIGT更穩(wěn)定。IBT的另一個優(yōu)點是雙極型品體管和 LDMOS的參數(shù)能相互獨立地改變，因此IBT電流密度可以通過不斷優(yōu)化這些晶 體管來得到更好地改善。本文還闡述了一種減少IBT關(guān)斷時間的簡單技術(shù)，該 技術(shù)同時能提高其擊穿電壓。與LDMOS相比，這種改良的IBT結(jié)構(gòu)擊穿電壓 更高、開關(guān)速度更快，且同時能維持在高電流密度下運行。聲明該器件實在加拿大微電子公司的贊助下實現(xiàn)的。參考文獻1B. J

18、. Baliga, M. S. Adler, P. V. Gray, and R. P. Love, “The insulitedgate rectifier (IGR): A new power device,” in IEDM Tech. Dig. pp.264-267,1982 J . P. Russell, A. M. Goodman, L. A. Goodman, and J. M. Ne1 ;on,“The COMFET-A new high conductance MOS-gated device,” LiEEElectron Device Lett. EDL-4, pp, 63

19、-65, 1983.M. Danvish and K. Board, “Lateral resurfed comfbt,” Electron. Lett vol. 20, pp. 519-520, June 1984.R. Jayaraman, V. Rumennik, B. Singer, and E. H. Stupp, “Corrlparisonof high voltage devices for power integrated circuits,” in I&DMTech. Dig., pp. 258-261, 1984.D. Pattanayak and M. Adler, “Analysis of current flow in lateral insulatedgate transistors,” in Proc. Device Research C